CN105939573A - 电路板结构及预留盲孔转换成盲孔的方法 - Google Patents

电路板结构及预留盲孔转换成盲孔的方法 Download PDF

Info

Publication number
CN105939573A
CN105939573A CN201610237322.7A CN201610237322A CN105939573A CN 105939573 A CN105939573 A CN 105939573A CN 201610237322 A CN201610237322 A CN 201610237322A CN 105939573 A CN105939573 A CN 105939573A
Authority
CN
China
Prior art keywords
circuit
blind hole
insulator
conductive plate
reserved
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610237322.7A
Other languages
English (en)
Other versions
CN105939573B (zh
Inventor
王忠宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201910952545.5A priority Critical patent/CN110677986A/zh
Publication of CN105939573A publication Critical patent/CN105939573A/zh
Application granted granted Critical
Publication of CN105939573B publication Critical patent/CN105939573B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明揭示一电路板结构，该电路板的绝缘体具有预先保留的盲孔，预先保留的盲孔经开孔方法转换成真实的盲孔后，才将导电的填充物填于绝缘体盲孔内，使设置在绝缘体上表面的线路或(及)绝缘体下表面的导电盘得以电连通，用以增加线路设置数量，且盲孔周缘亦可设置排气道，令填充物的一部分填入盲孔内时，使残留在盲孔内的气体于加热的过程中，令该气体可循排气道而快速有效排出盲孔，而不会将部分的填充物挤出盲孔而可避免电路板造成电性短路的损坏，线路设计的限制得以放宽，使电路板具有成本更低及质量更好的优点；亦可仅于绝缘体盲孔周缘设有排气道，而当绝缘体厚度与预留盲孔宽度的比值是一适当范围的数值时，也可避免电性短路的损坏。

Description

电路板结构及预留盲孔转换成盲孔的方法
技术领域
一种电路板结构，尤其是指供电子组件接合用的电路板。
背景技术
如图15A、图15B及图15C所示，是现有电路板5A的结构及制作步骤，其中，图15A是电路板5A的俯视图，图15B是图15A切割线CC的剖面图，图15C是完成制作图15B的电路板5A后，再设置第一填充物95的剖面图，首先，如图15A-图15B所示该电路板5A具有：绝缘体40，绝缘体40具有上表面41、下表面42及盲孔(blind via)44，该盲孔44是贯穿绝缘体40；二线路70，线路70下表面72与绝缘体40上表面41接合，而其下表面72具有第二下面722，该第二下表面722至少一部分裸露于绝缘体40盲孔44内，且第二下表面722可实施为供其他导体电连通用的导电盘(conductive pad)3A；第二线路7A，第二线路7A设置在绝缘体40上表面41，并设位在二线路70之间；一防焊层(soldermask)80，防焊层80设置在绝缘体40上表面41，并令线路70上表面71的一部分未被防焊层80覆盖；三防护层90，各防护层90是与裸露于大气(atmosphere)中的线路70上表面71及各第二下表面722接合，且防护层90通常至少是由镍及金二金属堆栈而组成；藉电路板5A的结构及下列四个需求为例，用以说明电路板5A的限制，首先，该四个设计的需求如下：1).二导电盘3A(线路70第二下表面722)的间距P为500微米(μm)；2).导电盘3A的宽度K为250微米；3).第二线路7A宽度W为50微米；4).第二线路7A与线路70间的距离(未标示)不小于(≥)50微米等四需求；由于导电盘3A宽度K为250微米，令盲孔40宽度D亦为250微米，为使线路70不掉入绝缘体40盲孔44内而造成损坏，令与盲孔44相对应设置的线路70宽度L，需比盲孔44宽度D至少要增宽100微米，使宽度L最小为350微米，并使二线路70间最小的距离S为150微米，因此，二线路70间仅能设置一第二线路7A，使电路板5A不利于需要高密度线路的需求，同时，以电镀方法(未绘示)将防护层90接合于线路70时，防护层90必然的会与线路70第二下表面722接合，使电路板5A的成本会增加；接着如图15C所示，提供一具有锡颗粒的第一填充物95(如：锡膏_solder paste)容设于盲孔44内的方法，该第一填充物95未填于盲孔44内前是呈黏稠状，并于填入盲孔44的过程中，会将气体97包封于盲孔44内，当以加热方式将第一填充物95固化前的过程中，因气体97受热膨胀，将第一填充物95往盲孔44外挤压时，令部分的填充物95f会被挤出盲孔44外，并落在绝缘体40下表面42，该被挤出的填充物95f若未被移除，当二锡球96与电路板5A接合后，电路板5A会因二锡球96间具有该被挤出的填充物95f，令该二锡球96电连通，而造成电路板5A产生电性短路的损坏；另外，当盲孔44宽度D越大时，则越易造成绝缘体40的刚性(rigidity)不足，令绝缘体40易弯曲而造成绝缘体40折断的损坏，尤其是盲孔44数量越多时，越容易造成绝缘体40折断的损坏；由上述得知：电路板5A有不易提升线路的密度，成本不易降低，绝缘体40易折断及有造成电性短路等缺点。
发明内容
本发明揭示一种电路板结构，同时，也揭示电路板绝缘体的预留盲孔转换成盲孔的方法，而若是电路板依需求，具有导电盘时，也揭示电路板具有导电盘及预留盲孔转换成盲孔的方法，当电路板具有导电盘时，该电路板可藉导电盘设置在绝缘体下表面，使设置在绝缘体上表面的线路宽度得以缩小，得以增加电路板线路的密度，并藉设置预先保留的(预留_下同)盲孔，使线路第二下表面于设置防护层时未裸露于大气中，而无法设置防护层，据此，得以降低电路板成本，以及于预留盲孔的周缘可设置预留排气道，使预留盲孔更是包含有预留排气道，当预留盲孔与预留排气道转换成盲孔与排气道后，令盲孔更是包含有排气道，使导电的填充物填入盲孔后，令被包封于盲孔内的气体，于填充物受热固化的过程中，该气体可藉排气道而排出盲孔，使填充物的一部分被气体挤出于盲孔的数量得以有效减少，因而可避免电性短路的损坏，该电路板的结构是：一绝缘体具有预留盲孔；一线路设置在绝缘体上表面，并令线路的一部分与预留盲孔相对应设置；一导电盘设置在绝缘体下表面，并与线路相对应设置且位于预留盲孔周缘；而在封装体(semiconductor package)的制作过程中，在电路板与塑料结合前或结合后，提供一开孔的方法，将预留盲孔转换成盲孔，该盲孔贯穿绝缘体，使线路下表面的一部分裸露于盲孔中，并在电路板具有盲孔且与塑料结合后，提供一填孔的方法，将一导电的填充物容设于绝缘体的盲孔内，并藉填充物分别与线路及导电盘接合，使线路与导电盘电连通，另外，于盲孔的周缘可设置一个或多个排气道，用于更有效地将盲孔内的气体或化学溶剂排出，更可避免电性短路的损坏；而当电路板不具有导电盘时，亦可于绝缘体盲孔周缘设有排气道，同样可避免电性短路的缺点；同时，由于绝缘体具有预留盲孔，据此，就可提高绝缘体的刚性，而可避免绝缘体易造成折断的损坏；另外，当绝缘体厚度与预留盲孔宽度的比值是一适当范围的数值时，也可避免电性短路的损坏。
附图说明
图1-1～图1-3为本发明电路板具有预留盲孔或盲孔的俯视图及剖面图。
图2-1～图2-3B为本发明电路板具有预留排气道或排气道的剖面图及底视图。
图3为本发明电路板具有组件的剖面图。
图4-1～图5为本发明电路板不具有导电盘的剖面图。
图6A-1～图6C-2为本发明电路板具有排气道与门口的底视图及剖面图。
图7A-1～图7B-3为本发明电路板具有默认形状盲孔的三视图。
图8A-1～图8B-2为本发明电路板具有第二绝缘体的俯视图及剖面图。
图9～图10为本发明电路板线路具有第二侧边的剖面图。
图11～图14C为本发明电路板线路与导电的填充物电连通的制作步骤剖面图。
图15A～图15C为本发明现有电路板的俯视图及剖面图。
标号说明：
10、导电件； 20、组件； 21、31、41、71上表面；
22、32、42、72下表面； 23、33、73侧边；
30、3A、3B导电盘； 34、84开孔； 35、边墙；
36、预留开孔； 37、沟墙； 38、沟槽； 79、凸出部；
40、40k、40m绝缘体； 44、盲孔； 46、预留盲孔；
47、闸口； 48、预留排气道； 49、排气道；
4B、第二绝缘体； 50、51、52、5A电路板；
60、塑料； 70、7A、7B线路； 722、第二下表面；
712、第二上表面； 732、第二侧边； 80、防焊层；
85、88承载片； 86、薄膜； 90、防护层；
95、9B、95f填充物； 96、锡球； 97、气体；
99、金属颗粒； 100、封装体； BB、CC切割线；
Da、D、D1、L宽度； L1、W、K宽度； H、长度；
P、间距； S、距离； T、厚度。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
如图1-1～图1-3所示，是电路板50及线路与导电盘电连通的步骤，其中，图1-1是电路板50俯视图，图1-2A是图1-1切割线CC的一种剖面图，而图1-2B是图1-1切割线CC的另一种剖面图，图1-3是电路板50具有盲孔44的剖面图，首先，参阅图1-1、图1-2A及图1-2B，该电路板50包含：二线路70，线路70实施为铜或其他适用的导体，并具有侧边73、上表面71及下表面72，其中，下表面72的一部分实施为第二下表面722，并至少令线路70上表面71的一部分，可供其他导体(如锡或导电线(wire)或导电凸块(bump)或导电层(layer)或线路或其他适用的导体)电连通用；绝缘体40，绝缘体40具有上表面41、下表面42及预留盲孔46(虚线)，其中，预留盲孔46具有一物体40k，所述物体40k位于预留盲孔46内，且物体40k可以是由绝缘体40的一部分组成，或由其他适用的物体组成，预留盲孔46是预设形状，如：圆形、矩形、正方形或其他适用的形状，线路70设位在绝缘体40上表面41，并令线路70下表面72与绝缘体40接合，其中，线路70第二下表面722与绝缘体40预留盲孔46相对应设置，并与物体40k接合，据此，令线路70第二下表面722不裸露于大气中，其中，物体40k是暂时设置在绝缘体40预留盲孔46内并等待被移除，而线路70第二下表面722也是暂时的与物体40k接合，所述物体40k最终会(需要)被移除，使预留盲孔46转换成盲孔(44_参阅图1-3)，盲孔44贯穿绝缘体40，令线路70第二下表面722裸露于盲孔44内，并令线路70第二下表面722是作为：供裸露于大气中的导电填充物(95、9B参阅图14A～14C说明)接合用；二第二线路7A，二第二线路7A设位在绝缘体40上表面41，且位于二线路70之间；一防焊层80，防焊层80设位在绝缘体40上表面41并包覆线路70，其中，令线路70上表面71的至少一部分未被防焊层80包覆，使线路70可供其他适用的导体电连通用，而该防焊层80可依需求不实施；二导电盘30，导电盘30实施为铜或其他适用的导体，二导电盘30设位在绝缘体40下表面42，且导电盘30的至少一部分与线路70下表面72相对应设置，并具有侧边33、上表面31及下表面32，其中，图1-2A的导电盘30具有开孔34，开孔34是贯穿导电盘30，开孔34的至少一部分与线路70第二下表面722相对应设置，且位于开孔34内的物体是由绝缘体40的一部分组成，而该预留盲孔46的一部分可凸出于导电盘30侧边33，令导电盘30是由多个导体(参阅图6C-1及说明)组成，并可依需求令预留盲孔46是位于所述多个导体之间，而图1-2B的导电盘30具有预留开孔36(虚线)，该位于预留开孔36内的物体是由导电盘30的一部分组成，而本发明电路板50可依需求选用图1-2A或图1-2B所示导电盘30的结构使用，该导电盘30下表面32及侧边33均与绝缘体40接合，使导电盘30上表面31裸露于绝缘体40下表面42，并可依需求令导电盘30上表面31可平齐或凹设或凸出于绝缘体40下表面42；一防护层90(参阅图1-1)，防护层90仅设置在线路70上表面71裸露于大气中的部分；接着如图1-3所示，在完成图1-2A、图1-2B的程序后，提供一机械的或雷射的或化学的或其他适用的开孔方法(未绘示)，将图1-2A所示的预留盲孔46内的物体40k与导电盘30开孔34内的物体及图1-2B所示的预留盲孔46内的物体40k与导电盘30预留开孔36内的物体全部移除，使图1-2A及图1-2B所示的预留盲孔46及导电盘30预留开孔36各自转换成盲孔44及导电盘30开孔34，令各盲孔44及导电盘30开孔34内都不具有物体，使盲孔44与导电盘30开孔34相对应设置，并令盲孔44成为绝缘体40的一部分，且盲孔44贯穿绝缘体40，同时，该盲孔44是与线路70第二下表面722相对应设置，据此，令线路70第二下表面722是设位于盲孔44内，并令线路70第二下表面722裸露于大气中，且令所述线路70第二下表面722是供：与裸露于大气中的导电填充物(95、9B参阅图14A～14C说明)接合用，该盲孔44贯穿绝缘体40，并与线路70第二下表面722相对应设置，据此，令线路70第二下表面722是设位于盲孔44内，并令线路70第二下表面722裸露于大气中，该盲孔44是预设形状，如：圆形、矩形、正方形或其他适用的形状，而该盲孔44的面积可以依需求与该线路70第二下表面722的面积相同，同时，图1-2A导电盘30的开孔34，于预留盲孔46转换成盲孔44的过程前，亦可藉开孔方法先将导电盘30开孔34内的物体移除，而图1-2B导电盘30的预留开孔36，于预留盲孔46转换成为盲孔44的过程前，亦可藉开孔方法先将预留开孔36内的物体移除，使预留开孔36被转换成开孔34；藉上述说明，以及图15A～图15C所示电路板5A的四个设计需求为依据，说明电路板50比电路板5A更具进步与实用的地方如下：(1).增加第二线路7A数量：当导电盘30及电路板5A导电盘3A宽度K同为250微米时，由于电路板50的导电盘30设置在绝缘体40下表面42，使图1-2A所示绝缘体40预留盲孔46的宽度Da得以小于导电盘30的宽度K，通常该预留盲孔46的宽度Da是介于65～200微米之间，同时，为防止线路70掉入盲孔44(参阅图1-3)内，令与预留盲孔46相对应设置的二线路70宽度L，通常是比预留盲孔46宽度Da要增宽100微米，使线路70的宽度L是介于165～300微米之间，以线路70宽度L是250微米为例，则二线路70间最小的距离S为250微米，使二线路70间可容设二第二线路7A(50+50+50+50+50＝250微米)，令电路板50比电路板5A可多设置一第二线路7A；(2).降低防护层90成本：由于执行设置防护层90时，线路70第二下表面722未裸露于大气中，使防护层90无法与线路70第二下表面722接合，进而可降低防护层90的用量及成本；(3).增加导电填充物与导电盘30的接合强度：由于填于绝缘体40盲孔44内的第一填充物95，除了可与线路70第二下表面722及导电盘30上表面31接合外，并可藉导电盘30开孔34的边墙35(参阅图1-3)而增加与导电盘30接合的面积及强度，进而提升电路板50的质量；及(4).目前电子产业的发展趋势是轻、薄、短、小，如图1-2A所示，当绝缘体40厚度T小于100微米时，由于预留盲孔46尚未被转换成盲孔44，令绝缘体40仍是一完整的绝缘体40，据此，就可提高绝缘体40的刚性，而可避免绝缘体40弯曲而易造成折断的损坏，同时，即使是盲孔数量越多，亦可避免绝缘体40折断的损坏；而通常，若绝缘体40厚度T小于100微米，且盲孔44宽度D(参阅图1-3)为200微米时，也就是绝缘体40的厚度T与预留盲孔46宽度Da(参阅图1-2A)的比值不大于0.5时(T/Da)≦0.5)，易因绝缘体40刚性不足而造成折断的损坏，其中，以增加绝缘体40的厚度T或是令绝缘体40具有预留盲孔46均可提高绝缘体40的刚性以减少或避免上述问题，但是增加绝缘体40厚度T就需使用更多的材料而增加制造成本，且因其厚度T增加亦不利于现今电子产业发展的趋势，而当绝缘体40具有预留盲孔46时，就可在厚度T不变的情况下，提升绝缘体40的刚性，如此，不但可避免增加材料的使用更能减少或防止绝缘体40折断的损坏，据此，在绝缘体40具有预留盲孔46的状况下，只要绝缘体40的厚度T与预留盲孔46宽度Da的比值不大于0.5(T/Da≤0.5或小于0.4或介于0.30-0.01之间)，均可减少或避免绝缘体40折断的损坏，其中，若该预留盲盲孔46具有一以上个不同尺寸(dimens ion)的宽度Da时，则该预留盲盲孔46的宽度Da是实施为最大的；而如图1-3所示，当绝缘体40具有盲孔44，且盲孔44的宽度D与预留盲孔46的宽度Da相同或趋近于相同时，则绝缘体40的厚度T与盲孔44宽度D的比值也可以不大于0.5(T/D≤0.5)，令电路板50更实用；另外，本发明电路板的上表面或下表面，如：绝缘体40裸露于大气中的一表面，可依需求供与承载片(85、88_如图14A所示)结合，或令电路板不设置导电盘30(参阅图4-1～图5)，使电路板更具实用性。
如图2-1所示，是电路板51的剖面图，该电路板51的结构及符号与图1-2A所示的电路板50有相同处，相同处请参阅图1-2A的说明，其不同处是：电路板51具有预留排气道48，预留排气道48设位在绝缘体40预留盲孔46周缘并与该预留盲孔46相邻设置，据此，令预留盲孔46更是包含有所述预留排气道48，且预留排气道48内的物体40m是实施为绝缘体40的一部分，而所述物体40m也与线路70第二下表面722接合，令该预留排气道48不贯穿绝缘体40。
如图2-2、图2-3A及图2-3B所示，该图2-3A及图2-3B分别是图2-2所示电路板50的一种底视图，其中，图2-2是沿着图2-3A或图2-3B切割线CC切割的剖面图，说明如下：首先，如图2-2所示电路板50是于完成图2-1所示的电路板51后，接着提供开孔方法(未绘示)，藉开孔方法将预留盲孔46内的物体40k及预留排气道48内的物体40m移除，使预留盲孔46转换成盲孔44，而预留排气道48转换成排气道49，令该盲孔44及排气道49都是贯穿绝缘体40，据此，令电路板50的绝缘体40更是具有排气道49与门口47，该闸口47介于盲孔44与排气道49之间，令盲孔44及排气道49彼此相通，其中，该盲孔44的形状(shape)及该排气道49的形状是与预留盲孔46的形状与预留排气道48的形状相同(参阅图2-1、2-2或2-3A)，该盲孔44更是包含有所述排气道49与门口47，且线路70第二下表面722的一部分裸露于盲孔44内，而线路70第二下表面722的另一部分则裸露于排气道49内，另外，请参阅图6A-1～图6C-2的切割线CC剖面图，亦可依需求令绝缘体40的一部分位于线路70与排气道49之间；接着，如图2-3A所示可知，一个盲孔44的周缘可具有一个或多个排气道49，且排气道49的至少一部分是与导电盘30开孔34相对应设置，该闸口47除了供盲孔44内的气体或化学溶剂等流入排气道49外，并可藉改变闸口47宽度的大小，用以限制可流入排气道49的导电填充物，使电路板50的质量得以提升，尤其当导电填充物实施为包含有锡颗粒的锡膏或其他金属时，更能显现闸口47的功效，例如：当锡膏中的锡颗粒直径为75微米，而闸口47的宽度可设计为小于70微米或更小，使闸口47可将75微米的锡颗粒限制在盲孔44内，而流至排气道49的仅是气体(97_如图15C所示)或化学溶剂等，据此，当电路板50受加热后，令包封在绝缘体40盲孔44内的气体或化学溶剂，就可先通过闸口47再藉由绝缘体40排气道49并通过绝缘体40下表面42而直接快速排到大气中，因此，被包封在盲孔44内的气体得以有效减少，使锡颗粒被膨胀气体挤出盲孔44的数量亦随之有效减少，进而可避免锡金属散落电路板50表面而造成短路的损坏，因为在加热过程中，气体体积会因受热而先明显的增大，如果让气体停留在绝缘体40盲孔44内的时间越长，则气体的体积就会越大，而令绝缘体40盲孔44内的压力增大，如此，锡膏中的锡颗粒就越容易从绝缘体40盲孔44被挤出而散落在电路板50表面，进而使电路板造成电性短路的损坏；再如图2-3B所示的底视图，其与图2-3A所示的底视图不同处是：导电盘30，该导电盘30更是包含有沟槽38及沟墙37，沟槽38贯穿导电盘30使导电盘30呈非封闭状，并令绝缘体40的一部分容设于沟槽38内并与沟墙37接合，且容设于沟槽38内的物体是由绝缘体40的一部分组成，同时，若需设置排气道49时，可依需求设计排气道49的大小，再将容设于沟槽38内的物体全部移除或局部的移除，使排气道49的使用更具弹性，同时，由图2-3A及图2-3B可知，导电盘30开孔34可以是预设形状，如：圆形、矩形、正方形或其他适用的形状，再如图2-3B所示，其中，因导电盘30是由一导体组成且呈非封闭状，令排气道49的一部分可依需求凸出导电盘30侧边33，据此，就可增大所述排气道49的容积，用于更有效地将盲孔内的气体或化学溶剂排出，以避免电路板50因电性短路而造成的损坏。
如图3所示，是电路板50的剖面图，电路板50包含：线路70，线路70具有侧边73、上表面71及下表面72，其中，下表面72的一部分实施为第二下表面722，并至少令线路70上表面71的一部分可供其他适用的导体电连通用；绝缘体40，绝缘体40具有上表面41、下表面42及预留盲孔46，该预留盲孔46是由绝缘体40的一部分组成，线路70设位在绝缘体40上表面41，并令线路70侧边73的至少一部分及下表面72与绝缘体40接合，且令线路70上表面71裸露于绝缘体40上表面41，该线路70第二下表面722与绝缘体40预留盲孔46相对应设置并与绝缘体40接合，据此，令线路70第二下表面722不裸露于大气中，另外，绝缘体40的预留盲孔46，可藉开孔方法转换成盲孔(44_如图1-3)，使线路70第二下表面722可裸露于盲孔44内，而预留盲孔46还可再具有预留排气道(48_如图2-1)；导电盘30，导电盘30设位在绝缘体40下表面42，且导电盘30的至少一部分与线路70下表面72相对应设置，并具有侧边33、上表面31、下表面32及开孔34，其中，下表面32与绝缘体40接合，且依需求可将导电盘30开孔34置换成预留开孔(36_参阅1-2B)；电子组件(以下简称：组件)20，组件20可实施为芯片或覆晶芯片或封装体(参阅图11说明)或模块(module)或其他适用的电子零组件，具有上表面21、下表面22及侧边23，且至少令上表面21具有可对外界电连通的导电端子(terminal/pad_未绘示)，并令组件20可藉由导电件(10_如图12B)与电路板50电连通，组件20设位在绝缘体40上表面41，其中，侧边23的至少一部分及下表面22与绝缘体40接合，据此，可依需求令组件20上表面21可平齐或凹设或凸出于绝缘体40上表面41；另外，依需求亦可藉线路70侧边73的至少一部分与绝缘体40接合，使线路70上表面71可平齐或凹设或凸出于绝缘体40上表面41；或令导电盘30侧边33的至少一部分与绝缘体40接合，使导电盘30上表面31可平齐或凹设或凸出于绝缘体40下表面42，且在绝缘体40预留盲孔46周缘可设置预留排气道48，或以盲孔44置换留盲孔46，或以排气道49置换预留排气道48；而本图3所示实施例中，组件20是在电路板50制作完成的同时，就令其侧边23的至少一部分及下表面22与绝缘体40接合，并设位在绝缘体40上表面41，其中，也可依需求，仅令组件20侧边23与绝缘体40接合，且其下表面22不与绝缘体40接合，据此，令组件20下表面22是裸露于绝缘体40下表面42，以提升组件20的散热效果。
如图4-1-图4-2所示，是电路板50、51的剖面图，该电路板50、51是预设有排气道49的功效，用以避免如图15C所示现有电路板5A结构所造成电性短路的损坏，其中，图4-1的电路板50包含有：线路70，线路70具有侧边73、上表面71及下表面72，其中，下表面72的一部分实施为第二下表面722，并至少令线路70上表面71的一部分可供适用的导体电连通用；绝缘体40，绝缘体40具有上表面41、下表面42及预留盲孔46，其中，预留盲孔46包含有预留排气道48，该预留盲孔46及预留排气道48分别是由绝缘体40的一部分组成，线路70设位在绝缘体40上表面41，并令绝缘体40与线路70下表面72接合，其中，该线路70第二下表面722与绝缘体40预留盲孔46相对应设置，并与绝缘体40接合，据此，令线路70第二下表面722不裸露于大气中，而预留排气道48是与预留盲孔46相邻设置；该电路板50也可依需求，令绝缘体40下表面42设有一承载片(85_虚线)，用以再增加电路板50的刚性，同时，承载片85更是还可依需求再具有开孔84，该开孔84贯穿承载片85，据此，令绝缘体40的一部分裸露于开孔84内，而开孔84的宽度(未标号)可依需求大于5微米或小于10,000微米，其中，可令所述承载片85的开孔84与预留盲孔46相对应设置，或令所述承载片85开孔84不与预留盲孔46相对应设置，而该承载片85可依需求，在任何适当的时间(或步骤)移除或不移除，或是在提供导电填充物之前被移除(参阅图4-2或图14B～图14C)或不被移除，且承载片85可依需求不具有开孔84；接着如图4-2所示，电路板51是在完成图4-1电路板50后，提供开孔方法(未绘示)，将预留盲孔46内的物体(40k)及预留排气道48内的物体(40m)移除，令预留盲孔46及预留排气道48分别转换为盲孔44及排气道49，使绝缘体40盲孔44更是包含有排气道49与门口(47_如图2-3A所示)，该盲孔44贯穿绝缘体40，令线路70第二下表面722裸露于盲孔44及排气道49内并裸露于大气中，接着，将承载片85移除，然后，再接着，提供一第一填充物95，第一填充物95与线路70第二下表面722接合，并使第一填充物95的至少一部分容设于绝缘体40盲孔44内，且与线路70第二下表面722接合，使第一填充物95与电路板51的线路70接合而电连通，其中，第一填充物95是借由一适用的机器(如焊线机_wire bonder)令该第一填充物95容设于盲孔44内并与线路70第二下表面722接合，该第一填充物95可缩小线路70第二下表面722与绝缘体40下表面42的距离(未标号)，使第二下表面722于盲孔44内更容易的与外界(锡、镍、导电线、导电凸块、线路或其他适用的导体)接合而电连通，进而避免电路板51电性断路的损坏，该第一填充物95实施为导电凸块(conductive bump；如:铜凸块_copperbump；金凸块_gold bump；合金凸块_alloybump或其适用的导体凸块)，而该第一填充物95上表面(未标号)可依需求再堆栈设置另一或多个导电凸块(未绘示)，以调整线路70第二下表面722与绝缘体40下表面42的距离，令本发明电路板更实用，且该第一填充物95也可依需求，实施为如图14C所示的导电填充物(参阅图14C说明)；本图4-2所示的实施例，是依需求，于该预留盲孔46及预留排气道48转换成盲孔44及排气道49后，并于提供第一填充物95之前，再将承载片85从绝缘体40移除，而该图4-2所示的承载片85也可依需求，在组件、塑料(20、60_参阅图14A-图14C及说明)设位在电路板50的一表面(如；绝缘体40上表面41)后，并于提供第一填充物95之前，将承载片85从绝缘体40移除，另外，依需求线路70可包含(或不包含)有第二侧边732，该第二侧边732位于下表面72与第二下表面722之间，并令第二下表面722凹设于线路70下表面72，藉由第二侧边732的设置，可增加线路70裸露于盲孔44内的面积，使容设于盲孔44内的第一填充物95与线路70的接合强度得以增加，进而提升电路板51的质量；而如图4-1所示，可依需求令电路板50不设有预留排气道48，据此，令图4-2所示电路板51的盲孔44不包含排气道49。
如图5所示，是电路板51的剖面图，该电路板51的特征及符号与图4-1所示的电路板50有相同处，相同处请参阅图4-1说明，其不同处是线路70侧边73的至少一部分与绝缘体40接合，使线路70上表面71可以平齐或凹设或凸出于绝缘体40上表面41，据此，该电路板51的整体厚度可实施为更薄而更具实用性，其中更可依需求，令所述电路板51不具有预留排气道48，而令电路板51设有一承载片(85_参阅图4-1)，该承载片85设位在电路板51一表面(如：绝缘体40下表面42)，并令承载片85具有开孔84，使绝缘体40下表面42的一部分得裸露于该附加电路板(85)的开孔内，并使所述承载片85的开孔与预留盲孔46相对应设置，据此，就亦可依需求，提供一将线路70与导电的填充物电连通的步骤，其步骤为：首先，提供一组件及塑料(20、60_参阅图12B)，所述组件20及塑料60设置在电路板51的相同一表面，其中，组件20先设置在电路板51表面，并令组件20与电路板51电连通(参阅图12B说明)，然后，令所述塑料60包覆组件20的至少一部分；接着提供一开孔方法(未绘示)，令预留盲孔46藉开孔方法转换成盲孔44，并使线路70第二下表面722的至少一部分是裸露于盲孔44内；接着提供一剥离方法(未绘示)将承载片85自电路板51移除；然后提供一导电的填充物，该填充物的至少一部分容置在盲孔44内，并与线路70第二下表面722接合，使填充物与线路70电连通。
如图6A-1～图6C-2所示，图6A-1、图6B-1及图6C-1是三电路板50、51、52的底视图，而图6A-2、图6B-2及图6C-2分别是图6A-1、图6B-1及图6C-1切割线BB及切割线CC的剖面图，该电路板50、51、52包含有：线路70，线路70具有侧边73、上表面71及下表面72，而下表面72的一部分实施为第二下表面722，并至少令线路70上表面71的一部分可供适用的导体电连通用；绝缘体40，绝缘体40具有上表面41、下表面42及盲孔44，线路70设位在绝缘体40上表面41，其中，如图6C-2所示的电路板52线路70侧边73的至少一部分及下表面72是与绝缘体40接合，使线路70上表面71可凹设于绝缘体40上表面41，而图6A-2及图6B-2所示的电路板50、51的线路70下表面72与绝缘体40接合，同时，如图6A-2、图6B-2及图6C-2所示电路板50、51、52切割线BB的剖面图，可仅令线路70第二下表面722的一部分裸露于盲孔44内，或如图6A-2、图6B-2及图6C-2切割线CC所示的剖面图，可令绝缘体40的一部分位于盲孔44底部(未标号)与线路70之间，令线路70第二下表面722的另一部分不裸露于盲孔44内；导电盘30，导电盘30具有侧边33、上表面31、下表面32及开孔34，并设位在绝缘体40下表面42，并至少令导电盘30上表面31的一部分可供与适用的导体电连通用，其中，图6A-2的导电盘30侧边33的至少一部分及下表面32与绝缘体40接合，使导电盘30上表面31可凹设于绝缘体40下表面42，而图6B-2的导电盘30下表面32及侧边33的一部分与绝缘体40接合，使导电盘30上表面31可凸出于绝缘体40下表面42，而图6C-2的导电盘30下表面32与绝缘体40接合；由上述说明可知，当线路70或导电盘30设位在绝缘体40的一表面时，可依需求令线路70侧边73的至少一部分，或导电盘30侧边33的至少一部分，或同时令线路70及导电盘30的侧边73、33的至少一部分是与绝缘体40接合，使线路70上表面71或导电盘30上表面31是平齐或凹设或凸出于绝缘体40表面；再如图6C-1所示，可令盲孔44的一部分是凸出于导电盘30的侧边33，令导电盘30是由多个(一以上个)导体组成，并可依需求令盲孔44是位于所述多个导体之间，其中，因盲孔44的一部分凸出导电盘30侧边33，据此，令盲孔44就不会仅被限制在导电盘30内(参阅图6A-1或图6B-1)，令盲孔44可更灵活运用而更实用，且若盲孔44设有排气道49，就可增大所述排气道49的容积，用于更有效地将排气道49内的气体或化学溶剂排出，以避免电路板50因电性短路而造成的损坏，而导电盘30是预设形状，且可依需求，在导电盘30侧边33以外的区域再设有排气道(未绘示)，并令该排气道与盲孔44相通，而令盲孔44更是包含有排气道，据此，令本发明电路板更具有实用性；或如图6A-1所示，可令导电盘30开孔34的宽度(未标示)比盲孔44的宽度大，使导电盘30的开孔34内具有绝缘40的一部分，或依需求，令绝缘体40的一部分不容设于导电盘30开孔34内；或如图6A-1～图6C-1所示的电路板50、51、52，亦可在盲孔44周缘设置排气道49与门口47，用以避免电路板产生电性短路的损坏。
如图7A-1～图7B-3所示，图7A-1及图7B-1是电路板50、51的俯视图，图7A-2及图7B-2是图7A-1及图7B-1切割线CC的剖面图，图7A-3及图7B-3是电路板50、51的底视图，该电路板50、51至少包含有：线路70，线路70具有侧边73、上表面71及下表面72，而下表面72的一部分实施为第二下表面722，并至少令线路70上表面71的一部分可供适用的导体电连通用；绝缘体40，绝缘体40具有上表面41、下表面42及盲孔44，线路70设位在绝缘体40上表面41，并至少令线路70下表面72与绝缘体40接合，且盲孔44与线路70第二下表面722的至少一部分相对应设置，使线路70第二下表面722的至少一部分可裸露于盲孔44内；导电盘30，导电盘30具有侧边33、上表面31及下表面32，并设位在绝缘体40下表面42，并至少令下表面32与绝缘体40接合，且导电盘30开孔34的至少一部分与线路70第二下表面722相对应设置；藉上述说明并比较电路板50、51的差异，用以显示本发明的另一特征，该特征是藉改变盲孔44的形状，使线路70的宽度L得以减小，进而增大与相邻线路70间的距离(S_如图1-2A)，使二线路70间可设置更多的第二线路(7A_如图1-2A)，说明如下：首先，如图7A-1～图7A-3所示电路板50，一般而言，现有经机械或雷射开孔方法形成的盲孔44均为圆形，或趋近于圆形的形状，据此，令其宽长比(宽度与长度的比值)通常不会小于0.97，如：当盲孔44为圆形且宽度D为100微米时，使盲孔44的宽长比为1.0(100÷100)，而线路70第二下表面722的面积为7,854平方微米[3.1416x(100÷2)2]，同时，为使线路70不掉入盲孔44内，则线路70的宽度L需增大到200(50+100+50)微米；接着，如图7B-1～图7B-3所示电路板51，电路板51是含有默认形状(非圆形)的盲孔44及排气道49，该盲孔44具有一宽度D1及一长度H，其中，该盲孔44的宽度D1比长度H短，该排气道49使线路70第二下表面722的另一部分可裸露于排气道49内，并使导电盘30开孔34的至少一部分与排气道49相对应设置，该盲孔44与线路70第二下表面722的至少一部分相对应设置，其宽长比(宽度D1与长度H的比值)不仅会小于0.97甚至更可依需求小于0.5，如：当盲孔44宽度D1为60微米时，为使电路板51线路70第二下表面722的面积，不小于电路板50线路70的第二下表面722面积，用以维持线路70与第一填充物95的接合强度，则电路板51线路70第二下表面722的长度只要大于131(7,854/60)微米就可，使绝缘体40的盲孔44宽度D1与长度H的比值约为0.46(60÷131)，同时，为使线路70不掉入盲孔44内，则线路70宽度L1只要增大到160微米就可，据此可知，具有低宽长比的盲孔44令电路板51可容设更多的线路70，以利电子产业运用；另外，如图7B-3所示，不论排气道49的形状是椭圆形或其他适用的形状，只要闸口47的宽度能限制导电填充物的金属颗粒99流至排气道49内，均能发挥闸口47的功效(如图2-1～图2-3B说明)，其中，如图7B-2及图7B-3所示，电路板51的盲孔44也可依需求凸出导电盘30的侧边33(参阅图6C-1)，令所述一(或二)排气道49设位在导电盘30侧边33以外的区域，同时，也可依需求以预留盲孔46及预留排气道48置换盲孔44及排气道49，或不需设置排气道49，或令线路70或导电盘30的侧边73、33的至少一部分与绝缘体40接合。
如图8A-1～图8B-2所示，图8A-1及图8B-1是电路板52、50的俯视图，图8A-2及图8B-2是图8A-1及图8B-1切割线CC的剖面图，首先说明电路板52，电路板52具有：电路板51，电路板51的特征及符号与图7B-1～图7B-3所示的有相同处，相同处请参阅图7B-1～图7B-3说明，其不同处是线路70上表面71的一部分实施为第二上表面712；第二绝缘体4B，第二绝缘体4B具有上表面41、下表面42及盲孔44，其中，第二绝缘体4B下表面42与电路板51绝缘体40上表面41接合，并包覆线路70，同时，令线路70第二上表面712裸露于第二绝缘体4B盲孔44内，用以供第一填充物95或供第二线路(7B_如图8B-2)或供其他适用的导体接合用；第二导电盘3B，第二导电盘3B具有侧边33、开孔34、上表面31及下表面32，并设位在第二绝缘体4B上表面41，且位于第二绝缘体4B盲孔44周缘，并令第二导电盘3B开孔34与线路70第二上表面712相对应设置，同时，至少令下表面32与第二绝缘体4B接合，而第二导电盘3B侧边33的至少一部分可依需求与第二绝缘体4B接合，该第二导电盘3B上表面31可供外界(锡、镍、导电线、导电凸块、线路或其他适用的导体)电连通用；接着说明电路板50，电路板50是以图8A-1及图8A-2所示的电路板52为基础，再增设第二线路7B后形成的电路板，该第二线路7B是由铜或镍或其他适用的导体制成，并以电镀或其他适用的方法将第二线路7B设置在第二导电盘3B上表面31，其中，第二线路7B的一部分是容设置在第二绝缘体4B盲孔44内及第二导电盘3B开孔34内，并与线路70第二上表面712接合且电连通，据此，令第二导电盘3B得以与线路70电连通，另外，为使第二线路7B与第二绝缘体4B盲孔44边墙(未标号)的接合性更好，可在第二线路7B与线路70第二上表面712、第二导电盘3B及第二绝缘体4B盲孔44边墙之间设置导电膜(seed layer_未绘示)；由上述说明得知，本发明电路板的各种结构中，均至少可再堆栈一绝缘体及一导电盘，使电路板成为多层线路的电路板，而第二绝缘体4B盲孔44的周缘，亦可设置如图2-1～图7B-3所示的预留排气道48或排气道49，而电路板50第二线路7B的至少一部分可供组件20或导电件10(如图11)或其他适用的导体电连通用。
如图9～图10所示，是电路板51的剖面图，电路板51的绝缘体40、线路70及导电盘30的特征及符号，是与图7A-1～图7A-3所示的电路板50有相同处，相同处请参阅图7A-1～图7A-3的说明，其不同处是：线路70，线路70包含上表面71、下表面72、侧边73及第二侧边732，其中，下表面72的一部分实施为第二下表面722，而第二侧边732位于下表面72与第二下表面722之间，令第二下表面722可凸出于下表面72而具有一凸出部79或令第二下表面722凹设(参阅图4-2)于下表面72，本实施例以线路70具有凸出部79说明，该凸出部79可实施为与线路70相同或不同的导电材料，该凸出部79可缩小线路70第二下表面722与导电盘30的距离(未标号)，使第一填充物95于盲孔44内更容易的与线路70第二下表面722接合而电连通，进而避免电性断路的损坏，接着说明图9～图10其他的特征：如图9所示,线路70第二侧边732完全被绝缘体40包覆，使第二下表面722的至少一部分裸露于绝缘体40盲孔44内；再如图10所示,令第二侧边732的至少一部分未被绝缘体40包覆，而裸露于绝缘体40盲孔44内，使线路70第二下表面722的至少一部分裸露于盲孔44内，而如图10所示，第二侧边732亦可依需求完全的裸露于盲孔44内。
如图11所示，是电路板50结合组件20的剖面图，电路板50具有：线路70，线路70包含上表面71、下表面72及侧边73，并至少令线路70上表面71的一部分可供适用的导体电连通用，其中，下表面72的一部分实施为第二下表面722；绝缘体40，绝缘体40具有上表面41、下表面42及盲孔44，线路70设位在绝缘体40上表面41，并令线路70侧边73的至少一部分及下表面72与绝缘体40接合，使线路70上表面71可平齐或凹设或凸出于绝缘体40上表面41，其中，盲孔44与线路70第二下表面722相对应设置，并令线路70第二下表面722可裸露于盲孔44内；导电盘30，导电盘30设位在绝缘体40下表面42，并具有侧边33、上表面31、下表面32、开孔34及边墙35，并至少令上表面31的一部分可供适用的导体电连通用，其中，开孔34与线路70第二下表面722相对应设置，且侧边33的至少一部分及下表面32与绝缘体40接合，使导电盘30上表面31可平齐或凹设或凸出于绝缘体40下表面42；组件20，组件20设位在绝缘体40下表面42，并藉导电件10(95)与电路板50电连通，其中，当组件20实施为覆晶芯片(flip chip)时，该导电件10就可实施为导电凸块(bump)，并令导电凸块实施为第一填充物95，而本图11所示的实施例中，所述组件20可实施为封装体或模块或其他适用的组件，其中，若组件20实施为封装体100(如图12B或图13C)时，则该封装体100是包含有芯片或覆晶芯片，且该导电件10就可实施为锡球或锡膏或其他适用的导体，而该锡球或锡膏或其他适用的导体也是一种第一填充物95，导电件10(95)设位在组件20与电路板50之间，且导电件10的一部分容设于绝缘体40的盲孔44内，并令电路板50藉导电件10分别与组件20、线路70第二下表面722及导电盘30接合而电连通，另外，可依需求，令电路板50的表面(如绝缘体40下表面42)再设有塑料(60_参阅图13B)，并令该塑料60包覆电路板50的绝缘体40下表面42、导电件10(95)及组件20的一部分(或全部)用以保护组件20，由上述得知：本图11所示的组件20可依需求，与图12B的封装体100(或图13C所示的组件20)相互置换，也可依需求，令电路板50再设有塑料60，令电路板50更具实用性。
由图1-1～图11所示的各电路板结构实施例中可知，其共同必要的组成要件为线路70、绝缘体40或(及)导电盘30，且图1-1～图11所示各种不同的线路70及导电盘30，不论线路70侧边73或导电盘30侧边33是否与绝缘体40接合，只要线路70设置在绝缘体40的一表面(如：上表面41)，且线路70第二下表面722的至少一部分与绝缘体40盲孔44相对应设置，而如果当电路板具有导电盘30，同时，导电盘30设置在绝缘体40另一表面(如：下表面42)，且导电盘30开孔34的至少一部分与线路70下表面72相对应设置时，均可依需求，再增设如图1-1～图11所示电路板结构中其他的组成要件，如：以预留盲孔46置换盲孔44；或设置排气道49与门口47，或以预留排气道48置换排气道49；或令线路70第二下表面722的一部分裸露于排气道49内，或令线路70第二下表面722的一部分不裸露排气道49的底部；或改变盲孔44的宽长比，使盲孔44的宽度D1与长度H的比值介于0.01～0.79之间；或增设第二绝缘体4B、第二导电盘3B，或增设第二绝缘体4B、第二导电盘3B及第二线路7B，使电路板具有多层线路；或令线路70具有第二侧边732，使线路70第二下表面722凹设或凸出于下表面72；或令组件20侧边23的至少一部分及下表面22与绝缘体40接合，或令组件20藉导电线或导电凸块或锡金属等适用的金属，与电路板50、51、52电连通；或令组件20及塑料60设置在电路板50、51、52的任一相同表面；或令防焊层80可设置或不设置在绝缘体40的任一表面；或令防护层90与裸露于大气中的线路或导电盘接合；或提供一填充物与线路70接合而电连通；同时，本发明电路板，也可依需求，在盲孔44边墙、线路70第二下表面722或(及)导电盘30再设有导电膜(如图8B-2的说明)以利于与其他适用的导体结合；或如图14A所示电路板51、52的说明，可将承载片设置在电路板51、52的任一表面；或如图12A～图14C所示，各种将预留盲孔转换成盲孔的步骤实施例中，可将本发明的任一电路板与组件20、塑料60结合等等，均能使电路板更广泛的被使用。
自图12A～图14C所示，是将本发明电路板的绝缘体预留盲孔转换成盲孔的各种方法剖面图，在所述绝缘体预留盲孔转换成盲孔的方法中，可以使用下列任一方法：(a).先提供一组件，然后再提供一电路板，并令组件与电路板接合且电连通，然后再提供塑料包覆组件与电路板后，才实施一开孔方法，令绝缘体预留盲孔转换成盲孔，然后可依需求再提供一导电的填充物将线路与所述填充物接合；或是(b).先提供一电路板，然后再提供一组件，并令组件与电路板接合且电连通，然后再提供塑料包覆组件与电路板后，才实施一开孔方法，令绝缘体预留盲孔转换成盲孔，由上述得知：无论是方法(a).或是方法(b).只要组件与电路板接合并令塑料包覆组件与电路板后，就可实施开孔方法，令绝缘体预留盲孔转换成盲孔而达到相同的功效，其中，在预留盲孔转换成盲孔后，可依需求再提供一导电的填充物将线路与填充物接合，而若电路板仍具有导电盘，则所述填充物亦与导电盘接合，令线路与导电盘电连接；为便于理解本发明电路板的绝缘体预留盲孔转换成盲孔的方法，现以方法(b).说明，如下：如图12A～图12C所示，是将本发明电路板的绝缘体预留盲孔转换成盲孔的方法剖面图，说明如下：步骤(1).如图12A所示，先提供一电路板51，电路板51的特征及符号与图7B-1～图7B-3所示的电路板51有相同处，相同处请参阅图7B-1～图7B-3的说明，其二不同处是：具有防焊层80，防焊层80分别设位在绝缘体40上表面41及下表面42，以及绝缘体40将盲孔44置换成预留盲孔46；步骤(2).如图12B所示，提供组件20、导电件10及塑料60，该组件20是实施为芯片，并设位在电路板51绝缘体40上表面41，该导电件10实施为导电线，组件20藉导电件10与电路板51的线路70而电连通，该塑料60实施为绝缘体，塑料60与电路板51接合，并包覆组件20及导电件10而形成一封装体100；步骤(3).如图12C所示，提供一开孔方法(未绘示)，将预留盲孔46内的物体(40k)移除，令电路板51绝缘体40的预留盲孔46转换成盲孔44，该盲孔44是贯穿绝缘体40，使线路70第二下表面722裸露于盲孔44内并裸露于大气中；及步骤(4).仍是请参阅如图12C所示，提供一第一填充物95，第一填充物95的至少一部分容设于绝缘体40盲孔44内，且与线路70第二下表面722接合，使第一填充物95与电路板51的线路70而电连通并令第一填充物95裸露于大气中，而因本实施例的电路板51更是还具有导电盘30，据此，令第一填充物95也可与导电盘30接合而电连通，使电路板51的线路70也可与导电盘30电连通；由上述得知：在实施开孔方法前，可令电路板51先包含有组件20、导电件10与塑料60，令组件20与电路板51电连通，并被塑料60包封后，才实施开孔方法，令预留盲孔46转换成盲孔44，然后，才再提供第一填充物95令电路板的线路与第一填充物95电连通；而电路板51可藉该第一填充物95与另一电路板52接合而电连通，且该第一填充物95可依需求先与电路板51接合后才与电路板52接合，或令第一填充物95同时将二电路板51、52接合在一起，令封装体100是与电路板52接合，其中，所述电路板52可实施为本发明如图1-1～图14C所示实施例的任一电路板；同时，本发明电路板也可依需求：先实施开孔方法，令预留盲孔46转换成盲孔44后，才令电路板51包含有组件20、导电件10与塑料60，并被塑料60包封后，才再提供第一填充物95令电路板的线路与第一填充物95电连通(如图13A～图13D所示)。
如图13A～图13D所示，是本发明电路板的绝缘体预留盲孔转换成盲孔的方法剖面图，其中，电路板51是在：先实施开孔方法，令预留盲孔46转换成盲孔44后，才令电路板51包含有组件20、导电件10与塑料60，并被塑料60包封后，再提供第一填充物95令电路板51的线路70与第一填充物95电连通，说明如下：步骤(1).如图13A所示，先提供一电路板51，电路板51包含有：线路70，线路70具有侧边73、上表面71及下表面72，其中，下表面72的一部分实施为第二下表面722，并至少令线路70上表面71的一部分可供适用的导体电连通用；绝缘体40，绝缘体40具有上表面41、下表面42及预留盲孔46，线路70设位于绝缘体40上表面41，并令线路70侧边73及下表面72与绝缘体40接合，使线路70上表面71裸露并凹设于绝缘体40上表面41，该线路70第二下表面722与预留盲孔46相对应设置，并与绝缘体40接合，据此，令线路70第二下表面722不裸露于大气中；导电盘30，导电盘30设位在绝缘体40下表面42，导电盘30具有侧边33、上表面31、下表面32及开孔34，其中，至少令下表面32与绝缘体40接合，而开孔34的至少一部分与线路70第二下表面722相对应设置；防焊层80，令防焊层80至少是设位在导电盘30上表面31，而该防焊层80可依需求不实施；接着，步骤(2).如图13B所示，提供一开孔方法(未绘示)，将电路板51绝缘体40的预留盲孔46转换成盲孔44，使线路70第二下表面722裸露于盲孔44内并亦裸露于大气中；接着，步骤(3).如图13C所示，先提供组件20及导电件10，该组件20若实施为覆晶芯片，则覆晶芯片的导电凸块可实施为导电件10，将组件20设位在电路板51一表面(绝缘体40下表面42)，并令组件20藉导电件10与电路板51接合(导电盘30)而电连通，再提供塑料60，该塑料60实施为绝缘体，塑料60与电路板51接合，并包覆组件20及导电件10而形成一封装体100，另外，可依需求令塑料60只包覆组件20的一部分，而组件20及塑料60可更换设置位置，例如将组件20及塑料60设置在电路板51的另一表面(绝缘体40上表面41)，且组件20藉导电件10与电路板51的线路70接合而电连通；及步骤(4).如图13D所示，提供一第一填充物95，第一填充物95的至少一部分容设于绝缘体40盲孔44内，且与线路70第二下表面722接合，使第一填充物95与电路板51的线路70而电连通，而因本实施例的电路板51更是还具有导电盘30，据此，令第一填充物95也可与导电盘30接合而电连通，使电路板51的线路70也可与导电盘30电连通，并令第一填充物95是裸露于大气中，其中，第一填充物95的顶部(top)与第一导电盘30上表面31二者间的距离不小于(≧)40微米，由上述得知：虽然，先实施开孔方法，令预留盲孔46转换成盲孔44后，才令电路板51包含有组件20、导电件10与塑料60，并被塑料60包封后，才再提供第一填充物95令电路板51的线路70与第一填充物95电连通的步骤，同样也能达到线路70与第一填充物95电连通的功效；且可依需求，在绝缘体40盲孔44周缘设置排气道49,或可将盲孔44及排气道49替换成预留盲孔46及预留排气道48，并在实施图13D所示的步骤前，藉提供一开孔方法将预留盲孔46及预留排气道48，转换成盲孔44及排气道49，或在无塑料60的电路板51表面设置承载片(85、88_如图14A)。
通常厚度小于110微米或较软的电路板在与塑料结合前，因刚性(rigidity)不足使电路板弯曲，而易造成电路板折断的损坏，因此，可将一承载片与电路板裸露于大气中的任一表面结合，用以克服上述问题，为显示不同型式承载片的特征，将二承载片(85、88)分别与电路板52、51结合，并绘示在图14A-图14C所示的步骤剖面图中以利说明如下：步骤(1).首先如图14A所示，提供二组件20，组件20可实施为芯片；步骤(2).仍是请参阅如图14A所示，提供二电路板51、52，二电路板51、52的绝缘体40、线路70及导电盘30的结构特征及符号与图1-2A所示电路板50相同处，请参阅图1-2A说明，其中，导电盘30的开孔34可被预留开孔(36_如图1-2B)置换，而电路板52仍具有一承载片85，承载片85可实施为铜或其他适用的导体或实施为黏胶带或其他适用的绝缘体，该承载片85设位在无塑料60的电路板52一表面(如：绝缘体40下表面42)，并与电路板52接合，且承载片85与电路板52之间，可依需求增设一绝缘的或导电的薄膜(film)86，使承载片85与电路板52接合得更好，而承载片88设位在无塑料60的电路板51的一表面(如：绝缘体40下表面42)，并与电路板51接合，且该承载片88也与导电盘30接合，其中，该承载片88可依需求与导电盘30实施为一体成形(uniyary)或实施为与承载片85相同的承载片，其中，如果该承载片88与导电盘30是一体成形，则令承载片88可与导电盘30接合得更稳固而不易产生剥离(peeling-off)问题，据此，令承载片88更具实用性，而电路板51的导电盘30上表面31与承载片88之间也可依需求，具有一导电的薄膜(未绘示)，使承载片88的一部分藉该薄膜与电路板51的导电盘30上表面31接合在一起，并令组件20与电路51、电路板52的一表面(如；绝缘体40上表面41)接合；步骤(3).提供导电件10及塑料60，导电件10可实施为导电线，并藉导电件10将组件20与电路板51、52电连接，而塑料60是与电路板51、52接合并包覆组件20及导电件10；步骤(4).再如图14B所示，提供一剥离承载片85、88的方法(未绘示)，该剥离方法可用化学的或机械的或其他适用的方法，将承载片88、85(含薄膜86)从电路板51、52移除，令电路板51、52的表面裸露于大气中；步骤(5).仍是如图14B所示，接着提供开孔方法(未绘示)，该开孔方法使电路板51、52的预留盲孔46转换成盲孔44，并令线路70第二下表面722的至少一部分裸露于盲孔44内；及步骤(6).如图14C所示，于提供导电填充物之前，已令电路板52、51的一表面设有塑料60，并将承载片(85、88)从绝缘体40移除，且完成开孔方法，然后，才提供一导电的填充物，该填充物可以是由一个(层)或多个(层)导体组成，如：铜、镍、锡、金、钯、锡膏或其他适用的导体组成，所述填充物的至少一部分容设于盲孔44内，其中，电路板51的填充物是仅由一导体(第一填充物95)组成，且所述填充物的一部分是裸露于大气中，并实施为第一填充物95，该第一填充物95可由锡球或其他适用的导体组成，而电路板52的填充物是由多个导体组成，如：铜、镍、锡、金、钯、锡膏、锡球或其他适用的导体组成，并分别实施为第二填充物9B及第一填充物95，而该填充物可以仅由第一填充物95组成或由第二填充物9B组成或由第一填充物95及第二填充物9B组成，该第二填充物9B与线路70第二下表面722接合且容设于盲孔44内而与线路70电连通，用以缩短线路70与导电盘30间的距离，该第一填充物95的至少一部分填入盲孔44内，并与导电盘30及第二填充物9B接合，使导电盘30及线路70电连通，其中，电路板52的填充物是由第一填充物95及第二填充物9B组成，而如图14C所示，所述电路板52可依需求，不设有第一填充物95，据此，该电路板52的填充物就仅由第二填充物9B组成并裸露于大气中，而电路板51的第一填充物95亦可依需求，仅容设在盲孔44内，但不与导电盘30接合，而电路板51、52可依需求，不具有导电盘30；且如图14A所示电路板51、52的预留盲孔46周缘可设置预留排气道48，并在如图14B所示的开孔方法中，将预留排气道48转换成排气道49；而当开孔方法完成后，其中，可依需求，令承载片88、85(参阅图14A及图14B)不从电路板51、52移除，令所述承载片85、88仍是接合于电路板52、51，据此，令所述承载片85、88仍是可提升电路板52、51的刚性；而在本发明(图14A～14C)电路板的绝缘体预留盲孔转换成盲孔的方法中，可依需求，令组件20侧边(23-_参阅图3)也与绝缘体40接合，并与电路板51、52电连接后，再被塑料60包封。
上述各图仅为本发明电路板的较佳实施例，当不能以此限定本发明实施范围；如图12A～图14C所示，只要是电路板与塑料结合后，才藉填充物将电路板的线路及导电盘电连通的方法，其电路板都可以依需求，被图1-1～图14C所示的任一电路板替换，且组件20及塑料60可依需求设置在电路板的任一表面，而承载片(85、88)则可设置在电路板的另一表面；故举凡数值变更或等效组件置换，或依本发明申请的权利要求范围所作的均等变化与修饰，皆应仍属本发明专利涵盖的范畴。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (43)

1.一种电路板结构，电路板是供与组件接合用，并令组件与电路板电连通，该组件实施为芯片或覆晶芯片或封装体，该电路板主要是由：线路及绝缘体组成；其特征在于，
所述线路具有侧边、上表面及下表面，其中，下表面的一部分实施为第二下表面，并令线路上表面可供其他导体电连通用；及
所述绝缘体具有上表面、下表面及预留盲孔，其中，所述预留盲孔具有一物体，所述物体位于预留盲孔内，且所述物体是由绝缘体的一部分组成，线路设位在绝缘体上表面，并至少令绝缘体与线路下表面接合，且线路第二下表面是与绝缘体预留盲孔相对应设置并与所述位于预留盲孔内的物体接合，其中，所述物体是暂时设置在预留盲孔内，并且是等待被移除，所述线路第二下表面是暂时接合于所述物体，所述线路第二下表面最终需与所述物体分离，令所述线路第二下表面是供：裸露于大气中的导电填充物接合用。
2.根据权利要求1所述的一种电路板结构，其特征在于，预留盲孔更包含有预留排气道，该预留排气道与预留盲孔相邻设置。
3.根据权利要求1所述的一种电路板结构，其特征在于，线路侧边与绝缘体接合，使线路上表面可平齐或凹设或凸出绝缘体上表面。
4.根据权利要求1所述的一种电路板结构，其特征在于，更是包含有导电盘，导电盘具有侧边、上表面、下表面，并令导电盘上表面可供其他导体电连通用，该导电盘设位在绝缘体下表面，并与线路下表面相对应设置，且至少令导电盘下表面与绝缘体接合。
5.根据权利要求4所述的一种电路板结构，其特征在于，导电盘仍具有开孔。
6.根据权利要求4所述的一种电路板结构，其特征在于，导电盘侧边与绝缘体接合，使导电盘上表面可平齐或凹设或凸出绝缘体下表面。
7.根据权利要求4所述的一种电路板结构，其特征在于，更包含有承载片，该承载片与电路板及导电盘接合，其中，该承载片与导电盘是一体成形。
8.根据权利要求1所述的一种电路板结构，其特征在于，更包含有承载片，该承载片与电路板接合。
9.根据权利要求8所述的一种电路板结构，其特征在于，承载片仍具有开孔。
10.根据权利要求1所述的一种电路板结构，其特征在于，更是包含有组件，其中，该组件具有上表面、下表面及侧边，且组件的上表面具有对外电连通的导电端子，组件的侧边及下表面与绝缘体接合，令组件的上表面是平齐或凹设或凸出于绝缘体表面，该组件实施为芯片。
11.根据权利要求1所述的一种电路板结构，其特征在于，线路更包含有第二侧边，该第二侧边位于线路下表面与第二下表面之间，使第二下表面凹设或凸出于线路下表面。
12.根据权利要求1所述的一种电路板结构，其特征在于，所述电路板更包含有第二绝缘体及第二导电盘，并令线路上表面更还具有一第二上表面，所述第二绝缘体具有上表面、下表面及盲孔，其中，第二绝缘体下表面与绝缘体上表面接合并包覆线路的至少一部分，同时，第二绝缘体盲孔与线路第二上表面相对应设置，使线路第二上表面裸露于第二绝缘体盲孔内，而第二导电盘具有侧边、开孔、上表面及下表面，其中，至少令第二导电盘上表面可供外界电连通用，该第二导电盘设位于第二绝缘体上表面，且第二导电盘开孔与线路第二上表面相对应设置。
13.根据权利要求12所述的一种电路板结构，其特征在于，电路板更包含有第二线路，第二线路设置在第二导电盘上表面，并令第二线路的一部分容设在第二绝缘体盲孔及第二导电盘开孔内，且与线路第二上表面接合而电连通。
14.根据权利要求1所述的一种电路板结构，其特征在于，绝缘体仍具有厚度，预留盲孔仍具有宽度，据此，绝缘体厚度与预留盲孔宽度的比值≦0.5。
15.根据权利要求4所述的一种电路板结构，其特征在于，绝缘体预留盲孔的一部分凸出于导电盘侧边。
16.根据权利要求15所述的一种电路板结构，其特征在于，令导电盘是由一或多个导体组成。
17.一种电路板结构，电路板是供与组件接合用，其特征在于，并令组件与电路板电连通，该组件实施为芯片或覆晶芯片或封装体，该电路板主要是由：线路及绝缘体组成；
所述线路具有侧边、上表面及下表面，其中，下表面的一部分实施为第二下表面，并令线路上表面可供其他导体电连通用；及
所述绝缘体具有上表面、下表面及盲孔，盲孔是贯穿绝缘体，其中，盲孔具有宽度及长度，该宽度比该长度短，线路设位在绝缘体上表面，并至少令绝缘体与线路下表面接合，且线路第二下表面是与绝缘体盲孔相对应设置，使线路第二下表面是设位于盲孔内，并令线路第二下表面裸露于大气中，据此，令所述线路第二下表面是供：裸露于大气中的导电填充物接合用。
18.根据权利要求17所述的一种电路板结构，其特征在于，线路侧边与绝缘体接合，使线路上表面可平齐或凹设或凸出绝缘体上表面。
19.根据权利要求17所述的一种电路板结构，其特征在于，更是包含有导电盘，导电盘具有侧边、上表面、下表面及开孔，并令导电盘上表面可供其他导体电连通用，该导电盘设位在绝缘体下表面，并令导电盘开孔与线路下表面相对应设置，且至少令导电盘下表面与绝缘体接合。
20.根据权利要求19所述的一种电路板结构，其特征在于，导电盘侧边与绝缘体接合，使导电盘上表面可平齐或凹设或凸出绝缘体下表面。
21.根据权利要求19所述的一种电路板结构，其特征在于，更包含有承载片，该承载片与电路板及导电盘接合，其中，该承载片与导电盘是一体成形。
22.根据权利要求17所述的一种电路板结构，其特征在于，更包含有承载片，该承载片与电路板接合。
23.根据权利要求22所述的一种电路板结构，其特征在于，承载片仍具有开孔。
24.根据权利要求17所述的一种电路板结构，其特征在于，线路更包含有第二侧边，该第二侧边位于线路下表面与第二下表面之间，使线路第二下表面凹设或凸出于线路下表面。
25.根据权利要求17所述的一种电路板结构，其特征在于，更包含有第二绝缘体及第二导电盘，且线路上表面更包含有一第二上表面；第二绝缘体具有上表面、下表面及盲孔，其中，第二绝缘体下表面与绝缘体上表面接合并包覆线路的至少一部分，同时，第二绝缘体盲孔与线路第二上表面相对应设置，使线路第二上表面裸露于第二绝缘体盲孔内；第二导电盘具有侧边、开孔、上表面及下表面，其中，至少令第二导电盘上表面可供外界电连通用，该第二导电盘设位于第二绝缘体上表面，且第二导电盘开孔与线路第二上表面相对应设置。
26.根据权利要求25所述的一种电路板结构，其特征在于，更包含有第二线路，第二线路设置在第二导电盘上表面，其中，第二线路的一部分容设在第二绝缘体盲孔及第二导电盘开孔内，并与线路第二上表面接合而电连通。
27.根据权利要求17所述的一种电路板结构，其特征在于，更是包含有组件，其中，该组件具有上表面、下表面及侧边，且组件的上表面具有对外电连通的导电端子，组件的侧边及下表面与绝缘体接合，令组件的上表面是平齐或凹设或凸出于绝缘体表面，该组件实施为芯片。
28.根据权利要求17所述的一种电路板结构，其特征在于，绝缘体仍具有厚度，据此，绝缘体厚度与盲孔长度的比值≦0.5。
29.根据权利要求17所述的一种电路板结构，其特征在于，绝缘体的盲孔更包含有排气道与门口，该排气道与盲孔相邻设置，该闸口位于盲孔与排气道之间，据此，令盲孔与排气道相通。
30.根据权利要求19所述的一种电路板结构，其特征在于，绝缘体盲孔的一部分凸出于导电盘侧边。
31.根据权利要求30所述的一种电路板结构，其特征在于，令导电盘是由一或多个导体组成。
32.根据权利要求17所述的一种电路板结构，其特征在于，盲孔宽度与盲孔长度的比值是介于0.01-0.79。
33.一种预留盲孔转换成盲孔的方法，其特征在于，其包含有：
步骤(1).提供一组件，该组件实施为芯片或覆晶芯片或封装体；
步骤(2).提供一电路板，其包含有：线路及绝缘体，所述线路具有侧边、上表面及下表面，其中，下表面的一部分实施为第二下表面，并令线路上表面可供其他导体电连通用；及所述绝缘体具有上表面、下表面及预留盲孔，其中，预留盲孔具有一物体，所述物体位于预留盲孔内，且所述物体是由绝缘体的一部分组成，线路设位在绝缘体上表面，并至少令绝缘体与线路下表面接合，且线路第二下表面是与绝缘体预留盲孔相对应设置并与所述物体接合，并令组件与电路板接合，且令组件与电路板电连通；
步骤(3).提供一塑料，令塑料接合于电路板，并令塑料包覆组件及电路板；及
步骤(4).提供一开孔方法，令该绝缘体的预留盲孔转换成盲孔，使线路第二下表面是裸露于盲孔内，令所述线路第二下表面是供：裸露于大气中的导电填充物接合用。
34.根据权利要求33所述的一种预留盲孔转换成盲孔的方法，其特征在于，在完成步骤(4)后，更包含有步骤(5)，所述步骤(5)是提供一导电填充物，所述导电填充物的至少一部分设置在盲孔内，并与线路第二下表面接合，使线路及所述导电填充物电连通。
35.根据权利要求33所述的一种预留盲孔转换成盲孔的方法，其特征在于，绝缘体预留盲孔更包含有预留排气道，该预留排气道与预留盲孔相邻设置，并在步骤(4)中，令预留排气道转换成排气道。
36.根据权利要求33所述的一种预留盲孔转换成盲孔的方法，其特征在于，电路板更是包含有导电盘，导电盘具有侧边、上表面、下表面，并令导电盘上表面可供其他导体电连通用，该导电盘设位在绝缘体下表面，并与线路下表面相对应设置，且至少令导电盘下表面与绝缘体接合。
37.根据权利要求36所述的一种预留盲孔转换成盲孔的方法，其特征在于，导电盘仍具有开孔。
38.根据权利要求33所述的一种预留盲孔转换成盲孔的方法，其特征在于，电路板更包含有承载片，该承载片与电路板接合。
39.根据权利要求38所述的一种预留盲孔转换成盲孔的方法，其特征在于，承载片仍具有开孔。
40.根据权利要求38所述的一种预留盲孔转换成盲孔的方法，其特征在于，所述承载片被移除。
41.根据权利要求33所述的一种预留盲孔转换成盲孔的方法，其特征在于，所述组件具有上表面、下表面及侧边，且组件的上表面具有与对外电连通的导电端子，组件的侧边及下表面与绝缘体接合，令组件的上表面是平齐或凹设或凸出于绝缘体表面，该组件实施为芯片。
42.根据权利要求36所述的一种预留盲孔转换成盲孔的方法，其特征在于，在完成步骤(4)后，更包含有步骤(5)，所述步骤(5)是提供一导电的填充物，所述导电填充物的至少一部分设置在盲孔内，并与线路第二下表面及导电盘上表面接合，据此，令线路是借由所述导电填充物与导电盘电连通。
43.根据权利要求33所述的一种预留盲孔转换成盲孔的方法，其特征在于，在完成步骤(4)后，令所述绝缘体盲孔是具有宽度及长度，该宽度比该长度短，其中，盲孔宽度与盲孔长度的比值是介于0.01～0.79。
CN201610237322.7A 2015-04-17 2016-04-15 电路板结构及预留盲孔转换成盲孔的方法 Expired - Fee Related CN105939573B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910952545.5A CN110677986A (zh) 2015-04-17 2016-04-15 电路板结构

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
TW104112330 2015-04-17
TW104112330 2015-04-17
TW105100003 2016-01-03
TW105100003 2016-01-04
TW105108796 2016-03-22
TW105108796 2016-03-22
TW105111470A TWI684389B (zh) 2015-04-17 2016-04-13 一種電路板結構
TW105111470 2016-04-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910952545.5A Division CN110677986A (zh) 2015-04-17 2016-04-15 电路板结构

Publications (2)

Publication Number Publication Date
CN105939573A true CN105939573A (zh) 2016-09-14
CN105939573B CN105939573B (zh) 2019-11-05

Family

ID=57129522

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610237322.7A Expired - Fee Related CN105939573B (zh) 2015-04-17 2016-04-15 电路板结构及预留盲孔转换成盲孔的方法
CN201910952545.5A Pending CN110677986A (zh) 2015-04-17 2016-04-15 电路板结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910952545.5A Pending CN110677986A (zh) 2015-04-17 2016-04-15 电路板结构

Country Status (3)

Country Link
US (1) US20160309574A1 (zh)
CN (2) CN105939573B (zh)
TW (1) TWI684389B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112368796A (zh) * 2018-06-28 2021-02-12 应用材料公司 用于真空腔室的部件、真空腔室和制造排气孔的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108156748A (zh) * 2017-12-29 2018-06-12 加弘科技咨询(上海)有限公司 印制电路板双面贴装时的信号线扇出方法及印制电路板
JP7145067B2 (ja) * 2018-12-28 2022-09-30 新光電気工業株式会社 配線基板及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605867B2 (en) * 2001-07-16 2003-08-12 Oki Electric Industry Co., Ltd. Surface mount type semiconductor package and manufacturing method therefor
US20150131231A1 (en) * 2013-11-08 2015-05-14 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof
US20150145131A1 (en) * 2013-11-25 2015-05-28 SK Hynix Inc. Substrates having ball lands, semiconductor packages including the same, and methods of fabricating semiconductor packages including the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1835211A (zh) * 2005-03-15 2006-09-20 王忠诚 电子装置的电路板及制造方法
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
CN102244972A (zh) * 2010-04-08 2011-11-16 王忠诚 电路板及其应用
JP2011233848A (ja) * 2010-04-30 2011-11-17 Sumitomo Electric Printed Circuit Inc フレキシブルプリント配線板、その接続構造、これらの製造方法、および電子機器
TWI419627B (zh) * 2011-10-12 2013-12-11 Subtron Technology Co Ltd 線路板結構及其製作方法
TWI601456B (zh) * 2013-05-20 2017-10-01 王忠寶 一種電路板及其應用

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605867B2 (en) * 2001-07-16 2003-08-12 Oki Electric Industry Co., Ltd. Surface mount type semiconductor package and manufacturing method therefor
US20150131231A1 (en) * 2013-11-08 2015-05-14 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof
US20150145131A1 (en) * 2013-11-25 2015-05-28 SK Hynix Inc. Substrates having ball lands, semiconductor packages including the same, and methods of fabricating semiconductor packages including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112368796A (zh) * 2018-06-28 2021-02-12 应用材料公司 用于真空腔室的部件、真空腔室和制造排气孔的方法
CN112368796B (zh) * 2018-06-28 2024-05-03 应用材料公司 用于真空腔室的部件、真空腔室和制造排气孔的方法

Also Published As

Publication number Publication date
US20160309574A1 (en) 2016-10-20
TWI684389B (zh) 2020-02-01
CN105939573B (zh) 2019-11-05
TW201644335A (zh) 2016-12-16
CN110677986A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
CN102446779B (zh) 半导体器件的制造方法
CN102760715A (zh) 嵌埋电子组件的封装结构及其制法
TW201110285A (en) Package structure having embedded semiconductor element and method of forming the same
CN101232004A (zh) 芯片堆叠封装结构
CN104769714A (zh) 包括交替形成台阶的半导体裸芯堆叠的半导体器件
CN105939573A (zh) 电路板结构及预留盲孔转换成盲孔的方法
CN108054152A (zh) 集成电路封装结构
CN103096618B (zh) 印刷电路板以及电子设备
CN105990268A (zh) 电子封装结构及其制法
CN107154385A (zh) 堆叠封装结构及其制造方法
CN106328633B (zh) 电子装置模块及其制造方法
CN103579173A (zh) 半导体封装件及其制法
CN107134441A (zh) 具有可焊接的电接触部的芯片嵌入封装体
CN101399246B (zh) 覆晶封装基板结构及其制法
CN101131978A (zh) 集成电路封装构造及其使用的多层导线架
CN105225975B (zh) 封装结构及其制法
CN103606545B (zh) 一种led软板光源模组及其制造方法
TWI283918B (en) Electronic carrier board and package structure thereof
CN206584961U (zh) 一种led支架、led支架阵列、led器件及led显示屏
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
CN107275308A (zh) 半导体封装装置、半导体引线框架及其切筋方法
CN104112673B (zh) 芯片封装基板及其制作方法
CN104064530B (zh) 半导体封装件及其制法
CN206789540U (zh) Sot封装结构的半导体器件
CN105990329A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191105