CN105938823A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105938823A
CN105938823A CN201610124596.5A CN201610124596A CN105938823A CN 105938823 A CN105938823 A CN 105938823A CN 201610124596 A CN201610124596 A CN 201610124596A CN 105938823 A CN105938823 A CN 105938823A
Authority
CN
China
Prior art keywords
substrate
contact
radiator
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610124596.5A
Other languages
English (en)
Inventor
杨顺迪
波姆皮奥·V·乌马里
汉斯-尤尔根·丰克
梁志豪
沃尔夫冈·施尼特
潘之昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexperia BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN105938823A publication Critical patent/CN105938823A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

本发明公开了一种半导体装置和一种制造半导体装置的方法。所述装置包括导电散热器，所述导电散热器具有第一表面。所述装置还包括半导体衬底。所述装置进一步包括位于所述衬底的第一表面上的第一接触。所述装置还包括位于所述衬底的第二表面上的第二接触。所述衬底的所述第一表面安装在所述散热器的所述第一表面上，用于经由所述第一接触在所述散热器与所述衬底之间的电传导和热传导。所述衬底的所述第二表面能安装在载体的表面上。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
方形扁平无引脚(Quad Flat No-lead，QFN)封装因占用面积较小且封装高度较小所以常用于分立的装置。
图1中示出包括QFN封装的半导体装置200的一个实例。装置200包括引线框架210，半导体衬底202安装在所述引线框架上。衬底202的表面上的接触206允许与引线框架210的第一部分形成电连接(例如，通过焊接)。另一接触204位于衬底202的与接触206所在的表面相反的表面上。使用接合线250将接触204电连接到引线框架的另一部分。装置200还包括包封物240，所述包封物用于保护衬底202和引线框架210的特征。引线框架210的部分212和214在封装200的一侧处暴露(即，它们未被包封物240覆盖)。引线框架210的这些部分212和214为装置200提供外部电连接。举例来说，引线框架210的部分212和214可以安装在例如印刷电路板等载体上(例如，通过焊接)。
QFN封装的热容量和热导率相当低，这可能不适合于耗散许多功率的装置(例如，比如瞬态电压抑制(transient voltage suppression，TVS)保护装置)。由于接合线的使用，QFN封装也会增加装置的导通电阻。此外，由于引线框架厚度、管芯厚度和接合线回路高度使得总厚度增加，所以无法明显减小QFN封装的厚度。
例如瞬态电压抑制(transient voltage suppression，TVS)保护装置等装置用于保护集成电路(integrated circuit，IC)免受过电应力的影响。在使用中，这些装置连接在外部输入端与IC的输入端之间，并且可以用于将不希望的时常较大的电流排放到接地或另一轨道，使得IC的任何内部提供的保护不会受到过大应力且不会被损坏。
保护装置内的电流产生的热量会限制装置的稳固性。保护装置内的温度取决于例如耗散功率、装置的热容量以及装置的热阻等因素。
TVS保护装置可以包括半导体二极管。在此类装置中，可以在半导体衬底的第一表面附近设置pn结。在此类装置中，由应力电流形成的热量的主要部分产生在pn结处。另一方面，衬底表面通常是衬底中对热量最敏感的部分(这是由于表面上存在金属接触，如果装置中的温度过高，金属接触可能熔化)。二极管的第二接触通常设置在衬底的第二表面上。在此类装置中，因为pn结的位置靠近衬底的表面之一，所以从pn结到装置的较冷部分的热量扩散是极其不对称的。
半导体装置的一类封装涉及条带键合(clip bond)的使用。条带取代了图1中的接合线。衬底的底部被焊接或胶合到引线框架指状物，并且金属条带被焊接或胶合到衬底的顶部接触以及到第二引线框架指状物。两个引线框架指状物充当可以焊接到例如印刷电路板(printed circuitboard，PCB)等载体的电接触。然而，使用此方法的装置可能遭受与由应力脉冲造成的热量相关联的限制。举例来说，条带的有限厚度限制了条带的热容量。多个焊接或胶合点也可能限制从衬底的热传导。引线框架材料也并未针对热阻优化。
在称为芯片级封装(Chip Scale Package,CSP)的另一类封装中，两个接触可以位于衬底的同一表面上。衬底可以自上而下地被焊接到例如PCB等载体上。衬底与载体之间的连接的热容量是有限的。CSP的另一主要缺点在于衬底内的电流在横向方向上(在顶侧上的两个接触之间)流动。这可能引起电流集聚和局部变热，电流集聚和局部变热可能会严重降低装置的稳固性。
发明内容
随附的独立权利要求和从属权利要求中陈述了本发明的各方面。从属权利要求中的特征的组合可以适当地与独立权利要求的特征组合，而不仅仅是按照权利要求书中所明确地陈述的。
根据本发明的一个方面，提供一种半导体装置。所述装置包括导电散热器，导电散热器具有第一表面。所述装置还包括半导体衬底。所述装置进一步包括位于衬底的第一表面上的第一接触。所述装置还包括位于衬底的第二表面上的第二接触。衬底的第一表面安装在散热器的第一表面上，用于经由第一接触在散热器与衬底之间的电传导和热传导。衬底的第二表面能安装在载体的表面上。
由于所提供的导电散热器在第一表面上安装着衬底的第一表面以用于电传导和热传导，所以与已知装置相比，可以改进装置内的散热。这样可以允许装置处理较大的电流，例如，在与通过装置的电流中的尖峰相关联的应力脉冲期间处理较大的电流。并且，由于散热器是导电的，因此它可以允许与第一接触形成电连接。由于散热器有双重功能，所以能提供紧凑型封装。
载体可以是例如印刷电路板(printed circuit board，PCB)。衬底的第二表面和导电散热器可以是都能安装在载体的表面上。这样可以允许装置牢固地安装在载体上，并且在一些实施例中还可以允许散热器在载体的表面和衬底的第一接触以及载体之间形成电连接。
在一个实施例中，导电散热器可以包括第一部分，第一部分基本上平行于包括衬底的第一表面的平面延伸，其中第一部分包括导电散热器的所述第一表面。导电散热器的第一部分可因此提供一个牢固的平台用来接收半导体衬底。在一些实例中，可以将第一部分的尺寸设定成能接收不止一个本文描述的种类的衬底。
散热器还可包括第二部分，第二部分远离第一部分延伸以用于将导电散热器安装在载体的表面上。在一些实例中，第二部分的延伸方向可以基本上垂直于与第一部分的延伸方向平行的平面。第二部分可以包括一个或多个接触以用于将散热器电连接到载体的表面上的一个或多个对应接触。如上文所指出，在一些实施例中，导电散热器可提供载体的表面和衬底的第一接触以及载体之间的电连接。在一些实施例中，散热器可以包括一个或多个另外的部分，例如，第二部分，以允许散热器在载体的表面上的多个位置处的安装和/或电连接。
在一些实施例中，半导体装置可以包括至少一个另外的半导体衬底。所述半导体衬底或每个半导体衬底可以包括pn结二极管。在提供多个衬底的情况下，每个半导体衬底内设置的组件(例如，pn结二极管)可以与其它衬底内设置的组件并联电连接以用于增大装置的容量。可替换的是，所述组件可以串联连接以便提供双向装置。可替换的是，所述组件可以是独立的并且可以连接到不同接触，由此形成多引脚装置，最终方案由载体上的连接限定。
在一个实施例中，所述装置可以包括第二半导体衬底，第二半导体衬底包括位于第二衬底的第一表面上的第一接触，以及位于第二衬底的第二表面上的第二接触。第二衬底的第一表面可以安装在散热器的第一表面上，以用于经由第一接触在散热器与衬底之间的电传导和热传导。第二衬底的第二表面可安装在载体的表面上。散热器可以电互连每个半导体衬底的第一接触，以用于衬底之间的电流流动。此类实施例中的散热器可以并不连接到例如接地等外部电压，在这个意义上，这种散热器可以保持在电浮动状态。在一个此类实例中，每个半导体衬底内的组件(例如，pn结二极管)可以是串联连接的，以便提供如上文所指出的双向装置。
导电散热器可以涂覆有导电层。导电层可以是NiPdAu。此层可以充当润湿层以改进散热器表面的焊接能力。
导电散热器可以是金属的。举例来说，导电散热器可以包括铜。
在一些实施例中，包封物可以覆盖所述半导体衬底或每个半导体衬底，但保留所述衬底或每个衬底的第二接触暴露。包封物可以为衬底(例如，为衬底的边缘)提供保护，同时允许使用所述衬底或每个衬底的第二接触与所述装置形成电连接。在一个实施例中，所述装置包括芯片级封装，芯片级封装包括散热器、一个或多个衬底以及包封物。
在一些实施例中，可以使用焊料或导电胶将所述衬底或每个衬底的第一接触附接到散热器的第一表面。
在一些实施例中，装置可以安装在载体的表面上。
在一些实施例中，衬底可以包括有源区域，有源区域的位置邻近衬底的表面之一。一般而言，有源区域可以是衬底的包括装置的有源组件的区域，例如，pn结(在此情况下，装置包括二极管)或晶体管的沟道(例如，MOS晶体管)。在使用中，衬底的有源区域可能更容易变热，尤其是在应力脉冲期间。出于本发明的目的，术语“有源表面”可用于指代衬底的最接近于衬底的有源区域的表面。出于本发明的目的，衬底的与有源表面相反的表面可以被称作“无源表面”。例如，有源表面和无源表面可以分别是衬底的主表面和背侧。
在一些实施例中，第一表面是衬底的有源表面，而第二表面是衬底的无源表面。因此，衬底的有源表面可以安装在散热器的第一表面上。以此方式，衬底的更容易变热的区域可以放置成最接近于散热器，这样能增强尤其在应力脉冲期间散热器保护装置以防过热的能力。
在一些实施例中，所述装置可以是瞬态电压抑制(transient voltagesuppression，TVS)二极管。已知晓涉及散热的问题限制了已知种类的TVS二极管处理应力脉冲的操作。根据本发明的一个实施例的TVS二极管，由于散热器的作用，能够处理较大应力脉冲，以允许耗散由应力脉冲产生的热量。在此类实例中，衬底的第一表面可以是有源表面(在TVS二极管的情况下，有源表面是最接近于二极管的pn结的表面)。第二表面可以是衬底的无源表面。如上文所指出，衬底的这种朝向可以增强散热器在应力脉冲期间保护TVS二极管以防过热的能力。
可以设想，本发明的实施例还可以包括例如MOS晶体管等装置。在此类实例中，衬底的第一表面可以是衬底的无源表面(在装置包括MOS晶体管的情况下，无源表面是距离晶体管的沟道最远的表面)。在此类装置中，衬底的这种朝向可以减少导通电阻，这是因为晶体管的接触可以直接安装到载体且不需要接合线。
可以设想，在一些实施例中，在第二表面上，可以有多个接触设于其上。举例来说，这样可以允许实施包括上文提到的种类的MOS晶体管的装置。
根据本发明的另一方面，提供一种制造多个上文所述种类的半导体装置的方法。所述方法包括提供导电部件，导电部件具有第一表面。所述方法还包括提供多个半导体衬底，每个衬底包括位于衬底的第一表面上的第一接触，以及位于衬底的第二表面上的第二接触。所述方法进一步包括将每个衬底的第一表面安装在导电部件的第一表面上，以用于经由第一接触在导电部件与衬底之间的电传导和热传导。所述方法还包括对导电部件进行分割以形成所述多个装置。每个装置中的导电部件的相应部分形成该装置的导电散热器。
在一个实施例中，在将每个衬底的第一表面安装在导电部件的第一表面上之后并且在对导电部件进行分割之前，所述方法可包括包封多个半导体衬底，但保留每个衬底的第二接触暴露。
附图说明
下文中将仅举例参考附图描述本发明的实施例，在附图中类似附图标记指代类似元件，并且在附图中：
图1示出包括方形扁平无引脚(Quad Flat No-lead，QFN)封装的半导体装置的实例；
图2示出根据本发明的一个实施例的半导体装置；
图3示出根据本发明的一个实施例的安装在载体上的图2的半导体装置，所述载体例如为印刷电路板(printed circuit board，PCB)；
图4示出根据本发明的另一实施例的半导体装置；
图5示出根据本发明的进一步的实施例的半导体装置；
图6示出根据本发明的另一实施例的半导体装置；
图7示出根据本发明的进一步的实施例的半导体装置；
图8示出根据本发明的另一实施例的半导体装置；
图9示出根据本发明的进一步的实施例的半导体装置；
图10A示出根据本发明的另一实施例的半导体装置；
图10B示出根据本发明的进一步的实施例的半导体装置；
图11示出可以根据本发明的实施例实施的封装厚度的相关曲线图，以及
图12A到图12C示出根据本发明的一个实施例的制造半导体装置的方法。
具体实施方式
下文中参考附图描述本发明的实施例。
本发明的实施例可以提供一种半导体装置。所述半导体装置包括导电散热器，导电散热器具有第一表面。所述装置还可以包括半导体衬底，半导体衬底具有第一表面和第二表面。衬底的第二表面通常是与衬底的第一表面相反的一侧上的衬底表面。第一接触位于衬底的第一表面上，第二接触位于衬底的第二表面上。因此，本发明的实施例可包括具有两个端子的半导体装置，例如，半导体二极管，例如，pn结二极管，或者更确切地说，瞬态电压抑制(transient voltage suppression，TVS)保护装置。
衬底的第一表面安装在散热器的第一表面上。将衬底安装在散热器的第一表面上，可以允许经由第一接触在散热器与衬底之间进行良好的电传导和热传导。因此，如下文更详细地描述，散热器可以允许从衬底散热。
在一些半导体装置中，例如，在基于二极管的TVS保护装置中，由装置内的浪涌脉冲产生的热量集中在装置的pn结处。此类装置中的pn结可以位于衬底的第一表面附近(第一表面是装置的有源表面)，因而，将衬底在第一表面处安装在散热器上，可以增强散热器将热量从装置的关键区域传导出来的能力。
散热器可以允许在应力脉冲期间产生的热量被耗散到载体(装置可以安装在所述载体上)和/或耗散到周围环境。
在一些实施例中，导电的散热器还可以充当经由第一接触与衬底的电连接。因为散热器具备传导热量和电流的双重作用，所以可以实施相对紧凑的装置。
衬底的第二表面可以安装在载体的表面上。载体可以是例如印刷电路板(printed circuit board，PCB)。这样可以允许衬底的第二表面上设置的第二接触被电连接到位于载体的表面上的对应接触。如下文更详细地描述，导电散热器也可以是能电连接到载体表面上的对应接触。在其它实例中，导电散热器可以允许完成与装置的其它特征的接触，例如，完成与一个或多个其它半导体衬底的接触(例如，用于形成如参考图7所描述的双向装置)。
图2示出根据本发明的一个实施例的半导体装置。装置10包括导电散热器8。导电散热器8可以是金属的。举例来说，导电散热器8可以包括例如铜等金属。如下文将更详细地描述，在一些实施例中，散热器8可以配备有外涂层。
装置10还包括半导体衬底2，所述半导体衬底可以例如是硅衬底。半导体衬底2包括第一表面4和第二表面6。在此实施例中，衬底2包括半导体区域20，半导体区域20的位置邻近于第一表面4处。半导体区域20可以在半导体区域20与下层衬底之间的介面处形成pn结。因此，在此实施例中，所述装置可以包括pn结二极管，以用于实施例如TVS二极管等二极管。
在此实例中，在半导体区域20与下层衬底之间的介面处的pn结形成了装置的有源区域。该有源区域到衬底的第一表面4较其到衬底的第二表面6更近。因此，在此实例中，第一表面4是装置10的有源表面，而第二表面6是装置的无源表面。
在此实施例中，在衬底2的第一表面4上设置第一接触14。第一接触14可以提供与pn结的第一侧面的连接。装置10还可以包括位于衬底2的第二表面6上的第二接触16。第二接触16可以提供与pn结的第二侧面的连接。因此，在此实施例中，装置10是两个端子的装置。
导电散热器8包括第一表面22。衬底的第一表面4安装在散热器的第一表面22上，以用于经由第一接触14在散热器8与衬底2之间的电传导和热传导。因为在此实例中第一表面4是装置10的有源表面，所以衬底2的朝向可以增强散热器8从装置最容易过热的区域(通常是pn结)散热的能力。可以设想，在其它实例中，第一表面可以是衬底2的无源表面。衬底2的此替代朝向可允许衬底的有源表面直接安装在载体的表面上(例如，为了降低导通电阻)。
第一表面22可以是平坦的。第一表面22可以位于散热器8的第一部分24上，所述第一部分24基本上平行于包括衬底2的第一表面4的平面延伸，以允许方便地将衬底2安装在散热器8上。应注意，提供第一表面22，可以允许散热器8与第一接触14之间的接触区域具有相对较大的表面积，以用于经由第一接触14在衬底2与散热器8之间进行良好的电传导和热传导。如图2所示，第一接触14与散热器8的第一表面22之间的连接可包括物质28，所述物质例如是焊料或导电胶。
在此实施例中，散热器8还包括第二部分26。第二部分26远离第一部分24延伸以用于将导电散热器8安装在载体的表面31上。在一些实施例中，散热器8的第二部分26的延伸方向可以基本上正交于衬底2的第一表面4的平面。举例来说，如图2所示，第二部分26从第一部分24向下延伸，经过衬底22的边缘以用于安装在载体30的表面31上。可以在第一部分24远端的第二部分26的端部处实施散热器8在载体30的表面31上的安装。所述安装可以是机械安装。然而，在此实施例中，在此实例中，第二部分26包括电接触18以允许导电散热器8与载体30形成电连接。举例来说，可以在第二部分26的表面18处设置电接触12，所述表面18位于第一部分24远端的第二部分26的端部处。在图2的实例中，第二部分26的表面18基本上与衬底2的第二表面6共面，使得接触12基本上与衬底2的第二接触16共面。这种布置可以允许将装置10方便地安装在具有基本上平坦表面的载体30上。
图3示出安装在载体30的表面31上的图2的装置10。应注意，当装置10安装在载体30上时，散热器8的第一表面22面向下方朝向载体30的表面31。虽然不是必需的，但是这种布置可以允许方便地将衬底2放置在第一表面22与表面31之间，尤其是在第一表面22和表面31基本上平行的情况下。如上文所提及，载体30的表面31在此实例中是基本上平坦的。如图3中所示，衬底2的第二接触16与载体30的表面31之间的连接可以包括物质36，所述物质例如是焊料或导电胶。类似地，散热器8的第二部分26的接触12与载体30的表面31之间的连接可以包括物质32，所述物质例如是焊料或导电胶。
从图2和图3中可以理解，根据本发明的一个实施例的装置10可以形成紧凑型构造，在所述紧凑型构造中，散热器可以在衬底2的第一接触14与载体的表面31之间提供电连接。
图4示出根据本发明的另一实施例的半导体装置10。在此实施例中，导热散热器8包括另外部分46，所述部分的构造可以与上文关于图2和图3所描述的第二部分26类似。另外部分46远离第一部分24延伸以用于将导电散热器8安装在载体的表面上。安装可以是简单的机械安装，和/或可以允许在散热器8与载体表面上的对应接触之间形成另外的电连接。在本实例中，由另外部分46形成的连接包括位于另外部分46的表面48上的电接触42，所述表面46位于在第一部分24远端的另外部分46的端部处。因此，在此实例中，另外部分46的配置类似于散热器8的第二部分26的配置，但是另外部分46设置在装置10内的不同位置处。在图4的实例中，第二部分26和另外部分46各自在远离第一部分24的方向上从衬底2的侧面或边缘向下延伸。
图4中提供另外部分46可以提升散热器8到载体表面的机械和/或电连接的稳固性。应注意，在图4的实施例中提供两个接触(接触12和48中的任一个)可以降低装置的接触电阻。并且，因为散热器8安装在多个位置，所以散热器8的使装置10内产生的热量(例如，在应力脉冲期间)从装置10耗散到载体中的能力也可以得以提升，装置10可以安装在所述载体上。
可以设想，可以提供不止两个部分，例如，上文关于图4所描述的第二部分26和另外部分46。
图5示出根据本发明的进一步的实施例的半导体装置。此实施例中的装置10类似于上文关于图2和图3所描述的装置。然而，在此实例中，装置10包括两个半导体衬底2。这两个衬底2的配置可以类似于上文所述的半导体衬底。这两个半导体衬底2因此可以具有第一表面4，第一表面4安装到散热器8的第一表面22。可以设想，可以此方式提供不止两个衬底2。第一表面22的尺寸可以经过适当地设定以便收容每个衬底2。图5中的装置可以允许每个衬底2内形成的pn结二极管并联连接，从而增大装置10的容量。
与上述实施例相同的是，图5的实例中的装置10包括第二部分26，所述第二部分在接触12处形成与载体的表面的电连接，所述接触12设置在位于第一部分24远端的第二部分26的端部处的表面18上。衬底2的第二表面6可以各自与第二部分26的表面18共面，以允许将装置10方便地安装在具有平坦表面的载体上。可以想见，如上文关于图4所描述，包括多个衬底的实施例还可以包括图4中所示种类的一个或多个另外部分46。
图6示出根据本发明的另一实施例的半导体装置10。图6中的实施例的配置类似于关于图5所描述的配置，不同之处在于散热器8的第二部分26位于衬底2之间，而在图5的实例中，散热器8的第二部分26向下延伸经过衬底2中的一个的边缘。因为图6中的第二部分26位于与两个衬底2等距处，所以两个衬底2与散热器8的第二部分26之间的电传导和热传导与在图5中的实例相比可以更加均衡，在图5的实例中，衬底2中的一个衬底比另一个衬底离第二部分26更远。
图7示出根据本发明的进一步的实施例的半导体装置10。在此实施例中，装置10包括两个半导体衬底2，这两个半导体衬底都可被配置成类似于上文所述的半导体衬底。这两个半导体衬底2都可以安装在散热器8的第一部分24的第一表面22上。在此实施例中，散热器8不必包括上文所述种类的第二部分26。在提供此类第二部分的情况下，第二部分可以用于装置10在载体表面上的机械安装，但是将不包括用于形成电连接的电接触。
在图7的实施例中，装置10是包括两个pn结二极管的双向装置，在两个半导体衬底2中的每一个中有一个二极管。第一二极管可以在衬底2中的一个的接触16处连接到载体的表面，第二二极管可以在另一个衬底2的接触16处连接到载体的表面。在此实施例中，在分开的衬底2内形成的两个二极管通过导电散热器8连接在一起。具体而言，每个衬底2的第一表面4上的电接触14电连接到导电散热器8的第一表面22。如上文所指出，每个第一接触14与表面22之间的电连接可以包括物质，所述物质例如是焊料或导电胶。
在图7的实施例中，散热器8可以同样执行双重功能：(i)经由分开的衬底2的相应接触14将所述衬底中的两个二极管电互连，以及(ii)例如在装置10内的应力脉冲期间充当散热器以用于将热量从衬底2排放掉。
可以设想，在提供了两个或更多个衬底的根据本发明的一个实施例的装置中(例如，见图5到图7以及图10B)，在那些衬底中的一些衬底或全部衬底具有有源表面和无源表面的情况下，那些衬底可以都以共同的朝向安装(即，所有衬底可以朝向为使得它们的有源表面安装在散热器的第一表面上或者使得它们的无源表面安装在散热器的第一表面上)。还可以想见的是，在一些实施例中，衬底可以以混合的朝向安装(即，一些衬底可以朝向为使得它们的有源表面安装在散热器的第一表面上，一些衬底可以朝向为使得它们的无源表面安装在散热器的第一表面上)。衬底的朝向可以例如根据它们实施的装置的类型(例如，二极管、MOS晶体管等等)来选择。
图8示出根据本发明的进一步的实施例的半导体装置10。此实施例中的装置10类似于上文关于图2所述的装置。然而，在此实施例中提供包封物40。所述包封物覆盖衬底2(或者在提供多个衬底的情况下，覆盖每个衬底2)但保留衬底2(或每个衬底2)的第二接触16暴露。包封物40可以因此为衬底2提供机械保护。举例来说，包封物40可以保护衬底2的边缘免受机械损坏。在一些实施例中，包封物40还可以覆盖表面22的未与衬底2(或每个衬底2)形成连接的部分。在图8的实施例中，包封物40位于由第一表面22以及散热器8的第二部分26的边缘限定的区域中。可以使用本领域中已知的任何适当种类的包封物。
图9示出根据本发明的一个实施例的半导体装置10的另一视图。图9中的实施例类似于上文关于图8所述的实施例。图9示出包封物40的配置，所述包封物围绕衬底2但保留衬底2的接触16暴露以用于电连接到载体的表面。应注意，图9还示出包封物40用类似方式保留散热器8的第二部分26的表面18暴露以用于连接。
图10A和10B示出根据本发明的进一步的实施例的半导体装置10。图10A和图10B中的实施例与上文关于图9所述的那些实施例类似，然而也有不同之处，将在下文中提到。
在图10A中可以看出装置10的衬底与图9中所示的装置的衬底尺寸设定不同。散热器8可根据设计需求收容各种尺寸的衬底。
在一些实施例中，装置10可包括保护部分86。保护部分86可以包括材料层，材料层可以位于散热器8的表面上。举例来说，如图10A中所示，保护部分86可以设置在与散热器8的第一表面相反的散热器的外表面上。当装置10安装在载体上时，这样可以为装置10的上表面提供机械保护和电保护。保护部分86可以包括塑料材料。在一些实施例中，保护部分86包括的材料与形成包封物40用的材料相同。此类保护部分也可以包括于本文中描述的任何其它实施例中。
在图10B中，提供两个半导体衬底。不同于图5中的实施例，图10B的实施例中的衬底2并排位于离散热器88的第二部分26相同距离处。图10A和10B的实施例示出散热器8的第一表面22的尺寸可以经过设定以根据设计需求收容任何合适数量的衬底。
图10A和10B的实施例还示出散热器8可以在其外表面上配备有导电层88。举例来说，导电层88可以包括例如NiPdAu等物质。此层可以充当润湿层以改进散热器表面的焊接能力。
图11示出可以根据本发明的实施例实施的封装厚度的相关曲线图。封装的厚度(沿着基本上平行于封装中提供的半导体衬底的表面法线的方向)受到散热器8的第一部分24的厚度的限制，受到半导体衬底2本身的厚度的限制，并且受到衬底2与散热器8之间设置的任何连接的限制。如先前所提到，根据本发明的实施例的装置不必包括接合线，这允许根据本发明的实施例的装置实现比图1中所示种类的装置更小的封装厚度。如从图11中可见，本发明的实施例可用于形成厚度小至0.075mm的封装(对于0.03mm的半导体衬底厚度)。
图12A到图12C示出制造半导体装置的实例方法。在此实施例中，所述方法可以允许制造多个装置。
如图12A中所示，在第一步骤中，所述方法涉及提供导电部件108，所述导电部件具有第一表面122。所述导电部件随后将被划分成多个如下文所说明的部分，其中的每个部分将形成上文关于前面的实施例所述种类的导电散热器。
导电部件108的尺寸可以经过适当地设定，并且配备有在分割之后用于形成散热器的各个部分(例如，第一部分24和第二部分26以及任何其它部分)的特征。所述方法还可以包括在导电部件108的表面122上的将放置衬底102的位置处提供物质128。如上文所指出，物质128可包括焊料或导电胶。可以使用如图12A中所示的拾取器111在对应于物质128的位置的地方每隔一定间隔将衬底102放置到表面122上，以达到图12B中所示的布置。
所述方法可以包括提供多个此类半导体衬底102，其中每个半导体衬底是上文关于前面的实施例所述的种类的半导体衬底。
一旦已经将衬底102安装到导电部件108上，使得每个衬底的第一表面安装在表面122上，就可使用包封物140填充衬底102周围的空间，从而产生图12C中所示的布置。应注意，如上文所指出，包封物140保留每个衬底102的第二接触暴露。之后，如图12C中的虚线所示，可以对导电部件108进行分割。通过此分割步骤产生的每个单独的管芯(die)可以形成上文所述种类的半导体装置。
本发明的实施例可用于实施瞬态电压抑制(transient voltagesuppression，TVS)二极管。瞬态电压抑制二极管可能通常需要处理较大电流以便在应力脉冲期间将不希望的电流排放到接地或另一轨道。因此，本发明的实施例适合于TVS二极管的实施方案，因为导电散热器可以有效地耗散装置内的应力脉冲产生的热量，由此允许TVS二极管在应力脉冲期间处理较大电流而不会发生过热。
虽然已经关于包括pn结二极管(例如，用于实施TVS二极管)的装置描述了本发明的实施例，但是可以设想，一个或多个半导体衬底安装在散热器上的散热器布置也可以用于实施其它装置，例如，MOS晶体管。
因此，已经描述了一种半导体装置和一种制造半导体装置的方法。所述装置包括导电散热器，导电散热器具有第一表面。所述装置还包括半导体衬底。所述装置进一步包括位于衬底的第一表面上的第一接触。所述装置还包括位于衬底的第二表面上的第二接触。衬底的第一表面安装在散热器的第一表面上以用于经由第一接触在散热器与衬底之间的电传导和热传导。衬底的第二表面能安装在载体的表面上。
虽然已经描述了本发明的具体实施例，但是将了解，可以在本发明的范围内作出许多修改/添加和/或替代。

Claims (15)

1.一种半导体装置，其特征在于，包括：
导电散热器，所述导电散热器具有第一表面；
半导体衬底；
第一接触，所述第一接触位于所述衬底的第一表面上，以及
第二接触，所述第二接触位于所述衬底的第二表面上，
其中所述衬底的所述第一表面安装在所述散热器的所述第一表面上，用于经由所述第一接触在所述散热器与所述衬底之间的电传导和热传导，并且
其中所述衬底的所述第二表面是能安装在载体的表面上。
2.根据权利要求1所述的半导体装置，其特征在于，所述衬底的所述第二表面和所述导电散热器都能安装在所述载体的所述表面上。
3.根据权利要求2所述的半导体装置，其特征在于，所述导电散热器包括：
第一部分，所述第一部分基本上平行于包括所述衬底的所述第一表面的平面延伸，其中所述第一部分包括所述导电散热器的所述第一表面；以及
第二部分，所述第二部分远离所述导电散热器的所述第一部分延伸，以用于将所述导电散热器安装在所述载体的所述表面上。
4.根据权利要求3所述的半导体装置，其特征在于，所述导电散热器包括：
至少一个另外的部分，所述另外的部分远离所述第一部分延伸，以用于将所述导电散热器安装在所述载体的所述表面上。
5.根据权利要求2到4中任一权利要求所述的半导体装置，其特征在于，所述导电散热器包括至少一个接触，用于将所述散热器电连接到所述载体的所述表面。
6.根据在前的任一项权利要求所述的半导体装置，其特征在于，包括至少一个另外的半导体衬底，每个另外的半导体衬底包括：
第一接触，所述第一接触位于所述衬底的第一表面上，以及
第二接触，所述第二接触位于所述衬底的第二表面上，
其中每个另外的衬底的所述第一表面安装在所述散热器的所述第一表面上，用于经由所述第一接触在所述散热器与所述衬底之间的电传导和热传导，并且
其中每个另外的衬底的所述第二表面能安装在所述载体的所述表面上。
7.根据权利要求1所述的半导体装置，其特征在于，包括第二半导体衬底，所述第二半导体衬底包括：
第一接触，所述第一接触位于所述第二衬底的第一表面上，以及
第二接触，所述第二接触位于所述第二衬底的第二表面上，
其中所述第二衬底的所述第一表面安装在所述散热器的所述第一表面上，用于经由所述第一接触在所述散热器与所述衬底之间的电传导和热传导，
其中所述第二衬底的所述第二表面能安装在所述载体的所述表面上，并且
其中所述散热器电互连每个半导体衬底的所述第一接触，以用于所述衬底之间的电流流动。
8.根据在前的任一项权利要求所述的半导体装置，其特征在于，所述导电散热器涂覆有导电层。
9.根据权利要求8所述的半导体装置，其特征在于，所述导电层包括NiPdAu。
10.根据在前的任一项权利要求所述的半导体装置，其特征在于，包括包封物，所述包封物覆盖所述半导体衬底或每个半导体衬底，但保留所述衬底或每个衬底的所述第二接触暴露。
11.根据在前的任一项权利要求所述的半导体装置，其特征在于，包括焊料或导电胶，所述焊料或导电胶将所述衬底或每个衬底的所述第一接触附接到所述散热器的所述第一表面。
12.根据在前的任一项权利要求所述的半导体装置，其特征在于，所述半导体装置安装在所述载体的所述表面上。
13.根据在前的任一项权利要求所述的半导体装置，其特征在于，所述装置是瞬态电压抑制(transient voltage suppression，TVS)二极管。
14.一种制造多个根据在前的任一项权利要求所述的半导体装置的方法，其特征在于，所述方法包括：
提供导电部件，所述导电部件具有第一表面；
提供多个半导体衬底，每个衬底包括：
第一接触，所述第一接触位于所述衬底的第一表面上，以及
第二接触，所述第二接触位于所述衬底的第二表面上，
将每个衬底的所述第一表面安装在所述导电部件的所述第一表面上，以用于经由所述第一接触在所述导电部件与所述衬底之间的电传导和热传导，以及
对所述导电部件进行分割以形成所述多个装置，其中每个装置中的所述导电部件的相应部分形成所述装置的导电散热器。
15.根据权利要求14所述的方法，其特征在于，包括：在将每个衬底的所述第一表面安装在所述导电部件的所述第一表面上之后，并且在对所述导电部件进行分割之前，包封所述多个半导体衬底但保留每个衬底的所述第二接触暴露。
CN201610124596.5A 2015-03-06 2016-03-04 半导体装置 Pending CN105938823A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15157936.4A EP3065172A1 (en) 2015-03-06 2015-03-06 Semiconductor device
EP15157936.4 2015-03-06

Publications (1)

Publication Number Publication Date
CN105938823A true CN105938823A (zh) 2016-09-14

Family

ID=52629431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610124596.5A Pending CN105938823A (zh) 2015-03-06 2016-03-04 半导体装置

Country Status (3)

Country Link
US (1) US10529644B2 (zh)
EP (1) EP3065172A1 (zh)
CN (1) CN105938823A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017207565A1 (de) * 2017-05-05 2018-11-08 Robert Bosch Gmbh Halbleitermodul
JP6460160B2 (ja) * 2017-06-27 2019-01-30 日立金属株式会社 電気接続用部材、電気接続構造、および電気接続用部材の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030035269A1 (en) * 2001-08-17 2003-02-20 Intel Corporation Thermal bus design to cool a microelectronic die
JP2005051267A (ja) * 2004-09-30 2005-02-24 Sanyo Electric Co Ltd 半導体装置の製造方法
US20060175700A1 (en) * 2005-02-10 2006-08-10 Hidemasa Kagii Semiconductor device and method of manufacturing the same
CN101133490A (zh) * 2004-09-23 2008-02-27 国际整流器公司 使用蚀刻引线框的重新分布焊盘
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
CN101930957A (zh) * 2009-06-08 2010-12-29 万国半导体有限公司 功率半导体器件封装及制造方法
US20130049183A1 (en) * 2011-08-31 2013-02-28 Freescale Semiconductor, Inc. Power device and method of packaging same
US20130334695A1 (en) * 2012-06-19 2013-12-19 Nxp B.V. Electronic device and method of manufacturing such device
TW201426990A (zh) * 2012-12-24 2014-07-01 Ind Tech Res Inst 薄膜發光二極體裝置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3972062A (en) * 1973-10-04 1976-07-27 Motorola, Inc. Mounting assemblies for a plurality of transistor integrated circuit chips
US5814884C1 (en) 1996-10-24 2002-01-29 Int Rectifier Corp Commonly housed diverse semiconductor die
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6262489B1 (en) 1999-11-08 2001-07-17 Delphi Technologies, Inc. Flip chip with backside electrical contact and assembly and method therefor
JP3730469B2 (ja) 2000-01-21 2006-01-05 新電元工業株式会社 樹脂封止型半導体装置及びその製造方法
JP3943395B2 (ja) 2000-03-22 2007-07-11 インターナショナル・レクチファイヤー・コーポレーション ゲートドライバマルチチップモジュール
US6624522B2 (en) 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JPWO2003021664A1 (ja) 2001-08-31 2005-07-07 株式会社日立製作所 半導体装置、構造体及び電子装置
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6677669B2 (en) * 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
TWI232569B (en) 2003-03-21 2005-05-11 Comchip Technology Co Ltd Metal bonding method for semiconductor circuit components employing prescribed feeds of metal balls
US6835580B1 (en) 2003-06-26 2004-12-28 Semiconductor Components Industries, L.L.C. Direct chip attach structure and method
US7235877B2 (en) * 2004-09-23 2007-06-26 International Rectifier Corporation Redistributed solder pads using etched lead frame
DE102005004160B4 (de) 2005-01-28 2010-12-16 Infineon Technologies Ag CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
US7504733B2 (en) 2005-08-17 2009-03-17 Ciclon Semiconductor Device Corp. Semiconductor die package
US8018056B2 (en) * 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
US7804131B2 (en) * 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
JP5141076B2 (ja) 2006-06-05 2013-02-13 株式会社デンソー 半導体装置
JP4503046B2 (ja) 2007-05-30 2010-07-14 株式会社東芝 半導体装置の製造方法
US20090127677A1 (en) * 2007-11-21 2009-05-21 Gomez Jocel P Multi-Terminal Package Assembly For Semiconductor Devices
US8637341B2 (en) * 2008-03-12 2014-01-28 Infineon Technologies Ag Semiconductor module
US7767495B2 (en) 2008-08-25 2010-08-03 Infineon Technologies Ag Method for the fabrication of semiconductor devices including attaching chips to each other with a dielectric material
US7944031B2 (en) 2008-11-24 2011-05-17 Fairchild Semiconductor Corporation Leadframe-based chip scale semiconductor packages
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
US7939370B1 (en) * 2009-10-29 2011-05-10 Alpha And Omega Semiconductor Incorporated Power semiconductor package
EP2421032A1 (en) 2010-08-18 2012-02-22 Nxp B.V. Semiconductor Device Packaging Method and Semiconductor Device Package
EP2453476A1 (en) 2010-11-12 2012-05-16 Nxp B.V. Semiconductor device packaging method and semiconductor device package
US8531016B2 (en) 2011-05-19 2013-09-10 International Rectifier Corporation Thermally enhanced semiconductor package with exposed parallel conductive clip
EP2667540B1 (en) 2012-05-24 2017-11-01 BlackBerry Limited System and Method for Controlling Access to Media Content
EP2669936B1 (en) 2012-06-01 2018-02-14 Nexperia B.V. Discrete semiconductor device package and manufacturing method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030035269A1 (en) * 2001-08-17 2003-02-20 Intel Corporation Thermal bus design to cool a microelectronic die
CN101133490A (zh) * 2004-09-23 2008-02-27 国际整流器公司 使用蚀刻引线框的重新分布焊盘
JP2005051267A (ja) * 2004-09-30 2005-02-24 Sanyo Electric Co Ltd 半導体装置の製造方法
US20060175700A1 (en) * 2005-02-10 2006-08-10 Hidemasa Kagii Semiconductor device and method of manufacturing the same
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
CN101930957A (zh) * 2009-06-08 2010-12-29 万国半导体有限公司 功率半导体器件封装及制造方法
US20130049183A1 (en) * 2011-08-31 2013-02-28 Freescale Semiconductor, Inc. Power device and method of packaging same
US20130334695A1 (en) * 2012-06-19 2013-12-19 Nxp B.V. Electronic device and method of manufacturing such device
CN103515447A (zh) * 2012-06-19 2014-01-15 Nxp股份有限公司 电子器件及其制造方法
TW201426990A (zh) * 2012-12-24 2014-07-01 Ind Tech Res Inst 薄膜發光二極體裝置

Also Published As

Publication number Publication date
US10529644B2 (en) 2020-01-07
EP3065172A1 (en) 2016-09-07
US20160260651A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
CN106129030B (zh) 半导体芯片封装构件
US10157878B2 (en) Semiconductor device and electronic device
US20160307826A1 (en) PACKAGING SOLUTIONS FOR DEVICES AND SYSTEMS COMPRISING LATERAL GaN POWER TRANSISTORS
US7221055B2 (en) System and method for die attach using a backside heat spreader
CN105514077A (zh) 具有引线接合件的功率覆层结构和制造其的方法
EP1374305A2 (en) Enhanced die-down ball grid array and method for making the same
JP2005302951A (ja) 電力用半導体装置パッケージ
CN103582945A (zh) 半导体器件
CN101127334A (zh) 集成电路封装体及其制造方法
US20040124508A1 (en) High performance chip scale leadframe package and method of manufacturing the package
JP2008147604A (ja) 突起状バンプまたはボールを有する、封止されたリードフレームを特徴とする半導体デバイスパッケージ
US9412626B2 (en) Method for manufacturing a chip arrangement
US9653355B2 (en) Flip chip package structure and fabrication process thereof
KR20100041889A (ko) 효과적인 열 방출을 위한 선이 없는 반도체 패키지
US20180308833A1 (en) Semiconductor device
US5939781A (en) Thermally enhanced integrated circuit packaging system
KR20160049786A (ko) 파워 모듈 및 그의 패키징 방법
CN114823597A (zh) 半导体器件封装和制造半导体器件封装的方法
KR102328064B1 (ko) 반도체 장치
US8963303B2 (en) Power electronic device
CN101517733B (zh) 层叠的集成电路芯片组装件
CN105938823A (zh) 半导体装置
CN104733403A (zh) 晶圆级封装结构及制作方法
JP6573189B1 (ja) 半導体装置
EP3018710B1 (en) Arrangement of semiconductor dies

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160919

Address after: Holland Ian Deho Finn

Applicant after: Nexperia B.V.

Address before: Holland high tech park, Eindhoven 60 zip code: 5656AG

Applicant before: NXP B.V.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: Nijmegen

Applicant after: NEXPERIA B.V.

Address before: Holland Ian Deho Finn

Applicant before: Nexperia B.V.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160914