CN105932072A - 一种积累型二极管 - Google Patents

一种积累型二极管 Download PDF

Info

Publication number
CN105932072A
CN105932072A CN201610532273.XA CN201610532273A CN105932072A CN 105932072 A CN105932072 A CN 105932072A CN 201610532273 A CN201610532273 A CN 201610532273A CN 105932072 A CN105932072 A CN 105932072A
Authority
CN
China
Prior art keywords
type
doped region
heavily doped
silicon dioxide
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610532273.XA
Other languages
English (en)
Inventor
李泽宏
曹晓峰
陈哲
李爽
陈文梅
林育赐
谢驰
任敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201610532273.XA priority Critical patent/CN105932072A/zh
Publication of CN105932072A publication Critical patent/CN105932072A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于功率半导体器件技术领域,具体涉及到一种积累型二极管。本发明的积累型二极管,其特征在于,通过在二氧化硅层中注入Cs+离子,使二氧化硅层带正电荷。利用二氧化硅层中的正电荷在N‑漂移区中形成积累层,可以在不影响反向击穿电压情况下,具有较大的正向电流、较小的导通压降、较小的反向漏电流等特性,且器件在高温下的可靠性更好。

Description

一种积累型二极管
技术领域
本发明属于功率半导体器件技术领域,具体涉及到一种积累型二极管。
背景技术
二极管是最常用的电子元件之一,传统的整流二极管主要是肖特基整流器和PN结整流器。其中,PN结二极管能够承受较高的反向阻断电压,稳定性较好,但是其正向导通压降较大,反向恢复时间较长。肖特基二极管是利用金属与半导体接触形成的金属-半导体结原理制作的,通态压降较低。由于是单极载流子导电,肖特基二极管在正向导通时没有过剩的少数载流子积累,反向恢复较快。但是肖特基二极管的反向击穿电压较低,反向漏电流较大,温度特性较差。
槽栅MOS势垒肖特基二极管TMBS(TMBS:Trench MOS Barrier Shcotty Diode)最初于1993年由B.J.Baliga首先提出,该器件虽然改善了平面肖特基二极管的反向漏电和击穿电压两方面的问题,但肖特基结的高温可靠性不理想仍然是存在的一个问题。本发明提出的结构可以在获得良好电学特性的同时,拥有更好的高温可靠性。
发明内容
本发明的目的,就是为了获得更低的导通压降和更高的可靠性,提出一种通过积累层和P型埋层共同控制导电沟道的积累型二极管。
本发明所采用的技术方案:一种积累型二极管,包括从下至上依次层叠设置的金属化阴极1、N+衬底2、N-漂移区3和金属化阳极9;所述N-漂移区3上层具有N型重掺杂区6和P型重掺杂区7,所述P型重掺杂区7位于N型重掺杂区6之间,所述N型重掺杂区6和P型重掺杂区7的上表面与金属化阳极9连接;所述N-漂移区3中还具有二氧化硅层4、P型埋层区5和P型柱区8,所述二氧化硅层4位于N型重掺杂区6远离P型重掺杂区7的一侧,且二氧化硅层4分别与N型重掺杂区6和金属化阳极9接触;所述P型埋层区5位于二氧化硅层4之间且位于P型重掺杂区7的正下方;所述P型柱区8的上表面与P型重掺杂区7的下表面连接,P型柱区8的下表面与P型埋层区5的上表面接触;所述二氧化硅层4带正电荷。
进一步的,所述二氧化硅层4中具有Cs+离子。
本发明的有益效果为,本发明所提供通过的一种积累层和P型埋层共同控制导电沟道的积累型二极管,正向开启时由电子积累层导电,可在同样的电流密度下实现更低的正向压降;通过PN结耐压,器件在高温下的可靠性更好。本发明属于多数载流子器件,反向恢复时间短。
附图说明
图1是本发明提供的一种积累型二极管的剖面结构示意图;
图2是本发明提供的一种积累型二极管的三维结构示意图;
图3是本发明提供的一种积累型二极管的俯视结构示意图;
图4是本发明提供的一种积累型二极管在外加零电压时,耗尽线示意图;
图5是本发明提供的一种积累型二极管外加电压到达开启电压时,耗尽线以及电流路径示意图;
图6是本发明提供的一种积累型二极管外加反向电压时,耗尽线示意图;
图7至图12是本发明提供的一种积累型二极管的制造工艺流程示意图。
具体实施方式
下面结合附图,详细描述本发明的技术方案:
如图1所示,本发明的一种积累型二极管,包括从下至上依次层叠设置的金属化阴极1、N+衬底2、N-漂移区3和金属化阳极9;所述N-漂移区3上层具有N型重掺杂区6和P型重掺杂区7,所述P型重掺杂区7位于N型重掺杂区6之间,所述N型重掺杂区6和P型重掺杂区7的上表面与金属化阳极9连接;所述N-漂移区3中还具有二氧化硅层4、P型埋层区5和P型柱区8,所述二氧化硅层4位于N型重掺杂区6远离P型重掺杂区7的一侧,且二氧化硅层4分别与N型重掺杂区6和金属化阳极9接触;所述P型埋层区5位于二氧化硅层4之间且位于P型重掺杂区7的正下方;所述P型柱区8的上表面与P型重掺杂区7的下表面连接,P型柱区8的下表面与P型埋层区5的上表面接触;所述二氧化硅层4带正电荷。
本发明的工作原理为:
(1)器件的正向导通
本发明所提供的积累型二极管,其正向导通时的电极连接方式为:金属化阳极9接高电位,金属化阴极1接低电位。
当金属化阳极9为零电压或所加正电压非常小时,由于P型埋层5的掺杂浓度远大于N-漂移区3的掺杂浓度,P型埋层5和N-漂移区3所构成的PN结的内建电势会使得P型埋层5和二氧化硅层4之间的N-漂移区3耗尽,电子通道被阻断,如图4所示,此时二极管仍处于关闭状态。
随着金属化阳极9所加正电压的增加,P型埋层区5、N型重掺杂区6、P型重掺杂区7同时也被加上正电压,P型埋层5和N-漂移区3所构成的PN结的内建势垒区逐渐缩小。当金属化阳极9所加正电压等于或大于开启电压之后,由于二氧化硅层4中存在着正电荷,在侧面处的N-漂移区3内感应出负电荷,产生多子电子的积累层,这为多子电流的流动提供了一条低阻通路,如图5所示,此时二极管导通。
(2)器件的反向阻断
本发明所提供的积累型二极管,其反向阻断时的电极连接方式为:金属化阴极1接高电位,金属化阳极9接低电位。
由于零偏压时P型埋层5和二氧化硅层4之间的N-漂移区3已经被完全耗尽,多子电子的导电通路被夹断,继续增大反向电压时,耗尽层边界将向靠近金属化阴极1一侧的N-漂移区3扩展以承受反向电压,如图6所示。由于反向电压由PN结的耗尽区承担,因此器件的反向泄漏电流远小于肖特基二极管的反向漏电流,且高温下的可靠性更好。
本发明提供的一种积累层和P型埋层共同控制导电沟道的积累型二极管,其具体实现方法如下:
1、采用N型重掺杂单晶硅衬底2,晶向为<100>。采用气相外延VPE等方法生长一定厚度和掺杂浓度的N-漂移区3,如图7。
2、利用光刻板进行离子注入,形成P型埋层5,继续外延N-漂移区,如图8。
3、利用光刻板进行P型区硼注入,形成P型柱区8,如图9。
4、淀积硬掩膜(如氮化硅),利用光刻板刻蚀硬掩膜,进行深槽刻蚀,如图10。
5、生长氧化层,形成二氧化硅层区4,并进行Cs+离子注入,使二氧化硅层4带正电荷,如图11。
6、P型重掺杂区硼注入,形成P+重掺杂区7,N型重掺杂区砷注入,形成N+重掺杂区6。正面金属化,金属刻蚀,背面金属化,钝化等等,如图12。
制作器件时,还可用碳化硅、砷化镓或锗硅等半导体材料替代体硅。
采用本发明的一种积累层和P型埋层共同控制导电沟道的积累型二极管,可以在不影响反向击穿电压情况下,具有较大的正向电流、较小的导通压降、较小的反向漏电流以及更短的反向恢复时间,且器件在高温下的可靠性更好。

Claims (2)

1.一种积累型二极管,包括从下至上依次层叠设置的金属化阴极(1)、N+衬底(2)、N-漂移区(3)和金属化阳极(9);所述N-漂移区(3)上层具有N型重掺杂区(6)和P型重掺杂区(7),所述P型重掺杂区(7)位于N型重掺杂区(6)之间,所述N型重掺杂区(6)和P型重掺杂区(7)的上表面与金属化阳极(9)连接;所述N-漂移区(3)中还具有二氧化硅层(4)、P型埋层区(5)和P型柱区(8),所述二氧化硅层(4)位于N型重掺杂区(6)远离P型重掺杂区(7)的一侧,且二氧化硅层(4)分别与N型重掺杂区(6)和金属化阳极(9)接触;所述P型埋层区(5)位于二氧化硅层(4)之间且位于P型重掺杂区(7)的正下方;所述P型柱区(8)的上表面与P型重掺杂区(7)的下表面连接,P型柱区(8)的下表面与P型埋层区(5)的上表面接触;所述二氧化硅层(4)带正电荷。
2.根据权利要求1所述的一种积累型二极管,其特征在于,所述二氧化硅层(4)中具有Cs+离子。
CN201610532273.XA 2016-07-06 2016-07-06 一种积累型二极管 Pending CN105932072A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610532273.XA CN105932072A (zh) 2016-07-06 2016-07-06 一种积累型二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610532273.XA CN105932072A (zh) 2016-07-06 2016-07-06 一种积累型二极管

Publications (1)

Publication Number Publication Date
CN105932072A true CN105932072A (zh) 2016-09-07

Family

ID=56827712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610532273.XA Pending CN105932072A (zh) 2016-07-06 2016-07-06 一种积累型二极管

Country Status (1)

Country Link
CN (1) CN105932072A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111509075A (zh) * 2020-04-29 2020-08-07 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818084A (en) * 1996-05-15 1998-10-06 Siliconix Incorporated Pseudo-Schottky diode
CN101976687A (zh) * 2010-10-21 2011-02-16 电子科技大学 一种低功耗快恢复金属氧化物半导体二极管
CN102544114A (zh) * 2012-02-29 2012-07-04 电子科技大学 一种积累型槽栅二极管
CN104576359A (zh) * 2013-10-23 2015-04-29 无锡华润上华半导体有限公司 功率二极管的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818084A (en) * 1996-05-15 1998-10-06 Siliconix Incorporated Pseudo-Schottky diode
CN101976687A (zh) * 2010-10-21 2011-02-16 电子科技大学 一种低功耗快恢复金属氧化物半导体二极管
CN102544114A (zh) * 2012-02-29 2012-07-04 电子科技大学 一种积累型槽栅二极管
CN104576359A (zh) * 2013-10-23 2015-04-29 无锡华润上华半导体有限公司 功率二极管的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111509075A (zh) * 2020-04-29 2020-08-07 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
CN102544114B (zh) 一种积累型槽栅二极管
CN106057798B (zh) 一种集成沟槽肖特基的mosfet
CN105810754B (zh) 一种具有积累层的金属氧化物半导体二极管
CN108292677A (zh) 一种具有体内场板的折叠型终端
US9929285B2 (en) Super-junction schottky diode
CN102593154B (zh) 一种具有p型埋层结构的槽栅二极管
CN103383966A (zh) 具有改善的鲁棒性的半导体器件
CN104218087A (zh) 半导体器件及其制造方法
CN109166917B (zh) 一种平面型绝缘栅双极晶体管及其制备方法
CN116721925B (zh) 集成sbd的碳化硅sgt-mosfet及其制备方法
CN102709317B (zh) 一种低开启电压二极管
CN106024895A (zh) 一种集成肖特基二极管的积累型屏蔽栅mosfet
CN105590965B (zh) 一种开启电压可调的平面型金属氧化物半导体二极管
CN105742372A (zh) 一种开启电压可调的槽栅型金属氧化物半导体二极管
CN105957865A (zh) 一种集成沟槽肖特基的mosfet
CN106098799A (zh) 一种积累型沟槽二极管
CN116632053B (zh) 一种rc-igbt器件的控制方法
CN103094358A (zh) 一种肖特基二极管及其制造方法
CN209216985U (zh) 高压肖特基二极管
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
CN109119490A (zh) 一种复合结构的槽栅二极管
CN109119489A (zh) 一种复合结构的金属氧化物半导体二极管
CN105932072A (zh) 一种积累型二极管
CN106057906B (zh) 一种具有p型埋层的积累型dmos
CN106229342A (zh) 一种多积累层的金属氧化物半导体二极管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160907