CN111509075A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN111509075A
CN111509075A CN202010358777.0A CN202010358777A CN111509075A CN 111509075 A CN111509075 A CN 111509075A CN 202010358777 A CN202010358777 A CN 202010358777A CN 111509075 A CN111509075 A CN 111509075A
Authority
CN
China
Prior art keywords
substrate
doped layer
ion
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010358777.0A
Other languages
English (en)
Other versions
CN111509075B (zh
Inventor
杨帆
胡胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Wuhan Xinxin Semiconductor Manufacturing Corp
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202010358777.0A priority Critical patent/CN111509075B/zh
Publication of CN111509075A publication Critical patent/CN111509075A/zh
Application granted granted Critical
Publication of CN111509075B publication Critical patent/CN111509075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法，所述半导体器件包括：衬底；离子掺杂区，形成在所述衬底中；以及，带电的介电环，形成在所述衬底中并环绕于所述离子掺杂区的外侧，且所述介电环能通过异性相吸的作用感应出所述离子掺杂区中相应的电荷。本发明的技术方案能够对离子掺杂区中的离子掺杂浓度和深度实现精准控制，进而能够满足先进的半导体器件的高要求。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
半导体器件中的光电二极管是基于离子注入工艺，在硅衬底的不同区域注入不同类型、不同浓度的离子。以雪崩光电二极管(Photon Avalanche Diode，PAD)为例，参阅图1，图1是现有的一种含雪崩光电二极管的半导体器件的示意图，从图1中可看出，采用离子注入工艺在硅衬底中从上往下依次形成了P型离子重掺杂区11、本征型离子掺杂区12、P型离子轻掺杂区13和N型离子重掺杂区14；并且，在P型离子重掺杂区11的顶面形成有负电极15，在N型离子重掺杂区14的底面形成有正电极16，以在工作时通过负电极15和正电极16向半导体器件中加反向偏压，进而使得半导体器件达到雪崩倍增状态。其中，不同掺杂区的离子浓度和注入深度主要是靠离子注入的工艺来控制的，例如，通过掺杂离子的剂量控制离子浓度以及通过离子注入的能量控制注入深度。
对于一些先进的半导体器件，其设计要求硅衬底很厚，这也就要求离子注入的深度相应地增大，那么，也就要求离子注入的能量增大，使得杂质原子穿入硅衬底的深度越深；由于离子注入会使得原子撞击出晶格结构而损伤硅衬底的晶格，那么，离子注入的能量越大，则对硅衬底造成的晶格损伤也就越大。另外，先进的半导体器件对注入的离子浓度的精准度也提出了更高的要求。如果单一的依靠优化离子注入工艺来实现对离子浓度和注入深度进行控制，尤其是面对先进的半导体器件的高要求时，会涉及到优化离子注入设备结构、参数等，导致成本明显提高，而且也很难完全解决上述问题。
因此，需要提出一种新的控制衬底中的离子掺杂区的离子掺杂浓度和深度的方法，以满足先进的半导体器件的高要求。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，能够对离子掺杂区中的离子掺杂浓度和深度实现精准控制，进而能够满足先进的半导体器件的高要求。
为实现上述目的，本发明提供了一种半导体器件，包括：
衬底；
离子掺杂区，形成在所述衬底中；以及，
带电的介电环，形成在所述衬底中并环绕于所述离子掺杂区的外侧，且所述介电环能通过异性相吸的作用感应出所述离子掺杂区中相应的电荷。
可选的，所述离子掺杂区仅为一个离子掺杂均匀且导电类型与所述衬底的导电类型相反的掺杂区；或者，所述离子掺杂区包括至少两个导电类型和/或离子掺杂浓度不同的掺杂层，且所有的掺杂层自所述衬底的顶面向所述衬底的底面依次排布设置，最底层的掺杂层与所述衬底的导电类型相反。
可选的，所述离子掺杂区包括自所述衬底的顶面向所述衬底的底面依次排布设置的第一重掺杂层、本征掺杂层和第二重掺杂层，所述第一重掺杂层和所述第二重掺杂层的离子掺杂浓度均大于所述本征掺杂层的离子掺杂浓度，且所述第一重掺杂层的导电类型与所述第二重掺杂层的导电类型相反。
可选的，所述离子掺杂区还包括夹设在所述本征掺杂层和所述第二重掺杂层之间的轻掺杂层，所述轻掺杂层的离子掺杂浓度小于所述第一重掺杂层和所述第二重掺杂层的离子掺杂浓度并大于所述本征掺杂层的离子掺杂浓度，且所述轻掺杂层的导电类型与所述第二重掺杂层的导电类型相反。
可选的，所述介电环至少环绕于所述本征掺杂层的外侧，以通过异性相吸的作用感应出所述本征掺杂层中相应的电荷。
可选的，所述第一重掺杂层、所述第二重掺杂层和所述轻掺杂层的厚度均小于所述本征掺杂层的厚度。
可选的，所述离子掺杂区用于形成光电二极管，所述半导体器件还包括形成于所述衬底的底面的正电极和形成于所述衬底的顶面的负电极。
可选的，所述半导体器件还包括MOS晶体管和金属互连结构，所述MOS晶体管的源极、漏极和栅极均形成在所述衬底中，所述金属互连结构形成在所述衬底上，且所述MOS晶体管的源极、漏极或栅极通过所述金属互连结构与所述正电极或所述负电极电性连接。
可选的，所述介电环的材料包括介电常数K大于二氧化硅的高K介质中的至少一种。
本发明还提供了一种半导体器件的制造方法，包括：
提供一衬底，形成至少一个离子掺杂区于所述衬底中；
刻蚀所述衬底，以形成环绕于所述离子掺杂区的外侧的沟槽；以及，
在所述沟槽中填充带电材料，以形成带电的介电环。
可选的，采用离子注入工艺形成所述离子掺杂区。
可选的，形成至少一个所述离子掺杂区于所述衬底中的步骤包括：形成一个离子掺杂均匀且导电类型与所述衬底的导电类型相反的掺杂区；或者，形成至少两个导电类型和/或离子掺杂浓度不同的掺杂层于所述衬底中，且所有的掺杂层自所述衬底的顶面向所述衬底的底面依次排布设置，最底层的掺杂层与所述衬底的导电类型相反。
可选的，在形成所述离子掺杂区之后且在形成所述沟槽之前，还包括：
在所述衬底上制作MOS晶体管和电性连接所述MOS晶体管的金属互连结构，以形成器件晶圆，且所述MOS晶体管和金属互连结构所在的器件晶圆的一面为所述器件晶圆的底面；
将所述器件晶圆的底面键合到一承载晶圆上；以及，
对所述器件晶圆的顶面的所述衬底的顶面进行减薄。
可选的，在形成所述器件晶圆之后且将所述器件晶圆的底面键合到所述承载晶圆上之前，在所述器件晶圆的底面形成与所述离子掺杂区的底面电性连接的正电极；从减薄后的所述衬底的顶面刻蚀所述衬底至所述承载晶圆的表面，以形成贯穿所述衬底的所述沟槽；并在形成所述介电环之后，在所述器件晶圆的顶面形成与所述离子掺杂区的顶面电性连接的负电极。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件，由于包括形成在衬底中的离子掺杂区；以及，形成在所述衬底中并环绕于所述离子掺杂区的外侧的带电的介电环，且所述介电环能通过异性相吸的作用感应出所述离子掺杂区中相应的电荷，使得能够对离子掺杂区中的离子掺杂浓度和深度实现精准控制，进而能够满足先进的半导体器件的高要求。
2、本发明的半导体器件的制造方法，通过形成至少一个离子掺杂区于衬底中；刻蚀所述衬底，以形成环绕于所述离子掺杂区的外侧的沟槽；以及，在所述沟槽中填充带电材料，以形成带电的介电环，使得能够对离子掺杂区中的离子掺杂浓度和深度实现精准控制，进而能够满足先进的半导体器件的高要求。
附图说明
图1是现有的一种半导体器件的示意图；
图2a～图2b是本发明一实施例的半导体器件的示意图；
图3是本发明一实施例的半导体器件的工作原理图；
图4是本发明一实施例的半导体器件的制造方法的流程图。
其中，附图1～图4的附图标记说明如下：
11-P型离子重掺杂区；12-本征型离子掺杂区；13-P型离子轻掺杂区；14-N型离子重掺杂区；15-负电极；16-正电极；21-第一重掺杂层；22-本征掺杂层；23-轻掺杂层；24-第二重掺杂层；25-介电环；26-正电极；27-负电极；28-抗反射层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图2a～图4对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供了一种半导体器件，所述半导体器件包括衬底、离子掺杂区和带电的介电环，所述离子掺杂区形成在所述衬底中；所述带电的介电环形成在所述衬底中并环绕于所述离子掺杂区的外侧，且所述介电环能通过异性相吸的作用感应出所述离子掺杂区中相应的电荷。
下面参阅图2a～图2b和图3详细描述本实施例提供的半导体器件，图2a～图2b是本发明一实施例的半导体器件的示意图，图2a～图2b也是半导体器件的纵向截面示意图，图3是本发明一实施例的半导体器件的工作原理图。
衬底(未图示)，所述衬底的材质可以为本领域技术人员熟知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)或磷化铟(InP)等。所述衬底本身可以采用离子注入的方式掺杂有导电类型为N型或P型的离子。
所述离子掺杂区形成在所述衬底中。所述离子掺杂区用于形成光电二极管，所述离子掺杂区可以仅为一个离子掺杂均匀且导电类型与所述衬底的导电类型相反的掺杂区，以形成PN结。当所述衬底的导电类型为N型时，所述离子掺杂区的导电类型为P型；当所述衬底的导电类型为P型时，所述离子掺杂区的导电类型为N型。
或者，所述离子掺杂区包括至少两个导电类型或离子掺杂浓度不同的掺杂层，或者包括至少两个导电类型和离子掺杂浓度均不同的掺杂层，且所有的掺杂层自所述衬底的顶面向所述衬底的底面依次排布设置，最底层的掺杂层与所述衬底的导电类型相反。
例如，所述离子掺杂区可以包括自所述衬底的顶面向所述衬底的底面依次排布设置的第一重掺杂层、本征掺杂层和第二重掺杂层。所述第一重掺杂层与所述衬底的离子掺杂浓度和导电类型可以相同或不同，当所述第一重掺杂层与所述衬底的离子掺杂浓度和导电类型均相同时，所述第一重掺杂层可以理解为是所述衬底的一部分；当所述第一重掺杂层与所述衬底的离子掺杂浓度或导电类型不同时，所述第一重掺杂层可以理解为是重新形成于所述衬底中的一重掺杂层。所述第一重掺杂层和所述第二重掺杂层的离子掺杂浓度均大于所述本征掺杂层的离子掺杂浓度，且所述第一重掺杂层的导电类型与所述第二重掺杂层的导电类型相反；所述本征掺杂层的导电类型可以与所述第一重掺杂层的导电类型相同或不同，所述本征掺杂层的离子掺杂浓度很低，可以用本征I表示。当所述第一重掺杂层的导电类型为P型时，所述第二重掺杂层的导电类型为N型，所述本征掺杂层的导电类型可以为P型或N型；当所述第一重掺杂层的导电类型为N型时，所述第二重掺杂层的导电类型为P型，所述本征掺杂层的导电类型可以为P型或N型。所述第一重掺杂层、本征掺杂层和第二重掺杂层形成了P+-I-N+结或N+-I-P+结，所述本征掺杂层可以作为耗尽层，以弥补PN结本身的结太薄的缺点，进而能够提高光电效应，且还有倍增的效果。
另外，所述离子掺杂区还可包括夹设在所述本征掺杂层和所述第二重掺杂层之间的轻掺杂层，所述轻掺杂层的离子掺杂浓度小于所述第一重掺杂层和所述第二重掺杂层的离子掺杂浓度，并大于所述本征掺杂层的离子掺杂浓度，且所述轻掺杂层的导电类型与所述第二重掺杂层的导电类型相反。当所述第二重掺杂层的导电类型为P型时，所述轻掺杂层的导电类型为N型；当所述第二重掺杂层的导电类型为N型，所述轻掺杂层的导电类型为P型。
所述第一重掺杂层、本征掺杂层、轻掺杂层和第二重掺杂层形成了P+-I-P-N+结或N+-I-N-P+结，即形成了雪崩光电二极管。如图2a和图2b所示，所述离子掺杂区包括自所述衬底的顶面向所述衬底的底面依次排布设置的所述第一重掺杂层21、本征掺杂层22、轻掺杂层23和第二重掺杂层24，所述第一重掺杂层21、所述第二重掺杂层24和所述轻掺杂层23的厚度均小于所述本征掺杂层22的厚度。如图3所示，所述第一重掺杂层21、本征掺杂层22、轻掺杂层23和第二重掺杂层24形成的雪崩光电二极管的工作原理为：所述本征掺杂层22作为光吸收区，所述轻掺杂层23和第二重掺杂层24形成的PN结作为雪崩区，所述轻掺杂层23的存在实现了雪崩区和光吸收区的分离；在工作状态时，向半导体器件提供反向偏压，由于所述本征掺杂层22很厚，可以吸收更多的光子并产生光生载流子，光生载流子漂移运动进入雪崩区并被雪崩区的高电场加速，加速碰撞会产生更多的载流子，从而实现载流子的雪崩倍增效应，进而使得半导体器件具有非常高的灵敏度，从而使得含雪崩光电二极管的半导体器件作为先进的半导体器件进行使用。其中，I1为在外电路形成的倍增光生电流，Emin为碰撞电离所需的最小场强，E1为所述第一重掺杂层21、本征掺杂层22、轻掺杂层23和第二重掺杂层24内的场强变化趋势；载流子在从光吸收区向雪崩区运动的过程中，场强缓慢增大，且小于碰撞电离所需的最小场强Emin；当载流子进入雪崩区后，场强快速增大，并超过碰撞电离所需的最小场强Emin，且在所述轻掺杂层23和第二重掺杂层24的交界处附近达到最大，之后逐渐减小，在此过程中，在外电路形成了倍增光生电流I1。
并且，对于含雪崩光电二极管的半导体器件，所述衬底可以包括基底和形成在所述基底的底面上的外延层，所述第一重掺杂层可以形成在所述衬底的基底中，所述本征掺杂层、所述轻掺杂层和所述第二重掺杂层可以均形成在所述外延层中。
由于所述第一重掺杂层、所述第二重掺杂层和所述轻掺杂层的厚度均小于所述本征掺杂层的厚度，所述第一重掺杂层、所述第二重掺杂层和所述轻掺杂层的厚度仅几百纳米，所述本征掺杂层的厚度可达几微米，所述本征掺杂层的厚度如此大，若仅依靠离子注入工艺形成所述本征掺杂层，会造成所述衬底的晶格损伤；且所述本征掺杂层的离子掺杂浓度很低，仅依靠离子注入工艺很难实现对离子掺杂浓度的高精准度的要求。因此，需要提出一种半导体器件的结构，以满足所述离子掺杂区中的类似所述本征掺杂层这种掺杂厚度大且掺杂浓度的精度高的要求，进而实现先进的半导体器件的高要求。
通过在所述衬底中形成环绕于所述离子掺杂区的外侧的带电的介电环，以将所述离子掺杂区与其外侧的器件区域隔离开；且所述介电环能通过异性相吸的作用感应出所述离子掺杂区中相应的电荷，以改变所述离子掺杂区中的电荷分布，进而实现对所述离子掺杂区中的离子掺杂的浓度和深度进行精准控制。所述介电环的横剖面的形状可以为圆环形或方环形等形状。
对于含雪崩光电二极管的半导体器件，由于所述本征掺杂层的厚度很厚且离子掺杂的浓度很低，需要对所述本征掺杂层中的离子掺杂的浓度和深度进行精准控制，才能满足所述本征掺杂层的离子掺杂的要求。因此，所述介电环至少环绕于所述本征掺杂层的外侧，以通过异性相吸的作用感应出所述本征掺杂层中相应的电荷，改变所述本征掺杂层中的电荷分布，进而实现对所述本征掺杂层中的离子掺杂的浓度和深度进行精准控制。
而所述第一重掺杂层、所述第二重掺杂层和所述轻掺杂层的厚度很薄且离子掺杂浓度高，仅依靠离子注入工艺即可满足离子掺杂的要求。当然也可以将所述介电环环绕于所述第一重掺杂层、所述第二重掺杂层和所述轻掺杂层的至少一个掺杂层的外侧，以进一步对相应的掺杂层中的离子掺杂情况进行调整优化，进而优化半导体器件的性能。
其中，在形成所述介电环的工艺过程中，由于受到形成工艺的影响，使得所述介电环中的材料不会完全按照化学式的配比形成，或多或少的会出现化学配比失衡的情况，那么就会导致形成的所述介电环带有固定电荷(即不流动的电荷)。以所述介电环的材料为二氧化硅为例，当硅多氧少时就会使得二氧化硅中存在大量的固定正电荷；若采用化学气相沉积工艺形成材质为二氧化硅的所述介电环，由于二氧化硅表面复合速率快，使得形成的二氧化硅中的缺陷较多，进而使得二氧化硅具有的固定正电荷比较多；若采用炉管工艺形成材质为二氧化硅的所述介电环，由于二氧化硅表面复合速率低，使得形成的二氧化硅中的缺陷较少，进而使得二氧化硅具有的固定正电荷比较少。
因此，可以通过控制形成所述介电环的工艺(方法、参数等)，来调整所述介电环的材料的化学式的配比失衡的程度，进而调整所述介电环中的固定电荷的量(即调整所述介电环的带电量)，使得所述介电环中具有足够多的固定电荷能够影响所述离子掺杂区中的离子掺杂浓度。所述介电环中的固定电荷的量越多，则对所述离子掺杂区中的离子掺杂浓度的影响越明显。
并且，所述介电环中的固定电荷的情况也受到所述介电环的材料的影响。优选的，所述介电环的材料可以包括介电常数K大于二氧化硅的高K介质中的至少一种，高K介质中所带的固定电荷的量一般会更多，例如所述介电环的材料可以包括五氧化二钽、二氧化钛、氧化锆、氧化铝、氧化锌和二氧化铪中的至少一种；并且，所述介电环的材料可以带固定正电荷或固定负电荷，例如，五氧化二钽和二氧化钛带固定正电荷，氧化铝和二氧化铪带固定负电荷。因此，可以根据所述介电环所环绕的所述离子掺杂区对离子掺杂的浓度的要求，选择合适的所述介电环的材料；所述介电环中可以仅包含带固定正电荷的材料或带固定负电荷的材料，或者也可以同时包含带固定正电荷和固定负电荷的材料。
以含雪崩光电二极管的半导体器件为例，如图2a和图2b所示，当所述第一重掺杂层21、本征掺杂层22、轻掺杂层23和第二重掺杂层24的导电类型依次为P型、P型、P型和N型时，若所述介电环25带固定负电荷，则所述介电环25感应出所述本征掺杂层22中的正电荷，感应出的正电荷与所述本征掺杂层22中原有的正电荷累加，使得所述本征掺杂层22中的离子掺杂浓度增大；若所述介电环25带固定正电荷，则所述介电环25感应出所述本征掺杂层22中的负电荷，感应出的负电荷中和了所述本征掺杂层22中原有的正电荷，使得所述本征掺杂层22中离子掺杂浓度降低。
因此，可以结合所述离子掺杂区的导电类型以及对离子掺杂浓度的需求，选择合适的所述介电环的材料(合适的固定电荷的量以及固定电荷的类型)对所述离子掺杂区中的离子掺杂浓度进行精准的调整控制。
另外，所述介电环25的固定电荷与平带电压也有关，固定电荷的量越大，则平带电压越大；所述介电环25的固定电荷为正时，所述介电环25的平带电压为负；所述介电环25的固定电荷为负时，所述介电环25的平带电压为正。因此，可以通过测得的所述介电环25的平带电压的值来判断所述介电环25中的固定电荷的情况。
所述介电环中的固定电荷的量越多，则会对所述介电环所环绕的所述离子掺杂区中的电荷分布影响越大，尤其对于所述离子掺杂区中的本征掺杂层这种离子掺杂浓度很低的掺杂区中的电荷分布的影响会更加明显；且所述介电环所环绕的所述离子掺杂区的深度范围越大，则对所述离子掺杂区中所影响的电荷分布的深度范围越大，尤其对于所述离子掺杂区中的本征掺杂层这种很厚的掺杂区，通过增大所述介电环的厚度即可满足其内部的电荷分布的需求，而不会因为仅依靠离子注入工艺而导致衬底的晶格损伤。
因此，对于类似所述本征掺杂层这种要求掺杂厚度大且掺杂浓度的精度高的离子掺杂区，可以通过调整所述介电环的形成工艺以及选择所述介电环的材料的种类(即带有不同固定电荷量和不同固定电荷种类的材料)来调整所述离子掺杂区的离子掺杂浓度，以满足所述离子掺杂区对离子掺杂浓度的高要求；以及通过选择合适的环绕于所述离子掺杂区的外侧的所述介电环的高度来满足所述离子掺杂区的厚度的要求，以对离子掺杂区中的离子掺杂浓度和深度实现精准控制，进而实现先进的半导体器件的高要求。也就是说，在实现先进的半导体器件的高要求的同时，也能避免仅依靠离子注入工艺而导致的所述衬底的晶格损伤以及成本的明显升高。
另外，当所述离子掺杂区用于形成光电二极管时，所述半导体器件还包括形成于所述衬底的底面的正电极和形成于所述衬底的顶面的负电极。以含雪崩光电二极管的半导体器件为例，如图2a和图2b所示，所述正电极26电性连接所述第二重掺杂层24，所述负电极27电性连接所述第一重掺杂层21，以使得所述正电极26电性连接电源正极V2以及所述负电极27电性连接电源负极V1，进而向所述半导体器件中提供反向偏压。并且，所述半导体器件还包括形成于所述衬底的顶面的抗反射层28，所述抗反射层28位于所述第一重掺杂层21的顶面上；在反向偏压的作用下，当光照射到所述抗反射层28上时，反向电流迅速增大，光的强度越大，反向电流也越大。
另外，所述半导体器件还包括MOS晶体管和金属互连结构，所述MOS晶体管的源极、漏极和栅极均形成在所述衬底中，所述金属互连结构形成在所述衬底上，且所述MOS晶体管的源极、漏极或栅极通过所述金属互连结构与所述正电极或所述负电极电性连接；并且，所述正电极与所述第二重掺杂层之间通过所述金属互连结构实现电性连接，所述负电极与所述第一重掺杂层之间通过所述金属互连结构实现电性连接。
综上所述，本发明提供的半导体器件，包括：衬底；离子掺杂区，形成在所述衬底中；以及，带电的介电环，形成在所述衬底中并环绕于所述离子掺杂区的外侧，且所述介电环能通过异性相吸的作用感应出所述离子掺杂区中相应的电荷。本发明的半导体器件能够对离子掺杂区中的离子掺杂浓度和深度实现精准控制，进而能够满足先进的半导体器件的高要求。
本发明一实施例提供一种半导体器件的制造方法，参阅图4，图4是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供一衬底，形成至少一个离子掺杂区于所述衬底中；
步骤S2、刻蚀所述衬底，以形成环绕于所述离子掺杂区的外侧的沟槽；
步骤S3、在所述沟槽中填充带电材料，以形成带电的介电环。
下面参阅图2a～图2b和图3更为详细的介绍本实施例提供的半导体器件的制造方法。
按照步骤S1，提供一衬底，形成至少一个离子掺杂区于所述衬底中。可以采用离子注入工艺形成所述离子掺杂区，通过控制离子注入的能量和剂量来控制所述离子掺杂区的深度范围和离子掺杂浓度。所述衬底本身可以采用离子注入的方式掺杂有导电类型为N型或P型的离子。
形成至少一个所述离子掺杂区于所述衬底中的步骤包括：形成一个离子掺杂均匀且导电类型与所述衬底的导电类型相反的掺杂区，以形成PN结。或者，形成至少两个导电类型和/或离子掺杂浓度不同的掺杂层于所述衬底中，且所有的掺杂层自所述衬底的顶面向所述衬底的底面依次排布设置，最底层的掺杂层与所述衬底的导电类型相反。
例如，至少一个所述离子掺杂区可以包括自所述衬底的顶面向所述衬底的底面依次排布设置的第一重掺杂层、本征掺杂层和第二重掺杂层。所述第一重掺杂层与所述衬底的离子掺杂浓度和导电类型可以相同或不同，当所述第一重掺杂层与所述衬底的离子掺杂浓度和导电类型均相同时，所述第一重掺杂层可以理解为是所述衬底的一部分；当所述第一重掺杂层与所述衬底的离子掺杂浓度或导电类型不同时，所述第一重掺杂层可以理解为是重新形成于所述衬底中的一重掺杂层。所述第一重掺杂层和所述第二重掺杂层的离子掺杂浓度均大于所述本征掺杂层的离子掺杂浓度，且所述第一重掺杂层的导电类型与所述第二重掺杂层的导电类型相反；所述本征掺杂层的导电类型可以与所述第一重掺杂层的导电类型相同或不同，所述本征掺杂层的离子掺杂浓度很低，可以用本征I表示。当所述第一重掺杂层的导电类型为P型时，所述第二重掺杂层的导电类型为N型，所述本征掺杂层的导电类型可以为P型或N型；当所述第一重掺杂层的导电类型为N型时，所述第二重掺杂层的导电类型为P型，所述本征掺杂层的导电类型可以为P型或N型。所述第一重掺杂层、本征掺杂层和第二重掺杂层形成了P+-I-N+结或N+-I-P+结，所述本征掺杂层可以作为耗尽层，以弥补PN结本身的结太薄的缺点，进而能够提高光电效应，且还有倍增的效果。
另外，所述离子掺杂区还可包括夹设在所述本征掺杂层和所述第二重掺杂层之间的轻掺杂层，所述轻掺杂层的离子掺杂浓度小于所述第一重掺杂层和所述第二重掺杂层的离子掺杂浓度并大于所述本征掺杂层的离子掺杂浓度，且所述轻掺杂层的导电类型与所述第二重掺杂层的导电类型相反。当所述第二重掺杂层的导电类型为P型时，所述轻掺杂层的导电类型为N型；当所述第二重掺杂层的导电类型为N型，所述轻掺杂层的导电类型为P型。
所述第一重掺杂层、本征掺杂层、轻掺杂层和第二重掺杂层形成了P+-I-P-N+结或N+-I-N-P+结，即形成了雪崩光电二极管。如图2a和图2b所示，所述离子掺杂区包括自所述衬底的顶面向所述衬底的底面依次排布设置的所述第一重掺杂层21、本征掺杂层22、轻掺杂层23和第二重掺杂层24，所述第一重掺杂层21、所述第二重掺杂层24和所述轻掺杂层23的厚度均小于所述本征掺杂层22的厚度。所述第一重掺杂层21、本征掺杂层22、轻掺杂层23和第二重掺杂层24形成的雪崩光电二极管的工作原理参阅上述的所述半导体器件中对图3的描述，在此不再赘述。雪崩光电二极管能够实现载流子的雪崩倍增效应，进而使得半导体器件具有非常高的灵敏度，从而使得含雪崩光电二极管的半导体器件作为先进的半导体器件进行使用。
并且，对于含雪崩光电二极管的半导体器件，所述衬底可以包括基底和形成在所述基底的底面上的外延层，所述第一重掺杂层可以形成在所述衬底的基底中，所述本征掺杂层、所述轻掺杂层和所述第二重掺杂层可以均形成在所述外延层中。
由于对于先进的半导体器件，部分的所述离子掺杂区的离子注入的深度范围很厚且对离子掺杂的浓度要求很高的精准度，仅依靠调整离子注入的能量和剂量无法满足离子掺杂的要求。例如，对于具有雪崩光电二极管的半导体器件，所述离子掺杂区中的本征掺杂区的厚度可达几微米，若仅依靠离子注入工艺形成所述本征掺杂层，会造成所述衬底的晶格损伤；且所述本征掺杂层的离子掺杂浓度很低，仅依靠离子注入工艺很难实现对离子掺杂浓度的高精准度的要求。因此，需要提出一种半导体器件的制造方法，以满足类似所述本征掺杂层这种掺杂厚度大且掺杂浓度的精度高的要求，进而实现先进的半导体器件的高要求。
按照步骤S2，刻蚀所述衬底，以形成环绕于所述离子掺杂区的外侧的沟槽，以将所述离子掺杂区与其外侧的器件区域隔离开。所述沟槽的横剖面的形状可以为圆环形或方环形等形状。
按照步骤S3，在所述沟槽中填充带电材料，以形成带电的介电环。所述介电环能通过异性相吸的作用感应出所述离子掺杂区中相应的电荷，以改变所述离子掺杂区中的电荷分布，进而实现对所述离子掺杂区中的离子掺杂的浓度和深度进行精准控制。
对于含雪崩光电二极管的半导体器件，由于所述本征掺杂层的厚度很厚且离子掺杂的浓度很低，需要对所述本征掺杂层中的离子掺杂的浓度和深度进行精准控制，才能满足所述本征掺杂层的离子掺杂的要求。因此，所述介电环至少环绕于所述本征掺杂层的外侧，以通过异性相吸的作用感应出所述本征掺杂层中相应的电荷，改变所述本征掺杂层中的电荷分布，进而实现对所述本征掺杂层中的离子掺杂的浓度和深度进行精准控制。
而所述第一重掺杂层、所述第二重掺杂层和所述轻掺杂层的厚度很薄且离子掺杂浓度高，仅依靠离子注入工艺即可满足离子掺杂的要求。当然也可以将所述介电环环绕于所述第一重掺杂层、所述第二重掺杂层和所述轻掺杂层的至少一个掺杂层的外侧，以进一步对相应的掺杂层中的离子掺杂情况进行调整优化，进而优化半导体器件的性能。
其中，在所述沟槽中填充带电材料的过程中，由于受到填充工艺的影响，使得所述带电材料不会完全按照化学式的配比形成在所述沟槽中，或多或少的会出现化学配比失衡的情况，那么就会导致形成的所述介电环带有固定电荷(即不流动的电荷)。可以通过控制所述带电材料的填充工艺(方法、参数等)，来调整所述沟槽中填充的带电材料的化学式的配比失衡的程度，进而调整所述介电环中的固定电荷的量(即调整所述介电环的带电量)，使得所述介电环中具有足够多的固定电荷能够影响所述离子掺杂区中的离子掺杂浓度。所述介电环中的固定电荷的量越多，则对所述离子掺杂区中的离子掺杂浓度的影响越明显。
并且，所述介电环中的固定电荷的情况也受到所述带电材料的种类的影响。优选的，所述带电材料可以包括介电常数K大于二氧化硅的高K介质中的至少一种，高K介质中所带的固定电荷的量一般会更多，例如所述带电材料可以包括五氧化二钽、二氧化钛、氧化锆、氧化铝、氧化锌和二氧化铪中的至少一种；并且，所述带电材料可以带固定正电荷或固定负电荷，例如，五氧化二钽和二氧化钛带固定正电荷，氧化铝和二氧化铪带固定负电荷。因此，可以根据所述介电环所环绕的所述离子掺杂区对离子掺杂的浓度的要求，选择合适的所述带电材料；所述介电环中可以仅包含带固定正电荷的材料或带固定负电荷的材料，或者也可以同时包含带固定正电荷和固定负电荷的材料。当所述介电环中包含多种所述带电材料时，可以采用多次分开填充或一次性填充的方式。
因此，可以结合所述离子掺杂区的导电类型以及对离子掺杂浓度的需求，选择合适的所述介电环的材料(合适的固定电荷的量以及固定电荷的类型)对所述离子掺杂区中的离子掺杂浓度进行精准的调整控制。
所述介电环中的固定电荷的量越多，则会对所述介电环所环绕的所述离子掺杂区中的电荷分布影响越大，尤其对于所述离子掺杂区中的本征掺杂层这种离子掺杂浓度很低的掺杂区中的电荷分布的影响会更加明显；且所述介电环所环绕的所述离子掺杂区的深度范围越大，则对所述离子掺杂区中所影响的电荷分布的深度范围越大，尤其对于所述离子掺杂区中的本征掺杂层这种很厚的掺杂区，通过增大所述介电环的厚度即可满足其内部的电荷分布的需求，而不会因为仅依靠离子注入工艺而导致衬底的晶格损伤。
因此，对于类似所述本征掺杂层这种要求掺杂厚度大且掺杂浓度的精度高的离子掺杂区，可以通过调整所述介电环的形成工艺以及选择所述介电环中的带电材料的种类(即带有不同固定电荷量和不同固定电荷种类的材料)来调整所述离子掺杂区的离子掺杂浓度，以满足所述离子掺杂区对离子掺杂浓度的高要求；以及通过选择合适的环绕于所述离子掺杂区的外侧的所述介电环的高度(即所述凹槽的深度)来满足所述离子掺杂区的厚度的要求，以对离子掺杂区中的离子掺杂浓度和深度实现精准控制，进而实现先进的半导体器件的高要求。也就是说，在实现先进的半导体器件的高要求的同时，也能避免仅依靠离子注入工艺而导致的所述衬底的晶格损伤以及成本的明显升高。
另外，在形成所述离子掺杂区之后且在形成所述沟槽之前，还包括：在所述衬底上制作MOS晶体管和电性连接所述MOS晶体管的金属互连结构，以形成器件晶圆，且所述MOS晶体管和金属互连结构所在的器件晶圆的一面为所述器件晶圆的底面；将所述器件晶圆的底面键合到一承载晶圆上；以及，对所述器件晶圆的顶面的所述衬底的顶面进行减薄。减薄的为所述衬底顶面的部分厚度的所述基底，所述第一重掺杂层位于剩余厚度的所述基底中。
并且，在减薄所述衬底的顶面之后，从减薄后的所述衬底的顶面刻蚀所述衬底至所述承载晶圆的表面，以形成贯穿所述衬底的所述沟槽；所述沟槽环绕于所述离子掺杂区的外侧。
在形成所述器件晶圆之后且将所述器件晶圆的底面键合到所述承载晶圆上之前，在所述器件晶圆的底面形成与所述离子掺杂区的底面电性连接的正电极；并在形成所述介电环之后，在所述器件晶圆的顶面形成与所述离子掺杂区的顶面电性连接的负电极。
所述MOS晶体管通过所述金属互连结构与所述正电极或所述负电极电性连接；并且，所述正电极与所述第二重掺杂层之间通过所述金属互连结构实现电性连接，所述负电极与所述第一重掺杂层之间通过所述金属互连结构实现电性连接。
以含雪崩光电二极管的半导体器件为例，如图2a和图2b所示，所述正电极26电性连接所述第二重掺杂层24，所述负电极27电性连接所述第一重掺杂层21，以使得所述正电极26电性连接电源正极V2以及所述负电极27电性连接电源负极V1，进而向所述半导体器件中提供反向偏压。并且，所述半导体器件的制造方法还包括形成抗反射层28于所述衬底的顶面，所述抗反射层28位于所述第一重掺杂层21的顶面上；在反向偏压的作用下，当光照射到所述抗反射层28上时，反向电流迅速增大，光的强度越大，反向电流也越大。
综上所述，本发明提供的半导体器件的制造方法，包括：提供一衬底，形成至少一个离子掺杂区于所述衬底中；刻蚀所述衬底，以形成环绕于所述离子掺杂区的外侧的沟槽；以及，在所述沟槽中填充带电材料，以形成带电的介电环。本发明的半导体器件的制造方法能够对离子掺杂区中的离子掺杂浓度和深度实现精准控制，进而能够满足先进的半导体器件的高要求。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (14)

1.一种半导体器件，其特征在于，包括：
衬底；
离子掺杂区，形成在所述衬底中；以及，
带电的介电环，形成在所述衬底中并环绕于所述离子掺杂区的外侧，且所述介电环能通过异性相吸的作用感应出所述离子掺杂区中相应的电荷。
2.如权利要求1所述的半导体器件，其特征在于，所述离子掺杂区仅为一个离子掺杂均匀且导电类型与所述衬底的导电类型相反的掺杂区；或者，所述离子掺杂区包括至少两个导电类型和/或离子掺杂浓度不同的掺杂层，且所有的掺杂层自所述衬底的顶面向所述衬底的底面依次排布设置，最底层的掺杂层与所述衬底的导电类型相反。
3.如权利要求2所述的半导体器件，其特征在于，所述离子掺杂区包括自所述衬底的顶面向所述衬底的底面依次排布设置的第一重掺杂层、本征掺杂层和第二重掺杂层，所述第一重掺杂层和所述第二重掺杂层的离子掺杂浓度均大于所述本征掺杂层的离子掺杂浓度，且所述第一重掺杂层的导电类型与所述第二重掺杂层的导电类型相反。
4.如权利要求3所述的半导体器件，其特征在于，所述离子掺杂区还包括夹设在所述本征掺杂层和所述第二重掺杂层之间的轻掺杂层，所述轻掺杂层的离子掺杂浓度小于所述第一重掺杂层和所述第二重掺杂层的离子掺杂浓度并大于所述本征掺杂层的离子掺杂浓度，且所述轻掺杂层的导电类型与所述第二重掺杂层的导电类型相反。
5.如权利要求3或4所述的半导体器件，其特征在于，所述介电环至少环绕于所述本征掺杂层的外侧，以通过异性相吸的作用感应出所述本征掺杂层中相应的电荷。
6.如权利要求4所述的半导体器件，其特征在于，所述第一重掺杂层、所述第二重掺杂层和所述轻掺杂层的厚度均小于所述本征掺杂层的厚度。
7.如权利要求1所述的半导体器件，其特征在于，所述离子掺杂区用于形成光电二极管，所述半导体器件还包括形成于所述衬底的底面的正电极和形成于所述衬底的顶面的负电极。
8.如权利要求7所述的半导体器件，其特征在于，所述半导体器件还包括MOS晶体管和金属互连结构，所述MOS晶体管的源极、漏极和栅极均形成在所述衬底中，所述金属互连结构形成在所述衬底上，且所述MOS晶体管的源极、漏极或栅极通过所述金属互连结构与所述正电极或所述负电极电性连接。
9.如权利要求1所述的半导体器件，其特征在于，所述介电环的材料包括介电常数K大于二氧化硅的高K介质中的至少一种。
10.一种半导体器件的制造方法，其特征在于，包括：
提供一衬底，形成至少一个离子掺杂区于所述衬底中；
刻蚀所述衬底，以形成环绕于所述离子掺杂区的外侧的沟槽；以及，
在所述沟槽中填充带电材料，以形成带电的介电环。
11.如权利要求10所述的半导体器件的制造方法，其特征在于，采用离子注入工艺形成所述离子掺杂区。
12.如权利要求10所述的半导体器件的制造方法，其特征在于，形成至少一个所述离子掺杂区于所述衬底中的步骤包括：形成一个离子掺杂均匀且导电类型与所述衬底的导电类型相反的掺杂区；或者，形成至少两个导电类型和/或离子掺杂浓度不同的掺杂层于所述衬底中，且所有的掺杂层自所述衬底的顶面向所述衬底的底面依次排布设置，最底层的掺杂层与所述衬底的导电类型相反。
13.如权利要求10所述的半导体器件的制造方法，其特征在于，在形成所述离子掺杂区之后且在形成所述沟槽之前，还包括：
在所述衬底上制作MOS晶体管和电性连接所述MOS晶体管的金属互连结构，以形成器件晶圆，且所述MOS晶体管和金属互连结构所在的器件晶圆的一面为所述器件晶圆的底面；
将所述器件晶圆的底面键合到一承载晶圆上；以及，
对所述器件晶圆的顶面的所述衬底的顶面进行减薄。
14.如权利要求13所述的半导体器件的制造方法，其特征在于，在形成所述器件晶圆之后且将所述器件晶圆的底面键合到所述承载晶圆上之前，在所述器件晶圆的底面形成与所述离子掺杂区的底面电性连接的正电极；从减薄后的所述衬底的顶面刻蚀所述衬底至所述承载晶圆的表面，以形成贯穿所述衬底的所述沟槽；并在形成所述介电环之后，在所述器件晶圆的顶面形成与所述离子掺杂区的顶面电性连接的负电极。
CN202010358777.0A 2020-04-29 2020-04-29 半导体器件及其制造方法 Active CN111509075B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010358777.0A CN111509075B (zh) 2020-04-29 2020-04-29 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010358777.0A CN111509075B (zh) 2020-04-29 2020-04-29 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111509075A true CN111509075A (zh) 2020-08-07
CN111509075B CN111509075B (zh) 2022-03-29

Family

ID=71864280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010358777.0A Active CN111509075B (zh) 2020-04-29 2020-04-29 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111509075B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045364A1 (zh) * 2022-08-31 2024-03-07 武汉新芯集成电路制造有限公司 单光子探测器及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163025A (ja) * 1984-09-03 1986-04-01 Mitsubishi Electric Corp イオン注入方法
CN102544114A (zh) * 2012-02-29 2012-07-04 电子科技大学 一种积累型槽栅二极管
CN103515465A (zh) * 2012-06-29 2014-01-15 英飞凌科技股份有限公司 光电探测器及其制造方法
JP5651364B2 (ja) * 2010-04-02 2015-01-14 シャープ株式会社 固体撮像素子およびその製造方法、電子情報機器
CN104505403A (zh) * 2015-01-28 2015-04-08 桂林电子科技大学 一种具有介质层固定电荷的soi功率器件
CN105390497A (zh) * 2015-11-05 2016-03-09 中国科学院微电子研究所 包括带电荷体侧墙的cmos器件及其制造方法
CN105932072A (zh) * 2016-07-06 2016-09-07 电子科技大学 一种积累型二极管
CN105932051A (zh) * 2016-07-04 2016-09-07 电子科技大学 一种槽栅mosfet器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6163025A (ja) * 1984-09-03 1986-04-01 Mitsubishi Electric Corp イオン注入方法
JP5651364B2 (ja) * 2010-04-02 2015-01-14 シャープ株式会社 固体撮像素子およびその製造方法、電子情報機器
CN102544114A (zh) * 2012-02-29 2012-07-04 电子科技大学 一种积累型槽栅二极管
CN103515465A (zh) * 2012-06-29 2014-01-15 英飞凌科技股份有限公司 光电探测器及其制造方法
CN104505403A (zh) * 2015-01-28 2015-04-08 桂林电子科技大学 一种具有介质层固定电荷的soi功率器件
CN105390497A (zh) * 2015-11-05 2016-03-09 中国科学院微电子研究所 包括带电荷体侧墙的cmos器件及其制造方法
CN105932051A (zh) * 2016-07-04 2016-09-07 电子科技大学 一种槽栅mosfet器件
CN105932072A (zh) * 2016-07-06 2016-09-07 电子科技大学 一种积累型二极管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045364A1 (zh) * 2022-08-31 2024-03-07 武汉新芯集成电路制造有限公司 单光子探测器及其制作方法

Also Published As

Publication number Publication date
CN111509075B (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
US9006864B2 (en) Radiation induced diode structure
US9312346B2 (en) Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device
US9112025B2 (en) LDMOS device and fabrication method
US8183666B2 (en) Semiconductor device including semiconductor zones and manufacturing method
US9166005B2 (en) Semiconductor device with charge compensation structure
US20140217562A1 (en) Power Semiconductor Device with an Edge Termination Region
US9231054B2 (en) Drain extended CMOS with counter-doped drain extension
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
KR101876579B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
US9496333B2 (en) Resurf high voltage diode
CN113299786B (zh) 半导体器件及其制造方法
US8907351B2 (en) Bipolar junction transistor in silicon carbide with improved breakdown voltage
US8994138B2 (en) Hardened photodiode image sensor
US20030183900A1 (en) High-voltage diode and method for fabricating the high-voltage diode
CN111509075B (zh) 半导体器件及其制造方法
US20120139044A1 (en) Mosfet and method for manufacturing the same
US9466665B2 (en) High voltage diode
CN111509074B (zh) 半导体器件及其制造方法
US11322636B2 (en) Photodiode
US9231101B2 (en) Semiconductor device and method of manufacturing the same
CN111326589A (zh) 二极管结构及其制备方法
CN112447845B (zh) 一种半导体器件的制作方法和半导体器件
CN115966581A (zh) 一种像素单元及形成方法
CN113937160A (zh) 竖向功率半导体器件和制造方法
CN115642180A (zh) 具有深耗尽沟道的半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant