CN105930225B - 一种链路质量自适应调优方法 - Google Patents

一种链路质量自适应调优方法 Download PDF

Info

Publication number
CN105930225B
CN105930225B CN201610259324.6A CN201610259324A CN105930225B CN 105930225 B CN105930225 B CN 105930225B CN 201610259324 A CN201610259324 A CN 201610259324A CN 105930225 B CN105930225 B CN 105930225B
Authority
CN
China
Prior art keywords
dfe
serdes
adaptive
chip
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610259324.6A
Other languages
English (en)
Other versions
CN105930225A (zh
Inventor
周恒钊
童元满
李仁刚
刘金广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN201610259324.6A priority Critical patent/CN105930225B/zh
Publication of CN105930225A publication Critical patent/CN105930225A/zh
Priority to PCT/CN2016/109584 priority patent/WO2017185764A1/zh
Application granted granted Critical
Publication of CN105930225B publication Critical patent/CN105930225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0034—Sun microsystems bus [SBus]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Optical Communication System (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种链路质量自适应调优方法，对于高速串行接口Serdes的链路，所述方法通过将PRBS‑31伪随机码发生/校验加入高速串行接口的去加重均衡过程，并以误码率和温度变化作为DFE结束判断标志，形成高速Serdes链路质量调优的固定流程。本发明方法能够有效改进Serdes链路传输质量，使传输误码率显著降低，进而提高芯片总线的传输性能，且自动化程度高，具有链路调优速度快，效果好等特点。

Description

一种链路质量自适应调优方法
技术领域
本发明涉及集成电路芯片设计领域和数字通信技术领域，具体涉及一种链路质量自适应调优方法，一种面向高速串行接口Serdes的链路质量自适应调优方法。
背景技术
随着现代通信承载的信息量的飞速增长,用户对于高带宽的需求越来越迫切,传统的并行总线技术不再能够满足千兆位数据传输速率下的要求。高速串行接口技术的应用逐渐取代并行通信技术,成为高速通信领域的主流解决方案。SerDes(Serializer-Deserializer,串行-解串器)是高速串行接口协议物理层实现的主要部件,其性能表现直接关系到高速通信的质量。
对于高速(>5Gbps)SerDes，由于信号的抖动(如ISI相关的确定性抖动)可能会超过或接近一个符号间隔(UI, Unit Interval),单纯仅使用线性均衡器不再适用，线性均衡器对噪声和信号一起放大，对误码率没有显著改善。通过采用一种称作DFE (DecisionFeedback Equalization)的非线性均衡器，通过跟踪过去多个UI的数据来预测当前bit的采样门限，只对信号放大，不对噪声放大，可以有效改善SNR，只要DFE的系数接近信道(channel)的脉冲相应，就可以到的比较理想的结果。但是信道是一个时变的媒介，比如温度电压工艺的慢变化等因素会改变信道channel的特性。因此DFE的系数需要自适应算法，自动扑获和跟随信道的变化。对于每个厂商而言，DFE系数自适应算法都是保密的，不对外公布，从Serdes用户的角度而言，若厂商提供的DFE ROM对Serdes链路质量改善不理想，则会对产品的性能造成较大影响。
发明内容
本发明要解决的技术问题是：本发明提出一种面向高速串行接口Serdes的链路质量自适应调优方法，一种基于PRBS-31伪随机序列码发生和比对，辅以芯片温差，传输误码率作为链路传输质量标志的调优方法。
本发明所采用的技术方案为：
一种链路质量自适应调优方法，对于高速串行接口Serdes的链路，所述方法通过将PRBS-31伪随机码发生/校验加入高速串行接口的去加重均衡过程，并以误码率和温度变化作为DFE结束判断标志，形成高速Serdes链路质量调优的固定流程。
所述方法包括7个环节：
1）发送端去加重参数配置，根据PCB板级高速信号仿真完整性仿真后得到的Tx EQ参数值，通过SMBUS总线将其写入Serdes配置模块对应的去加重（De-emphasis）配置寄存器中；
2）发送/接收端极性配置，完成所述的发送端EQ参数配置后，根据PCB板级设计中高速串行接口的PN翻转情况，对Serdes的Tx/Rx极性寄存器进行配置；
3）BIST模式以及校验模式配置，完成所述的发送/接收端极性配置后，将Serdes发送端Tx配置成BIST模式，开始发送PRBS-31伪随机序列码；接收端Rx打开数据比对，并配置期望的码型为PRBS-31；
4）接收端DFE 微代码上传，完成所述的BIST模式配置后，将基于判决反馈均衡算法（Decision Feedback Equalization）实现的自适应DFE程序微代码通过SMBUS总线上传写入芯片的RAM存储器中，上传完成后进行CRC校验并且通过；
5）接收端DFE模式配置以及开始自适应DFE，完成所述的DFE程序代码 CRC校验后，先将接收端的DFE模式寄存器配置成粗调（Coarse tuning）+ 参数定义迭代次数精调（Finetuning）模式，然后打开DFE使能开关开始Serdes Rx自适应DFE过程，观测DFE状态寄存器直到粗调状态（Coarse status）和精调状态（Fine status）都显示完成，切换DFE模式为自适应循环模式（Adaptive one loop）；
6）监测序列码校验状态信息，完成所述的切换DFE模式为自适应循环模式后，将错误计数寄存器清0，开始监测该寄存器所显示的错误以及其累加速度，每10秒统计一次错误计数寄存器上的数据，若错误累加速度过快，即误码率（BER）大于10E-10，或者芯片温度（通过芯片内部温度传感器获得）上升过快，即10秒前后芯片温差大于10摄氏度，则继续保持执行自适应循环DFE 10秒；
7）DFE完成以及发送端数据源切换，若步骤6）中的两个条件都不满足，即误码率小于10E-10且温差小于10摄氏度，则DFE完成，关闭DFE使能后将高速串行接口的数据源从BIST测试数据序列切换到核心数据（Core data）。
所述方法流程固化成自动化脚本，系统每次开机上电自动执行。
所述方法在芯片和芯片间采用高速串行接口进行通信，基于SerDes实现高速串行接口协议的物理层，具体调优步骤如下：
芯片上电复位流程完成后，首先对Serdes Tx的去加重参数进行配置，去加重参数分为三部分：Pre-cursor, Post-cursor和Attn（Amp），这三个参数的值均由PCB仿真pre-simulation得到；
打开BIST模式开关i_tx_pattern_gen_en，并对i_tx_pattern_gen_sel进行配置，发送端Tx开始发送码型为PRBS-31的伪随机序列码，将serdes配置管理模块sbus master中集成的16位spico处理器的DFE程序micro-code上传到芯片对应的RAM存储器中，该micro-code由Serdes IP厂商提供。上传完毕后发出spico中断，对RAM中的micro-code进行CRC校验，返回00010001则表示通过，否则重新上传该程序；
上述动作完成后通过BMC对各芯片进行一次Sync同步，确保各芯片中交互的Serdes已经完成了Tx EQ配置和micro-code上传；
同步完成后，打开DFE开关，依照粗调-精调-自适应的顺序对DFE_USER_CONFIG寄存器进行配置，开始Serdes自适应均衡参数调整过程，同时记录下DFE开始之前芯片的初始温度，由传感器获得；Adaptive tuning进行10秒后，采集此时的Rx端误码率和芯片温度，若误码率不小于10E-10，即每一千亿个比特中产生的误码大1个，或者前后两次温度差不小于10摄氏度，则继续保持Adaptive tuning 10秒，直到上述两个条件都满足；在此期间可通过示波器或芯片调试JTAG工具观测Serdes眼图质量，也可通过Serdes的相关CSR寄存器直接读出眼宽和眼高，判断当前链路质量；
当误码率、温差和眼图都符合标准时，结束该链路质量调优的自适应DFE流程，将Serdes的数据源切换到core data。
相关术语如下：
BIST：(Built In Self Test)内建自测试
PN ：Pseudo-Noise 伪噪声
Micro-code：微代码
adaptive tuning：自适应调节
core data：核心数据
Tx EQ：发送端均衡器
本发明的有益效果为：
本发明方法通过将PRBS-31伪随机码发生/校验加入高速串行接口的去加重均衡过程，并以误码率和温度变化作为DFE结束判断标志，形成高速Serdes链路质量调优的固定流程，该方法能够有效提高Serdes链路的传输质量，使传输误码率显著降低，进而提高芯片总线的传输性能，且自动化程度高，具有链路调优速度快，效果好等特点。
附图说明
图1为Serdes链路质量自适应调优流程图。
具体实施方式
下面结合说明书附图，根据具体实施方式对本发明进一步说明：
实施例1：
一种链路质量自适应调优方法，对于高速串行接口Serdes的链路，所述方法通过将PRBS-31伪随机码发生/校验加入高速串行接口的去加重均衡过程，并以误码率和温度变化作为DFE结束判断标志，形成高速Serdes链路质量调优的固定流程。
实施例2
如图1所示，在实施例1的基础上，本实施例所述方法包括7个环节：
1）发送端去加重参数配置，根据PCB板级高速信号仿真完整性仿真后得到的Tx EQ参数值，通过SMBUS总线将其写入Serdes配置模块对应的去加重（De-emphasis）配置寄存器中；
2）发送/接收端极性配置，完成所述的发送端EQ参数配置后，根据PCB板级设计中高速串行接口的PN翻转情况，对Serdes的Tx/Rx极性寄存器进行配置；
3）BIST模式以及校验模式配置，完成所述的发送/接收端极性配置后，将Serdes发送端Tx配置成BIST模式，开始发送PRBS-31伪随机序列码；接收端Rx打开数据比对，并配置期望的码型为PRBS-31；
4）接收端DFE 微代码上传，完成所述的BIST模式配置后，将基于判决反馈均衡算法（Decision Feedback Equalization）实现的自适应DFE程序微代码通过SMBUS总线上传写入芯片的RAM存储器中，上传完成后进行CRC校验并且通过；
5）接收端DFE模式配置以及开始自适应DFE，完成所述的DFE程序代码 CRC校验后，先将接收端的DFE模式寄存器配置成粗调（Coarse tuning）+ 参数定义迭代次数精调（Finetuning）模式，然后打开DFE使能开关开始Serdes Rx自适应DFE过程，观测DFE状态寄存器直到粗调状态（Coarse status）和精调状态（Fine status）都显示完成，切换DFE模式为自适应循环模式（Adaptive one loop）；
6）监测序列码校验状态信息，完成所述的切换DFE模式为自适应循环模式后，将错误计数寄存器清0，开始监测该寄存器所显示的错误以及其累加速度，每10秒统计一次错误计数寄存器上的数据，若错误累加速度过快，即误码率（BER）大于10E-10，或者芯片温度（通过芯片内部温度传感器获得）上升过快，即10秒前后芯片温差大于10摄氏度，则继续保持执行自适应循环DFE 10秒；
7）DFE完成以及发送端数据源切换，若步骤6）中的两个条件都不满足，即误码率小于10E-10且温差小于10摄氏度，则DFE完成，关闭DFE使能后将高速串行接口的数据源从BIST测试数据序列切换到核心数据（Core data）。
实施例3
在实施例2的基础上，本实施例将该流程固化成自动化脚本，系统每次开机上电自动执行。
实施例4
在实施例1、2或3的基础上，本实施例所述方法在芯片和芯片间采用高速串行接口进行通信，基于SerDes实现高速串行接口协议的物理层，具体调优步骤如下：
芯片上电复位流程完成后，首先对Serdes Tx的去加重参数进行配置，去加重参数分为三部分：Pre-cursor, Post-cursor和Attn（Amp），这三个参数的值均由PCB仿真pre-simulation得到；
打开BIST模式开关i_tx_pattern_gen_en，并对i_tx_pattern_gen_sel进行配置，发送端Tx开始发送码型为PRBS-31的伪随机序列码，将serdes配置管理模块sbus master中集成的16位spico处理器的DFE程序micro-code上传到芯片对应的RAM存储器中，该micro-code由Serdes IP厂商提供。上传完毕后发出spico中断，对RAM中的micro-code进行CRC校验，返回00010001则表示通过，否则重新上传该程序；
上述动作完成后通过BMC对各芯片进行一次Sync同步，确保各芯片中交互的Serdes已经完成了Tx EQ配置和micro-code上传；
同步完成后，打开DFE开关，依照粗调-精调-自适应的顺序对DFE_USER_CONFIG寄存器进行配置，开始Serdes自适应均衡参数调整过程，同时记录下DFE开始之前芯片的初始温度，由传感器获得；Adaptive tuning进行10秒后，采集此时的Rx端误码率和芯片温度，若误码率不小于10E-10，即每一千亿个比特中产生的误码大1个，或者前后两次温度差不小于10摄氏度，则继续保持Adaptive tuning 10秒，直到上述两个条件都满足；在此期间可通过示波器或芯片调试JTAG工具观测Serdes眼图质量，也可通过Serdes的相关CSR寄存器直接读出眼宽和眼高，判断当前链路质量；
当误码率、温差和眼图都符合标准时，结束该链路质量调优的自适应DFE流程，将Serdes的数据源切换到core data。
上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (3)

1.一种链路质量自适应调优方法，对于高速串行接口Serdes的链路，其特征在于：所述方法通过将PRBS-31伪随机码发生/校验过程加入高速串行接口的去加重均衡过程，并以误码率和温度变化量作为DFE判断反馈均衡过程结束判断标志，形成高速Serdes链路质量调优的固定流程；所述方法包括7个环节：
1）发送端TX去加重参数配置，根据PCB板级高速信号仿真完整性仿真后得到的发送端均衡器参数值，通过SMBUS总线将其写入Serdes配置模块对应的去加重配置寄存器中；
2）发送/接收端极性配置，完成所述的发送端发送端均衡器参数配置后，根据PCB板级设计中高速串行接口的PN翻转情况，对Serdes的Tx/Rx极性寄存器进行配置；
3）BIST模式以及校验模式配置，完成所述的发送/接收端极性配置后，将Serdes发送端Tx配置成BIST模式，开始发送PRBS-31伪随机序列码；接收端Rx打开数据比对，并配置期望的码型为PRBS-31；
4）接收端RX DFE判断反馈均衡过程微代码上传，完成所述的BIST模式配置后，将基于判决反馈均衡算法实现的自适应DFE程序微代码通过SMBUS总线上传写入芯片的RAM存储器中，上传完成后进行CRC校验并且通过；
5）接收端RX DFE模式配置以及开始自适应DFE判断反馈均衡过程，完成所述的DFE程序代码 CRC校验后，先将接收端的DFE模式寄存器配置成粗调或参数定义迭代次数精调模式，然后打开DFE判断反馈均衡过程使能开关开始Serdes 接收端Rx自适应DFE判断反馈均衡过程，观测DFE状态寄存器直到粗调状态和精调状态都显示完成，切换DFE模式为自适应循环模式；
6）监测序列码校验状态信息，完成所述的切换DFE模式为自适应循环模式后，将错误计数寄存器清0，开始监测该寄存器所显示的错误以及其累加速度，每10秒统计一次错误计数寄存器上的数据，若错误累加速度过快，误码率大于10E-10，或者芯片温度上升过快， 10秒前后芯片温差大于10摄氏度，则继续保持执行自适应循环DFE 10秒；
7）DFE判断反馈均衡过程完成以及发送端数据源切换，误码率小于10E-10且温差小于10摄氏度，则DFE判断反馈均衡过程完成，关闭DFE判断反馈均衡过程使能后将高速串行接口的数据源从BIST测试数据序列切换到核心数据。
2.根据权利要求1所述的一种链路质量自适应调优方法，其特征在于：所述方法将该流程固化成自动化脚本，系统每次开机上电自动执行。
3.根据权利要求1或2所述的一种链路质量自适应调优方法，其特征在于：所述方法在芯片和芯片间采用高速串行接口进行通信，基于SerDes实现高速串行接口协议的物理层，具体调优步骤如下：
芯片上电复位流程完成后，首先对Serdes 发送端Tx的去加重参数进行配置，去加重参数分为三部分：Pre-cursor, Post-cursor和Attn，这三个参数的值均由PCB仿真pre-simulation得到；
打开BIST模式开关i_tx_pattern_gen_en，并对i_tx_pattern_gen_sel进行配置，发送端Tx开始发送码型为PRBS-31的伪随机序列码，将serdes配置管理模块sbus master中集成的16位spico处理器的DFE程序微代码上传到芯片对应的RAM存储器中，上传完毕后发出spico中断，对RAM中的微代码进行CRC校验，返回00010001则表示通过，否则重新上传该程序；
上述动作完成后通过BMC对各芯片进行一次Sync同步，确保各芯片中交互的Serdes已经完成了发送端均衡器配置和微代码上传；
同步完成后，打开DFE判断反馈均衡器开关，依照粗调-精调-自适应的顺序对DFE_USER_CONFIG寄存器进行配置，开始Serdes自适应均衡参数调整过程，同时记录下DFE判断反馈均衡过程开始之前芯片的初始温度，由传感器获得；自适应调节进行10秒后，采集此时的Rx端误码率和芯片温度，若误码率不小于10E-10，或者前后两次温度差不小于10摄氏度，则继续保持自适应调节10秒，直到上述两个条件都满足；
当误码率、温差和眼图都符合标准时，结束该链路质量调优的自适应DFE流程，将Serdes的数据源切换到核心数据。
CN201610259324.6A 2016-04-25 2016-04-25 一种链路质量自适应调优方法 Active CN105930225B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610259324.6A CN105930225B (zh) 2016-04-25 2016-04-25 一种链路质量自适应调优方法
PCT/CN2016/109584 WO2017185764A1 (zh) 2016-04-25 2016-12-13 一种链路质量自适应调优方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610259324.6A CN105930225B (zh) 2016-04-25 2016-04-25 一种链路质量自适应调优方法

Publications (2)

Publication Number Publication Date
CN105930225A CN105930225A (zh) 2016-09-07
CN105930225B true CN105930225B (zh) 2017-12-05

Family

ID=56837096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610259324.6A Active CN105930225B (zh) 2016-04-25 2016-04-25 一种链路质量自适应调优方法

Country Status (2)

Country Link
CN (1) CN105930225B (zh)
WO (1) WO2017185764A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105930225B (zh) * 2016-04-25 2017-12-05 浪潮电子信息产业股份有限公司 一种链路质量自适应调优方法
CN108933600B (zh) * 2017-05-26 2020-11-06 深圳市中兴微电子技术有限公司 一种SerDes链路参数自动调试方法
CN109213623B (zh) * 2017-06-30 2022-02-22 慧荣科技股份有限公司 降低快闪储存介面中传收数据错误方法及装置
CN108763001A (zh) * 2018-05-25 2018-11-06 郑州云海信息技术有限公司 一种通用串行总线测试发包方法
CN110035015B (zh) * 2019-04-23 2022-12-06 苏州浪潮智能科技有限公司 一种优化级联Retimer链路协商过程的方法
CN112422354A (zh) * 2019-08-21 2021-02-26 富港电子（东莞）有限公司 主动式传输线性能的诊断系统及其方法
TWI762828B (zh) * 2019-11-01 2022-05-01 緯穎科技服務股份有限公司 高速序列電腦匯流排的訊號調整方法及其相關電腦系統
CN112350785B (zh) * 2020-10-13 2022-05-10 苏州浪潮智能科技有限公司 一种检验serdes通信链路性能的方法及系统
CN113726425B (zh) * 2021-07-31 2023-02-24 苏州浪潮智能科技有限公司 一种有线通信方法、装置、设备及可读存储介质
CN115150303B (zh) * 2022-07-29 2023-08-08 苏州浪潮智能科技有限公司 一种交换机端口测试方法、系统、设备以及存储介质
CN117498858B (zh) * 2024-01-02 2024-03-29 上海米硅科技有限公司 一种信号质量检测方法及信号质量检测电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102223208A (zh) * 2011-07-05 2011-10-19 中兴通讯股份有限公司 高速串行通道的信号质量参数的优化方法及装置
CN103109507A (zh) * 2010-09-24 2013-05-15 英特尔公司 使通信链路适配平台上的链路状况的方法和系统
CN104184617A (zh) * 2014-08-12 2014-12-03 福建星网锐捷网络有限公司 互联设备预加重配置方法、装置、系统及网络设备
CN104618054A (zh) * 2013-11-04 2015-05-13 华为技术有限公司 参数调整方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7715323B2 (en) * 2007-05-18 2010-05-11 International Business Machines Corporation Method for monitoring BER in an infiniband environment
CN103546229B (zh) * 2012-07-09 2018-08-24 中兴通讯股份有限公司 Serdes速率匹配方法及装置
CN105930225B (zh) * 2016-04-25 2017-12-05 浪潮电子信息产业股份有限公司 一种链路质量自适应调优方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103109507A (zh) * 2010-09-24 2013-05-15 英特尔公司 使通信链路适配平台上的链路状况的方法和系统
CN102223208A (zh) * 2011-07-05 2011-10-19 中兴通讯股份有限公司 高速串行通道的信号质量参数的优化方法及装置
CN104618054A (zh) * 2013-11-04 2015-05-13 华为技术有限公司 参数调整方法及装置
CN104184617A (zh) * 2014-08-12 2014-12-03 福建星网锐捷网络有限公司 互联设备预加重配置方法、装置、系统及网络设备

Also Published As

Publication number Publication date
WO2017185764A1 (zh) 2017-11-02
CN105930225A (zh) 2016-09-07

Similar Documents

Publication Publication Date Title
CN105930225B (zh) 一种链路质量自适应调优方法
US11946970B2 (en) Systems, methods and devices for high-speed input/output margin testing
US8793541B2 (en) Link equalization tester
US8504882B2 (en) Circuitry on an integrated circuit for performing or facilitating oscilloscope, jitter, and/or bit-error-rate tester operations
US9264270B2 (en) Transition time measurement of PAM4 transmitters
US8125259B2 (en) Duty cycle distortion (DCD) jitter modeling, calibration and generation methods
Stauffer et al. High speed serdes devices and applications
US11927627B2 (en) Systems, methods, and devices for high-speed input/output margin testing
TW201840996A (zh) 用於動態重組態自動測試設備的系統及方法
US9413497B2 (en) Bit error pattern analyzer and method
US8451883B1 (en) On-chip full eye viewer architecture
CN110417463B (zh) 一致性测试方法、装置和存储介质
US9229057B2 (en) Pattern synthesis apparatus and semiconductor test system having the same
US20070223571A1 (en) Decision-feedback equalizer simulator
CN108600047B (zh) 串行传输芯片及serdes电路测试方法
US7571363B2 (en) Parametric measurement of high-speed I/O systems
KR20140052920A (ko) 조절 가능한 유한 임펄스 응답 송신기
CN103140768A (zh) 用于执行或者有助于示波器、抖动和/或误比特率测试器操作的集成电路上的电路系统
JPWO2020160477A5 (zh)
CN107241160A (zh) 确定参数的方法和装置
Robertson et al. Testing high-speed, large scale implementation of SerDes I/Os on chips used in throughput computing systems
CN106375155B (zh) Mac仿真验证模型的控制方法及控制系统
CN103856263A (zh) 一种测试高速链路的方法及装置
US20240022458A1 (en) Transmitter equalization optimization for ethernet chip-to-module (c2m) compliance
US9177087B1 (en) Methods and apparatus for generating short length patterns that induce inter-symbol interference

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant