WO2017185764A1 - 一种链路质量自适应调优方法 - Google Patents

一种链路质量自适应调优方法 Download PDF

Info

Publication number
WO2017185764A1
WO2017185764A1 PCT/CN2016/109584 CN2016109584W WO2017185764A1 WO 2017185764 A1 WO2017185764 A1 WO 2017185764A1 CN 2016109584 W CN2016109584 W CN 2016109584W WO 2017185764 A1 WO2017185764 A1 WO 2017185764A1
Authority
WO
WIPO (PCT)
Prior art keywords
dfe
serdes
adaptive
chip
configuration
Prior art date
Application number
PCT/CN2016/109584
Other languages
English (en)
French (fr)
Inventor
周恒钊
童元满
李仁刚
刘金广
Original Assignee
浪潮电子信息产业股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 浪潮电子信息产业股份有限公司 filed Critical 浪潮电子信息产业股份有限公司
Publication of WO2017185764A1 publication Critical patent/WO2017185764A1/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0034—Sun microsystems bus [SBus]

Definitions

  • the present invention relates to the field of integrated circuit chip design and the field of digital communication technologies, and particularly relates to a link quality adaptive tuning method, and a link quality adaptive tuning method for a high speed serial interface Serdes. Background technique
  • Ser Des Serializer-Deserializer
  • Ser Des is the main component of the high-speed serial interface protocol physical layer implementation, and its performance is directly related to the quality of high-speed communication.
  • the linear equalizer For high speed (>501 ⁇ ) 8 6 11 ⁇ , since the jitter of the signal (such as the deterministic jitter of IS Xiangguan) may exceed or approach a symbol interval (UI, Unit Interval), only the linear equalizer is used. No longer applicable, the linear equalizer amplifies the noise and the signal together, with no significant improvement in the bit error rate.
  • D FE Decision Feedback Equalization
  • the sampling threshold of the current bit is predicted by tracking data of a plurality of UIs in the past, and only the signal is amplified, and the noise is not amplified, and the SN R can be effectively improved.
  • the coefficients of the DFE are close to the corresponding pulses of the channel, the ideal result can be obtained.
  • the channel is a metamorphic medium. Factors such as slow changes in the temperature and voltage process can change the characteristics of the channel ch annel. Therefore, the coefficients of the DFE require an adaptive algorithm that automatically captures and follows the changes in the channel. For each vendor, the DFE coefficient adaptive algorithm is confidential and not announced. From the perspective of the Serdes user, if the DFE ROM provided by the manufacturer does not improve the quality of the Serdes link, the performance of the product will be improved. Causes a greater impact.
  • the technical problem to be solved by the present invention is:
  • the present invention proposes a link quality adaptive tuning method for a high-speed serial interface Serdes, a PRBS-31 pseudo-random sequence code generation and comparison, supplemented by The chip temperature difference and the transmission error rate are used as a tuning method for the link transmission quality indicator.
  • a link quality adaptive tuning method for a link of a high speed serial interface Serdes, the method adds a PRBS-31 pseudo random code generation/verification to a de-emphasis equalization process of a high speed serial interface, The bit error rate and temperature change are used as the DFE end judgment flag to form a fixed flow of high-speed Serdes link quality tuning.
  • the method includes seven links:
  • the EQ parameter value is written into the De-emphas is configuration register corresponding to the Serdes configuration module via the SMBUS bus.
  • the Serde s transmitter Tx is configured to be in BIST mode, and the PRBS-31 pseudo-random sequence code is sent.
  • the receiver Rx is snoring. Data comparison, and configure the desired pattern as PRBS-31;
  • the implemented DFE program microcode is uploaded into the RA M memory of the chip through the SMBUS bus. After the upload is completed, the CRC is verified and passed.
  • the Rx adaptive DFE process observes the DFE status register until both the Coarse status and the Fine status are displayed, and the DFE mode is switched to Adaptive one loop;
  • step 6) DFE completion and data source switching at the transmitting end. If the two conditions in step 6) are not satisfied, that is, the bit error rate is less than 10E-10 and the temperature difference is less than 10 degrees Celsius, the DFE is completed, and after the DFE is disabled, Switch the data source of the high-speed serial interface from the BIST test data sequence to the core data.
  • the method flow is solidified into an automated script, and the system is automatically executed each time the machine is powered on.
  • the method uses a high-speed serial interface to communicate between the chip and the chip, and implements a physical layer of the high-speed serial interface protocol based on SerDes.
  • the specific tuning steps are as follows:
  • the de-emphasis parameter of the Serdes Tx is first configured, and the de-emphasis parameter is divided into three parts: Pre-cursor, Post-cursor and Attn (Amp), and the values of the three parameters are all Pre-simulation by PCB simulation to 'J;
  • the BIST mode is set to i_tx_pattem_gen_en, and i_tx_pattern_gen_sel is configured, the transmitting end Tx starts to send a pseudo-random sequence code of the PRBS-31 pattern, and the 16-bit spico processor integrated in the serdes configuration management module sbus master
  • the DFE program micro-code is uploaded to the corresponding RAM memory of the chip, which is provided by the Serdes IP manufacturer. After the upload is complete, issue a spico interrupt, perform a CRC check on the micro-code in the RAM, and return 00010001 to pass, otherwise re-upload the program.
  • a Sync synchronization is performed on each chip by the BMC to ensure that the interactive Serses in each chip has completed the Tx EQ configuration and the micro-code upload;
  • the DFE_USER_CON FIG register is configured in the coarse-tuning-adaptive order
  • the Serdes adaptive equalization parameter adjustment process is started, and the chip before the DFE is started is recorded.
  • the initial temperature is obtained by the sensor; after 10 seconds of Adaptive tuning, the Rx terminal error rate and chip temperature of the chirp are collected, and if the bit error rate is not less than 10E-10, that is, the error generated in each 100 billion bits Large one, or two times before and after the temperature difference is not less than 10 degrees Celsius, then continue to maintain Adaptive tuning
  • the method of the present invention adds the PRBS-31 pseudo-random code generation/verification to the de-emphasis equalization process of the high-speed serial interface, and uses the bit error rate and the temperature change as the DFE end judgment flag to form a high-speed Serdes link quality adjustment.
  • this method can effectively improve the transmission quality of the Serdes link, significantly reduce the transmission error rate, and thus improve the transmission performance of the chip bus, and has a high degree of automation, with fast link tuning speed and good effect. .
  • FIG. 1 is a flow chart of Serdes link quality adaptive tuning.
  • Embodiment 1 is a diagrammatic representation of Embodiment 1 :
  • a link quality adaptive tuning method for a link of a high speed serial interface Serdes, the method adds a PRBS-31 pseudo random code generation/verification to a de-emphasis equalization process of a high speed serial interface, The bit error rate and temperature change are used as the DFE end judgment flag to form a fixed flow of high-speed Serdes link quality tuning.
  • the method in this embodiment includes seven links:
  • the Serde s transmitter Tx is configured to be in BIST mode, and the PRBS-31 pseudo-random sequence code is sent.
  • the receiver Rx is snoring. Data comparison, and configure the desired pattern as PRBS-31;
  • the implemented DFE program microcode is uploaded into the RA M memory of the chip through the SMBUS bus. After the upload is completed, the CRC is verified and passed.
  • the Rx adaptive DFE process observes the DFE status register until both the Coarse status and the Fine status are displayed, and the DFE mode is switched to Adaptive one loop;
  • step 6) DFE completion and data source switching at the transmitting end. If the two conditions in step 6) are not satisfied, that is, the bit error rate is less than 10E-10 and the temperature difference is less than 10 degrees Celsius, the DFE is completed, and after the DFE is disabled, Switch the data source of the high-speed serial interface from the BIST test data sequence to the core data.
  • the embodiment solidifies the process into an automated script, and the system automatically executes each time the machine is powered on.
  • Example 4 On the basis of Embodiment 1, 2 or 3, the method in this embodiment uses a high-speed serial interface for communication between the chip and the chip, and implements a physical layer of the high-speed serial interface protocol based on SerDes, and the specific tuning steps are performed. as follows
  • the de-emphasis parameter of the Serdes Tx is first configured, and the de-emphasis parameter is divided into three parts: Pre-cursor, Post-cursor and Attn (Amp), and the values of the three parameters are all Pre-simulation by PCB simulation to 'J;
  • the BIST mode is set to i_tx_pattem_gen_en, and the i_tx_pattern_gen_sel is configured, the transmitting end Tx starts to send the pseudo-random sequence code of the PRBS-31 pattern, and the 16-bit spico processor integrated in the serdes configuration management module sbus master
  • the DFE program micro-code is uploaded to the corresponding RAM memory of the chip, which is provided by the Serdes IP manufacturer. After the upload is complete, issue a spico interrupt, perform a CRC check on the micro-code in the RAM, and return 00010001 to pass, otherwise re-upload the program.
  • a Sync synchronization is performed on each chip by the BMC to ensure that the interactive Serses in each chip has completed the Tx EQ configuration and the micro-code upload;
  • the DFE_USER_CON FIG register is configured in the coarse-tuning-adaptive order
  • the Serdes adaptive equalization parameter adjustment process is started, and the chip before the DFE is started is recorded.
  • the initial temperature is obtained by the sensor; after 10 seconds of Adaptive tuning, the Rx terminal error rate and chip temperature of the chirp are collected, and if the bit error rate is not less than 10E-10, that is, the error generated in each 100 billion bits Large one, or two times before and after the temperature difference is not less than 10 degrees Celsius, then continue to maintain Adaptive tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Optical Communication System (AREA)
  • Read Only Memory (AREA)

Abstract

一种链路质量自适应调优方法，对于高速串行接口Serdes的链路，所述方法通过将PRBS-31伪随机码发生/校验加入高速串行接口的去加重均衡过程，并以误码率和温度变化作为DFE结束判断标志，形成高速Serdes链路质量调优的固定流程。能够有效改进Serdes链路传输质量，使传输误码率显著降低，进而提高芯片总线的传输性能，且自动化程度高，具有链路调优速度快，效果好等特点。

Description

一种链路质量自适应调优方法
技术领域
[0001] 本发明涉及集成电路芯片设计领域和数字通信技术领域， 具体涉及一种链路质 量自适应调优方法， 一种面向高速串行接口 Serdes的链路质量自适应调优方法。 背景技术
[0002] 随着现代通信承载的信息量的飞速增长， 用户对于高带宽的需求越来越迫切， 传统的并行总线技术不再能够满足千兆位数据传输速率下的要求。 高速串行接 口技术的应用逐渐取代并行通信技术， 成为高速通信领域的主流解决方案。 Ser Des(Serializer-Deserializer, 串行-解串器)是高速串行接口协议物理层实现的主要 部件， 其性能表现直接关系到高速通信的质量。
[0003] 对于高速(>501^)8611^， 由于信号的抖动 (如 IS湘关的确定性抖动)可能会超 过或接近一个符号间隔 (UI, Unit Interval) , 单纯仅使用线性均衡器不再适用， 线 性均衡器对噪声和信号一起放大， 对误码率没有显著改善。 通过采用一种称作 D FE (Decision Feedback Equalization)的非线性均衡器， 通过跟踪过去多个 UI的数 据来预测当前 bit的采样门限， 只对信号放大， 不对噪声放大， 可以有效改善 SN R， 只要 DFE的系数接近信道 (channel)的脉冲相应， 就可以到的比较理想的结果 。 但是信道是一个吋变的媒介， 比如温度电压工艺的慢变化等因素会改变信道 ch annel的特性。 因此 DFE的系数需要自适应算法， 自动扑获和跟随信道的变化。 对于每个厂商而言， DFE系数自适应算法都是保密的， 不对外公布， 从 Serdes用 户的角度而言， 若厂商提供的 DFE ROM对 Serdes链路质量改善不理想， 则会对 产品的性能造成较大影响。
技术问题
[0004] 本发明要解决的技术问题是： 本发明提出一种面向高速串行接口 Serdes的链路 质量自适应调优方法， 一种基于 PRBS-31伪随机序列码发生和比对， 辅以芯片温 差， 传输误码率作为链路传输质量标志的调优方法。
问题的解决方案 技术解决方案
[0005] 本发明所采用的技术方案为：
[0006] 一种链路质量自适应调优方法， 对于高速串行接口 Serdes的链路， 所述方法通 过将 PRBS-31伪随机码发生 /校验加入高速串行接口的去加重均衡过程， 并以误 码率和温度变化作为 DFE结束判断标志， 形成高速 Serdes链路质量调优的固定流 程。
[0007] 所述方法包括 7个环节：
[0008] 1) 发送端去加重参数配置， 根据 PCB板级高速信号仿真完整性仿真后得到的 T
EQ参数值， 通过 SMBUS总线将其写入 Serdes配置模块对应的去加重 （De-emphas is) 配置寄存器中；
2) 发送 /接收端极性配置， 完成所述的发送端 EQ参数配置后， 根据 PCB板级设 计中高速串行接口的 PN翻转情况， 对 Serdes的 Tx/Rx极性寄存器进行配置；
3) BIST模式以及校验模式配置， 完成所述的发送 /接收端极性配置后， 将 Serde s发送端 Tx配置成 BIST模式， 幵始发送 PRBS-31伪随机序列码； 接收端 Rx打幵数 据比对， 并配置期望的码型为 PRBS-31 ;
[0011] 4) 接收端 DFE微代码上传， 完成所述的 BIST模式配置后， 将基于判决反馈均 衡算法 (Decision Feedback
Equalization) 实现的自适应 DFE程序微代码通过 SMBUS总线上传写入芯片的 RA M存储器中， 上传完成后进行 CRC校验并且通过；
[0012] 5) 接收端 DFE模式配置以及幵始自适应 DFE， 完成所述的 DFE程序代码 CRC 校验后， 先将接收端的 DFE模式寄存器配置成粗调 （Coarse tuning) +参数定义 迭代次数精调 （Fine tuning) 模式， 然后打幵 DFE使能幵关幵始 Serdes
Rx自适应 DFE过程， 观测 DFE状态寄存器直到粗调状态 （Coarse status) 和精调 状态 （Fine status) 都显示完成， 切换 DFE模式为自适应循环模式 （Adaptive one loop) ；
[0013] 6) 监测序列码校验状态信息， 完成所述的切换 DFE模式为自适应循环模式后 ， 将错误计数寄存器清 0， 幵始监测该寄存器所显示的错误以及其累加速度， 每 10秒统计一次错误计数寄存器上的数据， 若错误累加速度过快， 即误码率 （BER ) 大于 10E-10, 或者芯片温度 （通过芯片内部温度传感器获得） 上升过快， 即 10 秒前后芯片温差大于 10摄氏度， 则继续保持执行自适应循环 DFE 10秒；
[0014] 7) DFE完成以及发送端数据源切换， 若步骤 6) 中的两个条件都不满足， 即误 码率小于 10E-10且温差小于 10摄氏度， 则 DFE完成， 关闭 DFE使能后将高速串行 接口的数据源从 BIST测试数据序列切换到核心数据 （Core data) 。
[0015] 所述方法流程固化成自动化脚本， 系统每次幵机上电自动执行。
[0016] 所述方法在芯片和芯片间采用高速串行接口进行通信， 基于 SerDes实现高速串 行接口协议的物理层， 具体调优步骤如下：
[0017] 芯片上电复位流程完成后， 首先对 Serdes Tx的去加重参数进行配置， 去加重参 数分为三部分： Pre-cursor, Post-cursor和 Attn (Amp) ， 这三个参数的值均由 PCB 仿真 pre-simulation得至 'J；
[0018] 打幵 BIST模式幵关i_tx_pattem_gen_en， 并对 i_tx_pattern_gen_sel进行配置， 发 送端 Tx幵始发送码型为 PRBS-31的伪随机序列码， 将 serdes配置管理模块 sbus master中集成的 16位 spico处理器的 DFE程序 micro-code上传到芯片对应的 RAM存 储器中， 该 micro-code由 Serdes IP厂商提供。 上传完毕后发出 spico中断， 对 RAM 中的 micro-code进行 CRC校验， 返回 00010001则表示通过， 否则重新上传该程序
[0019] 上述动作完成后通过 BMC对各芯片进行一次 Sync同步， 确保各芯片中交互的 Se rdes已经完成了 Tx EQ配置和 micro-code上传；
[0020] 同步完成后， 打幵 DFE幵关， 依照粗调-精调-自适应的顺序对 DFE_USER_CON FIG寄存器进行配置， 幵始 Serdes自适应均衡参数调整过程， 同吋记录下 DFE幵 始之前芯片的初始温度， 由传感器获得； Adaptive tuning进行 10秒后， 采集此吋 的 Rx端误码率和芯片温度， 若误码率不小于 10E-10, 即每一千亿个比特中产生 的误码大 1个， 或者前后两次温度差不小于 10摄氏度， 则继续保持 Adaptive tuning
10秒， 直到上述两个条件都满足； 在此期间可通过示波器或芯片调试 JTAG工具 观测 Serdes目艮图质量， 也可通过 Serdes的相关 CSR寄存器直接读出眼宽和眼高， [0021] 当误码率、 温差和眼图都符合标准吋， 结束该链路质量调优的自适应 DFE流程 ， 将 Serdes的数据源切换到 core data。
发明的有益效果
有益效果
[0022] 本发明的有益效果为：
[0023] 本发明方法通过将 PRBS-31伪随机码发生 /校验加入高速串行接口的去加重均衡 过程， 并以误码率和温度变化作为 DFE结束判断标志， 形成高速 Serdes链路质量 调优的固定流程， 该方法能够有效提高 Serdes链路的传输质量， 使传输误码率显 著降低， 进而提高芯片总线的传输性能， 且自动化程度高， 具有链路调优速度 快， 效果好等特点。
对附图的简要说明
附图说明
[0024] 图 1为 Serdes链路质量自适应调优流程图。
本发明的实施方式
[0025] 下面结合说明书附图， 根据具体实施方式对本发明进一步说明：
[0026] 实施例 1 :
[0027] 一种链路质量自适应调优方法， 对于高速串行接口 Serdes的链路， 所述方法通 过将 PRBS-31伪随机码发生 /校验加入高速串行接口的去加重均衡过程， 并以误 码率和温度变化作为 DFE结束判断标志， 形成高速 Serdes链路质量调优的固定流 程。
[0028] 实施例 2
[0029] 如图 1所示， 在实施例 1的基础上， 本实施例所述方法包括 7个环节：
[0030] 1) 发送端去加重参数配置， 根据 PCB板级高速信号仿真完整性仿真后得到的 T
X
EQ参数值， 通过 SMBUS总线将其写入 Serdes配置模块对应的去加重 （De-emphas is) 配置寄存器中;
2) 发送 /接收端极性配置， 完成所述的发送端 EQ参数配置后， 根据 PCB板级设 计中高速串行接口的 PN翻转情况， 对 Serdes的 Tx/Rx极性寄存器进行配置；
3) BIST模式以及校验模式配置， 完成所述的发送 /接收端极性配置后， 将 Serde s发送端 Tx配置成 BIST模式， 幵始发送 PRBS-31伪随机序列码； 接收端 Rx打幵数 据比对， 并配置期望的码型为 PRBS-31 ;
[0033] 4) 接收端 DFE微代码上传， 完成所述的 BIST模式配置后， 将基于判决反馈均 衡算法 (Decision Feedback
Equalization) 实现的自适应 DFE程序微代码通过 SMBUS总线上传写入芯片的 RA M存储器中， 上传完成后进行 CRC校验并且通过；
[0034] 5) 接收端 DFE模式配置以及幵始自适应 DFE， 完成所述的 DFE程序代码 CRC 校验后， 先将接收端的 DFE模式寄存器配置成粗调 （Coarse tuning) +参数定义 迭代次数精调 （Fine tuning) 模式， 然后打幵 DFE使能幵关幵始 Serdes
Rx自适应 DFE过程， 观测 DFE状态寄存器直到粗调状态 （Coarse status) 和精调 状态 （Fine status) 都显示完成， 切换 DFE模式为自适应循环模式 （Adaptive one loop) ；
[0035] 6) 监测序列码校验状态信息， 完成所述的切换 DFE模式为自适应循环模式后 ， 将错误计数寄存器清 0， 幵始监测该寄存器所显示的错误以及其累加速度， 每 10秒统计一次错误计数寄存器上的数据， 若错误累加速度过快， 即误码率 （BER ) 大于 10E-10, 或者芯片温度 （通过芯片内部温度传感器获得） 上升过快， 即 10 秒前后芯片温差大于 10摄氏度， 则继续保持执行自适应循环 DFE 10秒；
[0036] 7) DFE完成以及发送端数据源切换， 若步骤 6) 中的两个条件都不满足， 即误 码率小于 10E-10且温差小于 10摄氏度， 则 DFE完成， 关闭 DFE使能后将高速串行 接口的数据源从 BIST测试数据序列切换到核心数据 （Core data) 。
[0037] 实施例 3
[0038] 在实施例 2的基础上， 本实施例将该流程固化成自动化脚本， 系统每次幵机上 电自动执行。
[0039] 实施例 4 [0040] 在实施例 1、 2或 3的基础上， 本实施例所述方法在芯片和芯片间采用高速串行 接口进行通信， 基于 SerDes实现高速串行接口协议的物理层， 具体调优步骤如下
[0041] 芯片上电复位流程完成后， 首先对 Serdes Tx的去加重参数进行配置， 去加重参 数分为三部分： Pre-cursor, Post-cursor和 Attn (Amp) ， 这三个参数的值均由 PCB 仿真 pre-simulation得至 'J；
[0042] 打幵 BIST模式幵关i_tx_pattem_gen_en， 并对 i_tx_pattern_gen_sel进行配置， 发 送端 Tx幵始发送码型为 PRBS-31的伪随机序列码， 将 serdes配置管理模块 sbus master中集成的 16位 spico处理器的 DFE程序 micro-code上传到芯片对应的 RAM存 储器中， 该 micro-code由 Serdes IP厂商提供。 上传完毕后发出 spico中断， 对 RAM 中的 micro-code进行 CRC校验， 返回 00010001则表示通过， 否则重新上传该程序
[0043] 上述动作完成后通过 BMC对各芯片进行一次 Sync同步， 确保各芯片中交互的 Se rdes已经完成了 Tx EQ配置和 micro-code上传；
[0044] 同步完成后， 打幵 DFE幵关， 依照粗调-精调-自适应的顺序对 DFE_USER_CON FIG寄存器进行配置， 幵始 Serdes自适应均衡参数调整过程， 同吋记录下 DFE幵 始之前芯片的初始温度， 由传感器获得； Adaptive tuning进行 10秒后， 采集此吋 的 Rx端误码率和芯片温度， 若误码率不小于 10E-10, 即每一千亿个比特中产生 的误码大 1个， 或者前后两次温度差不小于 10摄氏度， 则继续保持 Adaptive tuning
10秒， 直到上述两个条件都满足； 在此期间可通过示波器或芯片调试 JTAG工具 观测 Serdes目艮图质量， 也可通过 Serdes的相关 CSR寄存器直接读出眼宽和眼高， 判断当前链路质量；
[0045] 当误码率、 温差和眼图都符合标准吋， 结束该链路质量调优的自适应 DFE流程 ， 将 Serdes的数据源切换到 core data。
[0046] 上实施方式仅用于说明本发明， 而并非对本发明的限制， 有关技术领域的普通 技术人员， 在不脱离本发明的精神和范围的情况下， 还可以做出各种变化和变 型， 因此所有等同的技术方案也属于本发明的范畴， 本发明的专利保护范围应 由权利要求限定。

Claims

权利要求书
[权利要求 1] 一种链路质量自适应调优方法， 对于高速串行接口 Serdes的链路， 其 特征在于： 所述方法通过将 PRBS-31伪随机码发生 /校验加入高速串行 接口的去加重均衡过程， 并以误码率和温度变化作为 DFE结束判断标 志， 形成高速 Serdes链路质量调优的固定流程。
[权利要求 2] 根据权利要求 1所述的一种链路质量自适应调优方法， 其特征在于， 所述方法包括 7个环节：
1) 发送端去加重参数配置， 根据 PCB板级高速信号仿真完整性仿真 后得到的 Tx EQ参数值， 通过 SMBUS总线将其写入 Serdes配置模块对 应的去加重配置寄存器中；
2) 发送 /接收端极性配置， 完成所述的发送端 EQ参数配置后， 根据 P CB板级设计中高速串行接口的 PN翻转情况， 对 Serdes的 Tx/Rx极性寄 存器进行配置；
3) BIST模式以及校验模式配置， 完成所述的发送 /接收端极性配置后 ， 将 Serdes发送端 Tx配置成 BIST模式， 幵始发送 PRBS-31伪随机序列 码； 接收端 Rx打幵数据比对， 并配置期望的码型为 PRBS-31 ;
4) 接收端 DFE微代码上传， 完成所述的 BIST模式配置后， 将基于判 决反馈均衡算法实现的自适应 DFE程序微代码通过 SMBUS总线上传 写入芯片的 RAM存储器中， 上传完成后进行 CRC校验并且通过；
5) 接收端 DFE模式配置以及幵始自适应 DFE， 完成所述的 DFE程序 代码 CRC校验后， 先将接收端的 DFE模式寄存器配置成粗调 +参数定 义迭代次数精调模式， 然后打幵 DFE使能幵关幵始 Serdes
Rx自适应 DFE过程， 观测 DFE状态寄存器直到粗调状态和精调状态都 显示完成， 切换 DFE模式为自适应循环模式；
6) 监测序列码校验状态信息， 完成所述的切换 DFE模式为自适应循 环模式后， 将错误计数寄存器清 0， 幵始监测该寄存器所显示的错误 以及其累加速度， 每 10秒统计一次错误计数寄存器上的数据， 若错误 累加速度过快， 误码率大于 10E-10, 或者芯片温度上升过快， 10秒 前后芯片温差大于 10摄氏度， 则继续保持执行自适应循环 DFE 10秒
7) DFE完成以及发送端数据源切换， 误码率小于 10E-10且温差小于 1 0摄氏度， 则 DFE完成， 关闭 DFE使能后将高速串行接口的数据源从 B 1ST测试数据序列切换到核心数据。
[权利要求 3] 根据权利要求 2所述的一种链路质量自适应调优方法， 其特征在于： 所述方法将该流程固化成自动化脚本， 系统每次幵机上电自动执行。
[权利要求 4] 根据权利要求 1、 2或 3任一所述的一种链路质量自适应调优方法， 其 特征在于： 所述方法在芯片和芯片间采用高速串行接口进行通信， 基 于 SerDes实现高速串行接口协议的物理层， 具体调优步骤如下： 芯片上电复位流程完成后， 首先对 Serdes Tx的去加重参数进行配置， 去加重参数分为三部分： Pre-cursor, Post-cursor和 Attn, 这三个参数的 值均由 PCB仿真 pre-simulation得到；
打幵 BIST模式幵关 i_tx_pattem_gen_en， 并对 i_tx_pattem_gen_sel进行 配置， 发送端 Tx幵始发送码型为 PRBS-31的伪随机序列码， 将 serdes 配置管理模块 sbus
master中集成的 16位 spico处理器的 DFE程序 micro-code上传到芯片对 应的 RAM存储器中， 上传完毕后发出 spico中断， 对 RAM中的 micro-c ode进行 CRC校验， 返回 00010001则表示通过， 否则重新上传该程序 上述动作完成后通过 BMC对各芯片进行一次 Sync同步， 确保各芯片 中交互的 Serdes已经完成了 Tx EQ配置和 micro-code上传；
同步完成后， 打幵 DFE幵关， 依照粗调-精调-自适应的顺序对 DFE_U SER_CONFIG寄存器进行配置， 幵始 Serdes自适应均衡参数调整过程 ， 同吋记录下 DFE幵始之前芯片的初始温度， 由传感器获得； Adapti ve tuning进行 10秒后， 采集此吋的 Rx端误码率和芯片温度， 若误码率 不小于 10E-10, 或者前后两次温度差不小于 10摄氏度， 则继续保持 A daptive tuning 10秒， 直到上述两个条件都满足； 当误码率、 温差和眼图都符合标准吋， 结束该链路质量调优的自适应 DFE流程， 将 Serdes的数据源切换到 core data。
PCT/CN2016/109584 2016-04-25 2016-12-13 一种链路质量自适应调优方法 WO2017185764A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610259324.6 2016-04-25
CN201610259324.6A CN105930225B (zh) 2016-04-25 2016-04-25 一种链路质量自适应调优方法

Publications (1)

Publication Number Publication Date
WO2017185764A1 true WO2017185764A1 (zh) 2017-11-02

Family

ID=56837096

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/109584 WO2017185764A1 (zh) 2016-04-25 2016-12-13 一种链路质量自适应调优方法

Country Status (2)

Country Link
CN (1) CN105930225B (zh)
WO (1) WO2017185764A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105930225B (zh) * 2016-04-25 2017-12-05 浪潮电子信息产业股份有限公司 一种链路质量自适应调优方法
CN108933600B (zh) * 2017-05-26 2020-11-06 深圳市中兴微电子技术有限公司 一种SerDes链路参数自动调试方法
CN109213623B (zh) * 2017-06-30 2022-02-22 慧荣科技股份有限公司 降低快闪储存介面中传收数据错误方法及装置
CN108763001A (zh) * 2018-05-25 2018-11-06 郑州云海信息技术有限公司 一种通用串行总线测试发包方法
CN110035015B (zh) * 2019-04-23 2022-12-06 苏州浪潮智能科技有限公司 一种优化级联Retimer链路协商过程的方法
CN112422354A (zh) * 2019-08-21 2021-02-26 富港电子（东莞）有限公司 主动式传输线性能的诊断系统及其方法
TWI762828B (zh) * 2019-11-01 2022-05-01 緯穎科技服務股份有限公司 高速序列電腦匯流排的訊號調整方法及其相關電腦系統
CN112350785B (zh) * 2020-10-13 2022-05-10 苏州浪潮智能科技有限公司 一种检验serdes通信链路性能的方法及系统
CN113726425B (zh) * 2021-07-31 2023-02-24 苏州浪潮智能科技有限公司 一种有线通信方法、装置、设备及可读存储介质
CN115150303B (zh) * 2022-07-29 2023-08-08 苏州浪潮智能科技有限公司 一种交换机端口测试方法、系统、设备以及存储介质
CN117498858B (zh) * 2024-01-02 2024-03-29 上海米硅科技有限公司 一种信号质量检测方法及信号质量检测电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080285453A1 (en) * 2007-05-18 2008-11-20 International Business Machines Corporation Method for monitoring ber in an infiniband environment
CN102223208A (zh) * 2011-07-05 2011-10-19 中兴通讯股份有限公司 高速串行通道的信号质量参数的优化方法及装置
CN103109507A (zh) * 2010-09-24 2013-05-15 英特尔公司 使通信链路适配平台上的链路状况的方法和系统
CN103546229A (zh) * 2012-07-09 2014-01-29 中兴通讯股份有限公司 Serdes速率匹配方法及装置
CN104184617A (zh) * 2014-08-12 2014-12-03 福建星网锐捷网络有限公司 互联设备预加重配置方法、装置、系统及网络设备
CN104618054A (zh) * 2013-11-04 2015-05-13 华为技术有限公司 参数调整方法及装置
CN105930225A (zh) * 2016-04-25 2016-09-07 浪潮电子信息产业股份有限公司 一种链路质量自适应调优方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080285453A1 (en) * 2007-05-18 2008-11-20 International Business Machines Corporation Method for monitoring ber in an infiniband environment
CN103109507A (zh) * 2010-09-24 2013-05-15 英特尔公司 使通信链路适配平台上的链路状况的方法和系统
CN102223208A (zh) * 2011-07-05 2011-10-19 中兴通讯股份有限公司 高速串行通道的信号质量参数的优化方法及装置
CN103546229A (zh) * 2012-07-09 2014-01-29 中兴通讯股份有限公司 Serdes速率匹配方法及装置
CN104618054A (zh) * 2013-11-04 2015-05-13 华为技术有限公司 参数调整方法及装置
CN104184617A (zh) * 2014-08-12 2014-12-03 福建星网锐捷网络有限公司 互联设备预加重配置方法、装置、系统及网络设备
CN105930225A (zh) * 2016-04-25 2016-09-07 浪潮电子信息产业股份有限公司 一种链路质量自适应调优方法

Also Published As

Publication number Publication date
CN105930225A (zh) 2016-09-07
CN105930225B (zh) 2017-12-05

Similar Documents

Publication Publication Date Title
WO2017185764A1 (zh) 一种链路质量自适应调优方法
EP2876831B1 (en) Parameter Adjustment Method and Apparatus
US9264270B2 (en) Transition time measurement of PAM4 transmitters
KR101649200B1 (ko) 고속 시리얼 상호접속에 있어서 송신 유한 임펄스 응답 및 수신 선형 등화기 혹은 수신 결정 피드백 등화기 구조의 등화 노력 밸런싱
US20090219978A1 (en) Methods And Apparatus For Adaptive Link Partner Transmitter Equalization
US20100020860A1 (en) Methods And Apparatus For Joint Adaptation Of Transmitter Transversal Filter In Communication Devices
CN112291106B (zh) 用于管理有源以太网电缆的旁路开关
WO2014209676A1 (en) Transition time measurement of pam4 transmitters
WO2008144081A1 (en) Method and apparatus for determining a calibration signal
US11870612B2 (en) Method of adaptive termination calibration
US9830293B2 (en) Information processing apparatus, storage system, and computer-readable non-transitory storage medium storing communication control program
CN105812064B (zh) 一种光模块控制方法、光模块及光通信终端
CN115622846B (zh) 基于链路两端均衡参数的eq降低延时方法、系统及装置
TWM615801U (zh) 無線通訊跳頻系統
Ren et al. High-speed I/O jitter modeling methodologies
US11102104B1 (en) Methods, systems, and computer readable media for generating analog-distorted test data
TW201520775A (zh) 連接介面的差分信號測試系統及其方法
CN113726425B (zh) 一种有线通信方法、装置、设备及可读存储介质
US20240022458A1 (en) Transmitter equalization optimization for ethernet chip-to-module (c2m) compliance
Fang et al. Transmitter equalizer training based on pilot signal and peak detection
US8705607B1 (en) Non-disruptive adapter equalizer coefficient update method for active links
JP5531542B2 (ja) 無線基地局装置、その制御方法及びプログラム
JP2015177492A (ja) 通信装置および通信システム
CN111651311A (zh) 一种可配置的物理层误码产生装置、芯片及设备
CN115150303A (zh) 一种交换机端口测试方法、系统、设备以及存储介质

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16900269

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16900269

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 22.05.2019)

122 Ep: pct application non-entry in european phase

Ref document number: 16900269

Country of ref document: EP

Kind code of ref document: A1