CN105874714A - 支持多模式可配置的六输入查找表结构和fpga器件 - Google Patents

支持多模式可配置的六输入查找表结构和fpga器件 Download PDF

Info

Publication number
CN105874714A
CN105874714A CN201480013815.1A CN201480013815A CN105874714A CN 105874714 A CN105874714 A CN 105874714A CN 201480013815 A CN201480013815 A CN 201480013815A CN 105874714 A CN105874714 A CN 105874714A
Authority
CN
China
Prior art keywords
input
signal
look
output
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480013815.1A
Other languages
English (en)
Other versions
CN105874714B (zh
Inventor
樊平
耿嘉
王元鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingwei Qili Beijing Technology Co ltd
Original Assignee
Beijing Weiyage Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Weiyage Beijing Technology Co ltd filed Critical Beijing Weiyage Beijing Technology Co ltd
Publication of CN105874714A publication Critical patent/CN105874714A/zh
Application granted granted Critical
Publication of CN105874714B publication Critical patent/CN105874714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17758—Structural details of configuration resources for speeding up configuration or reconfiguration

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种支持多模式可配置的六输入查找表结构和FPGA器件，六输入查找表具有六个信号输入端(f0‑f5)和两个信号输出端(A、B)；其结构包括：第一五输入查找表(LUT5x)、第二五输入查找表(LUT5xy)、第一选通器(mux1)和第二选通器(mux2)；其中，第一五输入查找表(LUT5x)根据六输入查找表的五个信号输入端输入的五位数据信号(f0[1]‑f4[1])输出第一输出信号(x3)，并将第一输出信号(x3)由六输入查找表的第一信号输出端(A)输出；第二五输入查找表(LUT5xy)根据六输入查找表的五个信号输入端输入的五位数据信号(f0[1]‑f4[1])输出第二输出信号(x1)；第一选通器(mux1)根据设定的配置模式输出控制信号(ct1)，控制第二选通器(mux2)选通输出第一输出信号(x3)或第二输出信号(x1)，并将第二选通器(mux2)选通输出的第一输出信号(x3)或第二输出信号(x1)由六输入查找表的第二信号输出端(B)输出。

Description

支持多模式可配置的六输入查找表结构和FPGA器件 技术领域
本发明涉及集成电路技术领域，特别是一种支持多模式可配置的六输入查找表结构和FPGA器件。
背景技术
现场可编程门阵列(Field－Programmable Gate Array，FPGA)是一种具有丰富硬件资源、强大并行处理能力和灵活可重配置能力的逻辑器件。这些特征使得FPGA在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。
查找表(Look-Up-Table，LUT)是现代FPGA器件的主要元件，LUT本质上是一个随机存取存储器(Random-Access Memory，RAM)。目前FPGA中多使用4输入的LUT，每一个LUT可以看成一个有4位地址线的16x1的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM,这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。
随着应用系统功能的增强和规模增大，要求可编程逻辑器件的门阵列数日益增大，如千万门级FPGA的广泛应用。FPGA门数的增多，函数实现能力增强，功能增大，但会造成其性能相应下降。如芯片面积变大，功耗变高，速度变慢等，这些都会制约整个系统的性能。因此不仅需要在减小工艺尺寸，提高门阵列数目的同时，还需要提高各逻辑块的应用能力。
提高查找表的灵活性，逻辑实现和运算能力，可以有效地提高布线资源 的利用率，减少资源的占用面积，同时可以提高芯片的工作速度，用有限的资源完成更多的功能和应用。
发明内容
本发明的目的是针对现有技术的缺陷，提供了一种支持多模式可配置的六输入查找表结构和FPGA器件，该六输入查找表结构具有更高的灵活性，逻辑实现能力和运算能力，可以有效的提高布线资源的利用率，减少资源的占用面积，同时还能提高FPGA芯片的工作速度，利用有限的资源完成更多的功能和应用。
第一方面，本发明实施例提供了一种支持多模式可配置的六输入查找表结构，包括：
所述六输入查找表具有六个信号输入端和两个信号输出端；
所述六输入查找表结构包括：
第一五输入查找表、第二五输入查找表、第一选通器和第二选通器；
其中，所述第一五输入查找表接收所述六输入查找表的五个信号输入端输入的五位数据信号，根据所述五位数据信号输出第一输出信号，并将所述第一输出信号由所述六输入查找表的第一信号输出端输出；
所述第二五输入查找表接收所述六输入查找表信号的所述五个信号输入端输入的五位数据信号，根据所述五位数据信号输出第二输出信号；
所述第一选通器根据设定的配置模式输出控制信号，控制第二选通器选通输出所述第一输出信号或第二输出信号，并将所述第二选通器选通输出的第一输出信号或第二输出信号由所述六输入查找表的第二信号输出端输出。
优选的，所述第一选通器具体为二选一选通器，包括第一输入端、第二输入端和输出端；
所述第一选通器的第一输入端接入除所述五个信号输入端外的其余一个信号输入端输入的第六位数据信号，第二输入端接入预置常量；所述第一选 通器的输出端与所述第二选通器的选通信号输入端相连接。
进一步优选的，当所述第一选通器根据所述配置模式输出所述预置常量时，所述第二选通器根据所述预置常量选通输出所述第二输出信号，并将所述第二输出信号由所述六输入查找表的第二信号输出端输出，用以所述六输入查找表结构实现两个五输入查找表的逻辑功能。
进一步优选的，当所述第一选通器选通输出所述预置常量时，所述六输入查找表的除所述五个信号输入端外的其余一个信号输入端还用于，向与所述六输入查找表相连接的加法器输入加数。
进一步优选的，所述预置常量为0。
进一步优选的，当所述第一选通器根据所述配置模式输出所述第六位数据信号时，所述第二选通器根据所述第六位数据信号选通输出所述第一输出信号或第二输出信号，并将所述第一输出信号或第二输出信号由所述六输入查找表的第二信号输出端输出，用以所述六输入查找表结构实现六输入查找表的逻辑功能。
第二方面，本发明实施例提供了一种FPGA器件，所述FPGA器件包括上述第一方面所述的支持多模式可配置的六输入查找表结构。
本发明实施例提供的支持多模式可配置的六输入查找表结构，能够实现一个六输入查找表的逻辑功能或者实现两个五输入查找表的逻辑功能，具有更高的灵活性，逻辑实现能力和运算能力，可以有效的提高布线资源的利用率，减少资源的占用面积，同时还能提高FPGA芯片的工作速度，利用有限的资源完成更多的功能和应用。
附图说明
图1为本发明实施例提供的六输入查找表结构的输入输出端口示意图；
图2为本发明实施例提供的六输入查找表结构的示意图；
图3为本发明实施例提供的FPGA的一个逻辑单元(LC)的示意图；
图4为本发明实施例提供的FPGA的一个逻辑区(LP)的示意图。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它的实施例，都属于本发明保护的范围。
图1为本发明实施例提供的支持多模式可配置的六输入查找表结构的输入输出示意图。如图所示，本发明的六输入查找表应用于FPGA内部，包括：六个信号输入端f0～f5和两个信号输出端A、B；
具体的端口描述可以如下表1所示。
端口 位宽 输入输出 功能描述
f0 1 I 数据输入
f1 1 I 数据输入
f2 1 I 数据输入
f3 1 I 数据输入
f4 1 I 数据输入
f5 1 I 数据输入
A 1 O 第一LUT5的数据输出
B 1 O LUT6或第二LUT5的数据输出
表1
在FPGA上电时，六输入查找表可以被配置为以下两种模式中的其中一种：六输入查找表模式或者两个五输入查找表模式。
具体的，六输入查找表内部的逻辑结构可以如图2所示，包括两个五输 入查找表LUT5x、LUT5xy和两个选通器mux1、mux2。
其中，LUT5x接收六输入查找表的五个信号输入端输入的f0[1]～f4[1]，根据f0[1]～f4[1]输出第一输出信号x3，并将第一输出信号x3由六输入查找表的第一信号输出端A输出；
所述LUT5xy接收六输入查找表的五个信号输入端输入的f0[1]～f4[1]，根据所述五位数据信号输出第二输出信号x1；
mux1根据设定的配置模式输出控制信号ct l，控制mux2选通输出所述第一输出信号x3或第二输出信号x1，并由所述六输入查找表的第二信号输出端B输出。
进一步具体的，mux1为二选一选通器，包括两个输入端和一个输出端。
当六输入查找表被配置为两个五输入查找表模式时：
mux1根据配置模式输出ct l为预置常量，在本实施例所示的六输入查找表结构的示意图中，预置常量为数字信号低电平0。mux2根据数字信号低电平选通输出LUT5xy输出的第二输出信号x1，并将第二输出信号x1由六输入查找表的第二信号输出端B输出。
因为LUT5x输出的第一输出信号x3由六输入查找表的第一信号输出端A输出，因此，在这种配置模式下，六输入查找表结构实现的是两个独立的五输入查找表的逻辑功能。
此时，六输入查找表的信号输入端f5是闲置的，没有被两个五输入查找表的逻辑所占用，因此，信号输入端f5还可以用于，向在如图3所示的FPGA的逻辑单元(Logic cell，LC)中与六输入查找表相连接的加法器输入加数。具体可以参考图3中加粗线条所示的信号传输路径。由此可以节省一个信号输入端口的资源，提高了布线资源的利用率。
当六输入查找表被配置为六输入查找表模式时：
再如图2所示，mux1根据配置模式输出ct l为f5[1],mux2根据f5[1]选通输出第一输出信号x3或第二输出信号x1，并将第一输出信号x3或第二 输出信号x1由六输入查找表的第二信号输出端B输出。
其具体逻辑可以预先设置，比如规定，当f5[1]＝0时，第二信号输出端B输出第一输出信号x3；比如当f5[1]＝1时，第二信号输出端B输出第二输出信号x1；或者，当f5[1]＝0时，第二信号输出端B输出第二输出信号x1；比如当f5[1]＝1时，第二信号输出端B输出第一输出信号x3。由此利用本实施例提供的六输入查找表结构实现六输入查找表的逻辑功能。
本发明实施例提供的支持多模式可配置的六输入查找表结构，能够实现一个六输入查找表的逻辑功能或者实现两个五输入查找表的逻辑功能，具有更高的灵活性，逻辑实现能力和运算能力，可以有效的提高布线资源的利用率，减少资源的占用面积，同时还能提高FPGA芯片的工作速度，利用有限的资源完成更多的功能和应用。
相应的，本发明实施例还提供了一种包括上述实施例所述的支持多模式可配置的六输入查找表结构的FPGA器件，本发明所述的FPGA器件中，包括多个逻辑元件(Logic Element,LE)，每个LE包括4个如图4所示的逻辑区(Logic Parcel，LP)，每个LP中包括两个如图3所示的LC，在图4所示的每个LC中包括一个支持多模式可配置的六输入查找表FG6X2、一个全加器和两个寄存器(图中所示Q2、Q10或者Q3、Q11)。六输入查找表FG6X2能够实现一个六输入查找表的逻辑功能或者实现两个五输入查找表的逻辑功能，
专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

  1. 一种支持多模式可配置的六输入查找表结构，其特征在于，所述六输入查找表具有六个信号输入端和两个信号输出端；
    所述六输入查找表结构包括：
    第一五输入查找表、第二五输入查找表、第一选通器和第二选通器；
    其中，所述第一五输入查找表接收所述六输入查找表的五个信号输入端输入的五位数据信号，根据所述五位数据信号输出第一输出信号，并将所述第一输出信号由所述六输入查找表的第一信号输出端输出；
    所述第二五输入查找表接收所述六输入查找表信号的所述五个信号输入端输入的五位数据信号，根据所述五位数据信号输出第二输出信号；
    所述第一选通器根据设定的配置模式输出控制信号，控制第二选通器选通输出所述第一输出信号或第二输出信号，并将所述第二选通器选通输出的第一输出信号或第二输出信号由所述六输入查找表的第二信号输出端输出。
  2. 根据权利要求1所述的结构，其特征在于，所述第一选通器具体为二选一选通器，包括第一输入端、第二输入端和输出端；
    所述第一选通器的第一输入端接入除所述五个信号输入端外的其余一个信号输入端输入的第六位数据信号，第二输入端接入预置常量；所述第一选通器的输出端与所述第二选通器的选通信号输入端相连接。
  3. 根据权利要求2所述的结构，其特征在于，当所述第一选通器根据所述配置模式输出所述预置常量时，所述第二选通器根据所述预置常量选通输出所述第二输出信号，并将所述第二输出信号由所述六输入查找表的第二信号输出端输出，用以所述六输入查找表结构实现两个五输入查找表的逻辑功能。
  4. 根据权利要求3所述的结构，其特征在于，当所述第一选通器选通输出所述预置常量时，所述六输入查找表的除所述五个信号输入端外的其余一个信号输入端还用于，向与所述六输入查找表相连接的加法器输入加数。
  5. 根据权利要求2或3所述的结构，其特征在于，所述预置常量为0。
  6. 根据权利要求2所述的结构，其特征在于，当所述第一选通器根据所述配置模式输出所述第六位数据信号时，所述第二选通器根据所述第六位数据信号选通输出所述第一输出信号或第二输出信号，并将所述第一输出信号或第二输出信号由所述六输入查找表的第二信号输出端输出，用以所述六输入查找表结构实现六输入查找表的逻辑功能。
  7. 一种FPGA器件，其特征在于，所述FPGA器件包括上述权利要求1-6任一所述的支持多模式可配置的六输入查找表结构。
CN201480013815.1A 2014-12-11 2014-12-11 支持多模式可配置的六输入查找表结构和fpga器件 Active CN105874714B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/093567 WO2016090597A1 (zh) 2014-12-11 2014-12-11 支持多模式可配置的六输入查找表结构和fpga器件

Publications (2)

Publication Number Publication Date
CN105874714A true CN105874714A (zh) 2016-08-17
CN105874714B CN105874714B (zh) 2020-02-14

Family

ID=56106466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480013815.1A Active CN105874714B (zh) 2014-12-11 2014-12-11 支持多模式可配置的六输入查找表结构和fpga器件

Country Status (3)

Country Link
US (1) US9584128B2 (zh)
CN (1) CN105874714B (zh)
WO (1) WO2016090597A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113746473A (zh) * 2021-08-19 2021-12-03 北京中科胜芯科技有限公司 一种可以实现分布式存储器功能的查找表结构
CN113746474A (zh) * 2021-08-19 2021-12-03 北京中科胜芯科技有限公司 一种多粒度查找表结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10656915B2 (en) * 2018-07-13 2020-05-19 Achronix Semiconductor Corporation Efficient FPGA multipliers
US10936286B2 (en) * 2018-11-13 2021-03-02 Microsemi Soc Corp. FPGA logic cell with improved support for counters
GB2587405B (en) * 2019-09-27 2023-04-19 Superfastfpga Ltd Determining sums using logic circuits
US11671099B2 (en) * 2021-05-21 2023-06-06 Microchip Technology Inc. Logic cell for programmable gate array
CN117157880A (zh) * 2021-05-21 2023-12-01 微芯片技术股份有限公司 用于可编程门阵列的逻辑单元

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155676A1 (en) * 2003-02-11 2004-08-12 Sinan Kaptanoglu Fracturable incomplete look up table for area efficient logic elements
CN101312347A (zh) * 2007-05-21 2008-11-26 阿尔特拉公司 具有带有改进的逻辑单元功能性的复杂逻辑块的可编程逻辑器件
CN103746686A (zh) * 2014-01-26 2014-04-23 中国电子科技集团公司第五十八研究所 二维可扩展多路复用器的级联结构
CN103762974A (zh) * 2014-01-26 2014-04-30 中国电子科技集团公司第五十八研究所 多功能可配置的六输入查找表结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396302B2 (en) * 1999-02-25 2002-05-28 Xilinx, Inc. Configurable logic element with expander structures
US7385416B1 (en) * 2007-03-20 2008-06-10 Xilinx, Inc. Circuits and methods of implementing flip-flops in dual-output lookup tables
CN102375906B (zh) * 2010-08-27 2013-07-24 雅格罗技（北京）科技有限公司 一种基于模式匹配的fpga逻辑综合方法
CN102147720B (zh) * 2011-03-18 2014-04-09 深圳市国微电子有限公司 用查找表实现多输入逻辑项之间的运算的装置及方法
US20130278289A1 (en) * 2012-04-18 2013-10-24 Te-Tse Jang Method and Apparatus for Improving Efficiency of Programmable Logic Circuit Using Cascade Configuration
US9916131B2 (en) * 2013-10-02 2018-03-13 The Penn State Research Foundation Techniques and devices for performing arithmetic

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155676A1 (en) * 2003-02-11 2004-08-12 Sinan Kaptanoglu Fracturable incomplete look up table for area efficient logic elements
CN101312347A (zh) * 2007-05-21 2008-11-26 阿尔特拉公司 具有带有改进的逻辑单元功能性的复杂逻辑块的可编程逻辑器件
CN103746686A (zh) * 2014-01-26 2014-04-23 中国电子科技集团公司第五十八研究所 二维可扩展多路复用器的级联结构
CN103762974A (zh) * 2014-01-26 2014-04-30 中国电子科技集团公司第五十八研究所 多功能可配置的六输入查找表结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113746473A (zh) * 2021-08-19 2021-12-03 北京中科胜芯科技有限公司 一种可以实现分布式存储器功能的查找表结构
CN113746474A (zh) * 2021-08-19 2021-12-03 北京中科胜芯科技有限公司 一种多粒度查找表结构

Also Published As

Publication number Publication date
US20160315619A1 (en) 2016-10-27
CN105874714B (zh) 2020-02-14
US9584128B2 (en) 2017-02-28
WO2016090597A1 (zh) 2016-06-16

Similar Documents

Publication Publication Date Title
CN105874714A (zh) 支持多模式可配置的六输入查找表结构和fpga器件
CN107911104B (zh) 时钟门控电路
US6803786B1 (en) Structures and methods providing columns of tightly coupled processor and RAM blocks within an array of logic blocks
CN105187050A (zh) 一种可配置的五输入查找表电路
Prasad et al. Area and power efficient carry-select adder
CN104424367A (zh) 一种优化寄存器控制信号的工艺映射方法及集成电路
Mathew et al. Design and analysis of an array multiplier using an area efficient full adder cell in 32 nm CMOS technology
CN117236254B (zh) 可配置逻辑块控制方法、可配置逻辑块及存储介质
CN203520396U (zh) 一种优化寄存器控制信号的集成电路
CN105760558A (zh) Fpga芯片中多输入查找表的布局方法
US20160315620A1 (en) An extensible and configurable logic element, and an fpga device
US9389835B2 (en) Finite field inverter
CN112968697B (zh) 应用于多路选择器的控制器及多路选择器
CN104678815A (zh) Fpga芯片的接口结构及配置方法
CN105874712B (zh) 可跳过的一比特全加器和fpga器件
CN117235007B (zh) 互连模块控制方法、互连模块及存储介质
CN106649905A (zh) 一种利用进位链的工艺映射方法
US9172379B1 (en) Efficient controllers and implementations for elastic buffers
CN105447217A (zh) 基于fpga的四选一选择器的工艺映射方法
CN214205497U (zh) 应用于多路选择器的控制器、多路选择器、处理器、片上网络系统及并行计算系统
US7881241B2 (en) Dynamical sequentially-controlled low-power multiplexer device
CN105530006A (zh) 基于fpga的多路选择器的工艺映射方法
Kolluri UltraScale Architecture Low Power Technology Overview
Wang et al. Enhanced DSP Blocks for Full High-Definition Video Bridging Application on FPGAs
CN118838867A (zh) Pcie硬核模块控制方法、pcie硬核模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240819

Address after: 601, Floor 6, Building 5, Yard 8, Kegu 1st Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing, 100176 (Yizhuang Cluster, High-end Industrial Zone, Beijing Pilot Free Trade Zone)

Patentee after: Jingwei Qili (Beijing) Technology Co.,Ltd.

Country or region after: China

Address before: 20th Floor, Building B, Tiangong Building, No. 30 Yuan Road, Haidian District, Beijing 100083

Patentee before: CAPITAL MICROELECTRONICS Co.,Ltd.

Country or region before: China

TR01 Transfer of patent right