CN103746686A - 二维可扩展多路复用器的级联结构 - Google Patents
二维可扩展多路复用器的级联结构 Download PDFInfo
- Publication number
- CN103746686A CN103746686A CN201410038488.7A CN201410038488A CN103746686A CN 103746686 A CN103746686 A CN 103746686A CN 201410038488 A CN201410038488 A CN 201410038488A CN 103746686 A CN103746686 A CN 103746686A
- Authority
- CN
- China
- Prior art keywords
- look
- logical groups
- output
- input selector
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本发明提出了一种二维可扩展多路复用器的级联结构,其能根据用户的应用要求,选择不同的扩展方式进行配置,快速实现32位和64位的多路复用器,其中扩展方式分为两类,高速配置扩展可以实现一个64位输入的多路复用器;数据流配置扩展可实现宽输入多路复用器的同时,实现数据流的逻辑应用。本发明为用户提供基本模块宽达32位和64位的多路复用器结构,由于功能函数组与功能函数组之间的连接为直接级联结构,无须通过开关矩阵等布局布线的互连资源,不仅可以提高进位速度,在配置较复杂的逻辑函数时,可以更加充分地利用走线资源,有效地减轻布局布线程序的负担。
Description
技术领域
本发明涉及一种级联结构,尤其是一种二维可扩展多路复用器的级联结构,属于可编程逻辑器件的技术领域。
背景技术
可编程逻辑器件,具有开发周期短,成本低,风险小,集成度高,灵活性大,且便于电子系统维护和升级,因此成为了数字芯片的主流,被广泛应用在通信、控制、视频、信息处理、消费电子、互联网、汽车以及航空航天等诸多领域。
作为可编程逻辑器件最基本的应用,多路复用器(Multiplexer,简称MUX)是逻辑设计中最基本的元件,几乎所有的组合逻辑都离不开多路复用器,可以实现编码器,译码器,比较器,各种宽输入的组合逻辑函数,以及加法器和乘法器的逻辑扩展等诸多应用。
传统的FPGA,一个可配置逻辑单元中的一个基本模块,最大可以实现一个16:1(16位输入1位输出)的多路复用器,更大输入的多路复用器则需要通过外围的开关矩阵和走线,进行级联。随着应用系统功能增强和规模增大,需要处理的数据流和位数相应增大,16位输入的基本模块已经不能满足应用的需求,然而更大数据流的实现,则需要通过开关矩阵的局部走线进行级联,不仅占用了外围走线资源,增加布局布线程序的负担,而且速度变慢,需要的时序约束严格,增加设计的复杂性。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种二维可扩展多路复用器的级联结构,其结构紧凑,扩展灵活,可实现高速配置扩展或数据流式的扩展,提高进位速度,能更加充分地利用布线资源,减轻布线负担。
按照本发明提供的技术方案,所述二维可扩展多路复用器的级联结构,包括若干功能函数组,所述功能函数组内设置至少一个查找表逻辑组;一个功能函数组内的查找表逻辑组与所在功能函数组内的查找表逻辑组利用二输入选择器进行级联,或一个功能函数组内的查找表逻辑组与相邻功能函数组内的查找表逻辑组利用二输入选择器进行级联。
所述查找表逻辑组包括二输入多路复用器、四输入多路复用器、八输入多路复用器或十六输入多路复用器。
所述功能函数组内设置两个查找表逻辑组,两个查找表逻辑组在功能函数组内呈两列布置。
以所述功能函数组作为一个最小重复单元,多个所述功能函数组重复布置存在时,相邻功能函数组内的查找表逻辑组通过二输入选择器进行级联。
以两个所述功能函数组作为一个级联单元,其中一个功能函数组作为另一功能函数组的进位输出,两个功能函数组利用二输入选择器进行级联。
所述功能函数组包括第一功能函数组及第二功能函数组,所述第一功能函数组与第二功能函数组间组合进行高速配置扩展时,第一功能函数组包括第一查找表逻辑组、第二查找表逻辑组、第一二输入选择器及第二二输入选择器;第二功能函数组包括第三查找表逻辑组、第四查找表逻辑组、第五二输入选择器及第六二输入选择器,第一查找表逻辑组与第三查找表逻辑组位于相同一列,第二查找表逻辑组与第四查找表逻辑组位于相同一列;
第一查找表逻辑组的输出端及第二查找表逻辑组的输出端均与第一二输入选择器的输入端连接,第一二输入选择器的选择控制端与第二查找表逻辑组的AX选择控制端连接,第一二输入选择器的输出端输出第一O9A信号;第二二输入选择器的输入端与第一二输入选择器的输出端及第五二输入选择器的输出端连接,第二二输入选择器的选择控制端与第一查找表逻辑组的AX选择控制端连接,第二二输入选择器的输出端输出第一O10A信号;
第五二输入选择器的输入端与第三查找表逻辑组的输出端及第四查找表逻辑组的输出端连接,第五二输入选择器的选择控制端与第三查找表逻辑组的AX选择控制端连接,第五二输入选择器的输出端输出第二O9A信号,第五二输入选择器的输出端还与第六二输入选择器的输入端连接,第六二输入选择器的输入端还与第一二输入选择器的输出端连接,第六二输入选择器的选择控制端与第四查找表逻辑组的AX选择控制端连接,第六二输入选择器的输出端输出第二O10A信号。
所述功能函数组包括第一功能函数组及第二功能函数组,所述第一功能函数组与第二功能函数组间组合进行高速配置扩展时,第一功能函数组包括第一查找表逻辑组、第二查找表逻辑组、第一二输入选择器及第二二输入选择器;第二功能函数组包括第三查找表逻辑组、第四查找表逻辑组及第五二输入选择器,第一查找表逻辑组与第三查找表逻辑组位于相同一列,第二查找表逻辑组与第四查找表逻辑组位于相同一列;
第一查找表逻辑组的输出端及第二查找表逻辑组的输出端均与第一二输入选择器的输入端连接,第一二输入选择器的选择控制端与第二查找表逻辑组的AX选择控制端连接,第一二输入选择器的输出端输出第一O9A信号,第一二输入选择器的输出端与与第二二输入选择器的输入端连接,第二二输入选择器的输入端还与第五二输入选择器的输出端连接,第二二输入选择器的选择控制端与第一查找表逻辑组的AX选择控制端连接;第二二输入选择器的输出端输出第一O10A信号;
第五二输入选择器的输入端分别与第三查找表逻辑组的输出端及第四查找表逻辑组的输出端连接,第五二输入选择器的选择控制端与第四查找表逻辑组的AX选择控制端连接,第五二输入选择器的输出端输出第二O9A信号。
所述功能函数组包括第一功能函数组及第二功能函数组,所述第一功能函数组与第二功能函数组间组合进行数据流配置扩展时,所述第一功能函数组包括第一查找表逻辑组及第三二输入选择器;第二功能函数组包括第三查找表逻辑组及第七二输入选择器;第一查找表逻辑组与第三查找表逻辑组位于相同一列,第二查找表逻辑组与第四查找表逻辑组位于相同一列;
第一查找表逻辑组的输出端及第三查找表逻辑组的输出端均与第三二输入选择器的输入端连接,第三二输入选择器的选择控制端与第一查找表逻辑组的AI选择控制端连接,第三二输入选择器的输出端输出O9B信号;
第七二输入选择器的两输入端均与第三二输入选择器的输出端连接,第七二输入选择器的选择控制端与第三查找表逻辑组的AI选择控制端连接,第七二输入选择器的输出端输出O10B信号。
所述功能函数组包括第一功能函数组及第二功能函数组,所述第一功能函数组与第二功能函数组间组合进行数据流配置扩展时,所述第一功能函数组包括第一查找表逻辑组及第三二输入选择器;第二功能函数组包括第三查找表逻辑组及第七二输入选择器;第一查找表逻辑组与第三查找表逻辑组位于相同一列,第二查找表逻辑组与第四查找表逻辑组位于相同一列;
第二查找表逻辑组的输出端及第四查找表逻辑组的输出端均与第四二输入选择器的输入端连接,第四二输入选择器的选择控制端与第二查找表逻辑组的AI选择控制端连接,第四二输入选择器的输出端输出O9C信号;
第八二输入选择器的输入端均与第四二输入选择器的输出端连接,第八二输入选择器的选择控制端与第四查找表逻辑组的AI选择控制端连接,第八二输入选择器的输出端输出O10C信号。
第一功能函数组还包括第二查找表逻辑组及第四二输入选择器;第二功能函数组还包括第四查找表逻辑组及第八二输入选择器;
第二查找表逻辑组的输出端及第四查找表逻辑组的输出端均与第四二输入选择器的输入端连接,第四二输入选择器的选择控制端与第二查找表逻辑组的AI选择控制端连接,第四二输入选择器的输出端输出O9C信号;
第八二输入选择器的输入端均与第四二输入选择器的输出端连接,第八二输入选择器的选择控制端与第四查找表逻辑组的AI选择控制端连接,第八二输入选择器的输出端输出O10C信号。
本发明的优点:可以直接为用户提供基本模块宽达64位的多路复用器结构,并且可以根据用户的要求进行灵活扩展,可实现高速配置的扩展方式或数据流式配置的扩展方式,同时由于功能函数组与功能函数组之间的连接为直接级联结构,无须通过布局布线互连资源,不仅可以提高进位速度,在配置较复杂的逻辑函数时,可以更加充分地利用走线资源,有效地减轻布局布线程序的负担。
附图说明
图1为现有多路复用器的基板单元结构。
图2为本发明可扩展多路复用器的基本单元结构。
图3为本发明进行一种高速配置扩展的级联结构图。
图4为本发明进行另一种高速配置扩展的级联结构图。
图5为本发明进行数据流配置扩展的级联结构图。
附图标记说明:11-第一六输入查找表、12-第二六输入查找表、13-第三六输入查找表、14-第四六输入查找表、15-第九二输入选择器、16-第十二输入选择器、17-第十三二输入选择器、21-第一功能函数组、22-第一查找表逻辑组、23-第二查找表逻辑组、24-第一二输入选择器、25-第二二输入选择器、26-第三二输入选择器、27-第四二输入选择器、28-第二功能函数组、29-第三查找表逻辑组、30-第四查找表逻辑组、31-第五二输入选择器、32-第六二输入选择器、33-第七二输入选择器及34-第八二输入选择器。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
一个四输入的查找表LUT4(Look-up Table,简称LUT),最大可以实现一个2:1(二位输入一位输出)的多路复用器MUX,用查找表结构实现多路复用器的基本原理可以简述如下,表1为一个LUT4实现一个2:1的MUX的真值表,其中A,B,C为查找表LUT4中四个输入控制信号中的三个,由真值表可知,当C=0时,Y=A;当C=1时,Y=B,即实现了一个2:1的MUX,其中C作为选择信号,A,B作为输入信号,Y中的值通过查找表的静态地址SRAM值进行配置,则用查找表的方法实现了一个2:1的MUX。
同样方法,对于一个六输入的查找表LUT6,可以用其中二个信号作为选择信号,剩下四个信号作为输入信号,因此最大可以实现一个4:1(四位输入一位输出)的多路复用器。传统的FPGA中,每个可配置逻辑单元中,包含两个独立的逻辑块,每个逻辑块中的多路复用器基本结构如图1所示,一个逻辑块中包含四个六输入查找表及三个可配置的二输入选择器,即一个逻辑块中包含第一六输入查找表11、第二六输入查找表12、第三六输入查找表13、第四六输入查找表14、第九二输入选择器15、第十二输入选择器16及第十一二输入选择器17;把四个六输入分为两组,在具体实施时,第一六输入查找表11与第二六输入查找表12一组,第三六输入查找表13与第四六输入查找表14为另一组,第一六输入查找表11与第二六输入查找表12通过第十一二输入选择器17选择输出,形成一个8:1(八位输入一位输出)的多路复用器。第三六输入查找表13及第四六输入查找表14通过第九二输入选择器15选择输出,形成另一个8:1的多路复用器。通过第十二输入选择器15将两个8:1的多路复用器形成16:1的多路复用器。
表1
A | B | C | Y |
0 | 0 | 0 | 0 |
0 | 1 | 0 | 0 |
1 | 0 | 0 | 1 |
1 | 1 | 0 | 1 |
0 | 0 | 1 | 0 |
0 | 1 | 1 | 1 |
1 | 0 | 1 | 0 |
1 | 1 | 1 | 1 |
为了能够满足灵活配置的要求,提高进位速度,在配置较为复杂的逻辑函数时,可以更加充分地利用走线资源,本发明二维可扩展多路复用器的级联结构,包括若干功能函数组,所述功能函数组内设置至少一个查找表逻辑组;一个功能函数组内的查找表逻辑组与所在功能函数组内的查找表逻辑组利用二输入选择器进行级联,或一个功能函数组内的查找表逻辑组与相邻功能函数组内的查找表逻辑组利用二输入选择器进行级联。
所述查找表逻辑组包括二输入多路复用器、四输入多路复用器、八输入多路复用器或十六输入多路复用器。所述功能函数组内设置两个查找表逻辑组,两个查找表逻辑组在功能函数组内呈两列布置,在级联时,每列的查找表逻辑组形成一个数据链。
如图2所示:示出了可配置逻辑单元内包含四个功能函数组(FunctionGroup,简称FG),每个功能函数组中包含两个查找表逻辑组(LUT Group,简称LG)和四个用于位数扩展的二输入选择器。本发明实施例中,LG(查找表逻辑组)的内部结构可以采用图1所示的一个逻辑块,即一个LG中包含了四个六输入查找表以及三个二输入选择器,一个LG最大可以实现一个16:1的多路复用器,输出为O8信号;两个O8信号,通过一个二输入选择器,可以实现一个32:1(三十二位输入一位输出)的多路复用器,所述32:1的多路复用器输出为O9信号;两个O9信号通过一个二输入选择器,可以实现一个64:1(六十四位输入一位输出)的多路复用器,输出为O10信号;两个O10信号之间可以继续扩展级联,形成更大输入的多路复用器。本发明实施例中,LG还可以采用其他形式的基本结构,如4:1的多路复用器,8:1的多路复用器或其他形式需要的多路复用器。
上述四个功能函数组中包含了两组功能函数,一组为第一功能函数组21,另一组为第二功能函数组28,第一功能函数组21及第二功能函数组28内均包括两个查找表逻辑组及四个二输入选择器。
本发明实施例中,依据图2中的可配置逻辑单元的组合配置的最大输出为O10,具体扩展方式分为两大类:第一类扩展方式为高速配置方式,其中三十二位的输出为O9A,64位的输出为O10A;第二类扩展方式数据流配置方式,其中32位的输出分别为O9B和O9C,64位的输出分别为O10A和O10B,一个FG中包含3个O9输出和1个O10输出或1个O9输出和3个O10输出,其排列方式为间隔排列,对于更大位数的数据流,可以通过开关矩阵和局部走线进行配置实现。
图2中示出了功能函数组进行所有配置扩展的级联形式,即包含了第一类扩展与第二类扩展的所有配置组合,在具体实施时,需要择一进行扩展。如图3和图4所示为进行第一类高速配置扩展的形式,图5为进行第二类高速配置扩展的形式。
如图3所示,具体地,所述功能函数组包括第一功能函数组21及第二功能函数组28,所述第一功能函数组21与第二功能函数组28间组合进行高速配置扩展时,第一功能函数组21包括第一查找表逻辑组22、第二查找表逻辑组23、第一二输入选择器24及第二二输入选择器25;第二功能函数组28包括第三查找表逻辑组29、第四查找表逻辑组30、第五二输入选择器31及第六二输入选择器32,第一查找表逻辑组22与第三查找表逻辑组29位于相同一列,第二查找表逻辑组23与第四查找表逻辑组30位于相同一列;
第一查找表逻辑组22的输出端及第二查找表逻辑组23的输出端均与第一二输入选择器24的输入端连接,第一二输入选择器24的选择控制端与第二查找表逻辑组23的AX选择控制端连接,第一二输入选择器24的输出端输出第一O9A信号;第二二输入选择器25的输入端与第一二输入选择器24的输出端及第五二输入选择器31的输出端连接,第二二输入选择器25的选择控制端与第一查找表逻辑组22的AX选择控制端连接,第二二输入选择器25的输出端输出第一O10A信号;
第五二输入选择器31的输入端与第三查找表逻辑组29的输出端及第四查找表逻辑组30的输出端连接,第五二输入选择器31的选择控制端与第三查找表逻辑组29的AX选择控制端连接,第五二输入选择器31的输出端输出第二O9A信号,第五二输入选择器31的输出端还与第六二输入选择器32的输入端连接,第六二输入选择器32的输入端还与第一二输入选择器24的输出端连接,第六二输入选择器32的选择控制端与第四查找表逻辑组22的AX选择控制端连接,第六二输入选择器32的输出端输出第二O10A信号。
图3中示出了四个功能函数组的级联,四个功能函数组扩展了上述第一功能函数组21与第二功能函数组28的输出,当有多个第一功能函数组21与第二功能函数组28时,形成首尾相接,此处的首尾相接是指二输入选择器输入信号与输出信号间的连接,如当只有第一功能函数组21与第二功能函数组28时,第六二输入选择器32的输入端就需要与第一二输入选择器24的输出端连接,形成一个首尾连接。当有多个第一功能函数组21与第二功能函数组28级联时,对应的首尾连接与上述对应,此处不再赘述。
进一步地,图3中第一功能函数组21及第二功能函数组28具有相同的结构形式,此时,在具体实施时,以所述第一功能函数组21或第二功能函数组28作为一个最小重复单元,当有多个第一功能函数组21或第二功能函数组28重复布置存在时,第一功能函数组21与相邻的功能函数组通过二输入选择器进行所需的输入扩展级联,即作为最小重复单元的第一功能函数组21或第二功能函数组28能够与其邻近的重复的功能函数组进行所需的级联,具体级联结构可以参照图3所示。
如图4所示,所述功能函数组包括第一功能函数组21及第二功能函数组28,所述第一功能函数组21与第二功能函数组28间组合进行高速配置扩展时,第一功能函数组21包括第一查找表逻辑组22、第二查找表逻辑组23、第一二输入选择器24及第二二输入选择器25;第二功能函数组28包括第三查找表逻辑组29、第四查找表逻辑组30及第五二输入选择器31,第一查找表逻辑组22与第三查找表逻辑组29位于相同一列,第二查找表逻辑组23与第四查找表逻辑组30位于相同一列;;
第一查找表逻辑组22的输出端及第二查找表逻辑组23的输出端均与第一二输入选择器24的输入端连接,第一二输入选择器24的选择控制端与第二查找表逻辑组23的AX选择控制端连接,第一二输入选择器24的输出端输出第一O9A信号,第一二输入选择器24的输出端与第二二输入选择器25的输入端连接,第二二输入选择器25的输入端还与第五二输入选择器31的输出端连接,第二二输入选择器25的选择控制端与第一查找表逻辑组22的AX选择控制端连接;第二二输入选择器25的输出端输出第一O10A信号;
第五二输入选择器31的输入端分别与第三查找表逻辑组29的输出端及第四查找表逻辑组30的输出端连接,第五二输入选择器31的选择控制端与第四查找表逻辑组30的AX选择控制端连接,第五二输入选择器31的输出端输出第二O9A信号。
图4中的级联方式中,将第一功能函数组21与第二功能函数组28作为一组,当需要多个级联时,需要多组的第一功能函数组21与第二功能函数组28。
进一步地,以第一功能函数组21与第二功能函数组28作为一个级联单元,其中第二功能函数组内查找表逻辑组的级联结构输出作为第一功能函数组21内二输入选择器的一个进位输入,从而实现所需的级联扩展。
上述配置扩展中,在同一个功能函数组中,将位于同一个功能函数组中的两个查找表逻辑组通过一个二输入选择器构成32:1的多路复用器,输出为O9A信号,二输入选择器的选择控制信号通过查找表逻辑组中的AX选择控制端输出获得,由于在同一个功能函数组中实现,延时较小。把相邻的两个功能函数组级联,即将两个O9A信号通过一个二输入选择器,构成一个64:1的多路复用器,64:1的多路复用器的输出为O10A,其中O10A的级联方式可分为两种,图3为首尾相接的级联结构,这种级联方式,任意两个相邻功能函数组间都可以配置成一个64位输入的多路复用器。图4为分组级联结构,形成的三十二位多路复用器的输出作为一组,通过级联配置成一个64位输入的多路复用器。
图3和图4只示出了最基本的结构,在具体实施时,可以继续扩展设计配置成128位,256位,512位等。由于只需要两个功能函数组就可以实现64位的数据操作,因此级联线短,实现方便,为高速配置方式,但此种配置方式的数据输入,不在同一条数据链上,一条数据链位于同一条竖直的LG输入,因此在进行配置时,对于超过16位的多路复用器,数据流式的逻辑应用受到一定限制。
如图5所示,所述功能函数组包括第一功能函数组21及第二功能函数组28,所述第一功能函数组21与第二功能函数组28间组合进行数据流配置扩展时,所述第一功能函数组21包括第一查找表逻辑组22及第三二输入选择器26;第二功能函数组28包括第三查找表逻辑组29及第七二输入选择器33;第一查找表逻辑组22与第三查找表逻辑组29位于相同一列,第二查找表逻辑组23与第四查找表逻辑组30位于相同一列;
第一查找表逻辑组22的输出端及第三查找表逻辑组29的输出端均与第三二输入选择器26的输入端连接,第三二输入选择器26的选择控制端与第一查找表逻辑组22的AI选择控制端连接,第三二输入选择器26的输出端输出O9B信号;
第七二输入选择器33的两输入端均与第三二输入选择器26的输出端连接,第七二输入选择器33的选择控制端与第三查找表逻辑组29的AI选择控制端连接,第七二输入选择器33的输出端输出O10B信号。
上述利用第一功能函数组21的第一查找表逻辑组22、第三二输入选择器26;第二功能函数组28的第三查找表逻辑组29及第七二输入选择器33进行配置扩展级联,形成的级联结构称之为B类配置。
所述功能函数组包括第一功能函数组21及第二功能函数组28,所述第一功能函数组21与第二功能函数组28间组合进行数据流配置扩展时,所述第一功能函数组21包括第一查找表逻辑组22及第三二输入选择器26;第二功能函数组28包括第三查找表逻辑组29及第七二输入选择器33;第一查找表逻辑组22与第三查找表逻辑组29位于相同一列,第二查找表逻辑组23与第四查找表逻辑组30位于相同一列;
第二查找表逻辑组23的输出端及第四查找表逻辑组30的输出端均与第四二输入选择器27的输入端连接,第四二输入选择器27的选择控制端与第二查找表逻辑组23的AI选择控制端连接,第四二输入选择器27的输出端输出O9C信号;
第八二输入选择器34的输入端均与第四二输入选择器27的输出端连接,第八二输入选择器34的选择控制端与第四查找表逻辑组30的AI选择控制端连接,第八二输入选择器34的输出端输出O10C信号。
上述利用第一功能函数组21的第二查找表逻辑组23及第四二输入选择器27,同时利用第二功能函数组28的第四查找表逻辑组30及第八二输入选择器34进行扩展级联,形成的级联结构称之为C类配置。
上述配置扩展为数据流配置方式,数据流配置包含B类配置方式和C类配置方式,简化如图5所示,其中B类配置方式为图中第三二输入选择器26,第七二输入选择器33实现路径,C类配置方式为图中第四二输入选择器27,第八二输入选择器34实现路径。两种配置方式由两个功能函数组的查找表逻辑组的O8输出,通过一个二输入选择器,构成一个32:1的多路复用器,输出为O9B信号或O9C信号,两个O9B信号或O9C信号通过一个二输入选择器,构成一个64:1的多路复用器,输出分别为O10A信号和O10B信号。B类配置方式和C类配置方式原理相同,且可以同时进行配置,其中两个功能函数组配置成一个三十二位的多路复用器,四个功能函数组配置成一个64位多路复用器。相对于高速配置扩展,在相同输入下,物理级联结构高度多了一倍,但是该配置方式,由于B类配置或C类配置的所有输入数据位于同一条数据链路上,因此在实现多路复用器逻辑配置的同时,可以实现数据流的逻辑应用。
因此可以根据用户的应用要求,灵活地选择,进行不同的扩展配置,其中高速配置扩展和数据流配置扩展不可以同时进行,第二类扩展方式的B类配置和C类配置可以同时进行,对于更大位数数据流的多路复用器,如128位,256位,512位,可以用同样方式继续进行扩展级联,两个O10信号输出可以构成一个128位的O11信号输出,两个O11信号输出可以构成一个256位的O12信号输出以及扩展为更多位数的输出等。
本发明可以直接为用户提供基本模块宽达64位的多路复用器结构,并且可以根据用户的要求进行灵活扩展,可实现高速配置的扩展方式或数据流式配置的扩展方式,同时由于功能函数组与功能函数组之间的连接为直接级联结构,无须通过布局布线互连资源,不仅可以提高进位速度,在配置较复杂的逻辑函数时,可以更加充分地利用走线资源,有效地减轻布局布线程序的负担。
Claims (10)
1.一种二维可扩展多路复用器的级联结构,包括若干功能函数组,其特征是,所述功能函数组内设置至少一个查找表逻辑组;一个功能函数组内的查找表逻辑组与所在功能函数组内的查找表逻辑组利用二输入选择器进行级联,或一个功能函数组内的查找表逻辑组与相邻功能函数组内的查找表逻辑组利用二输入选择器进行级联。
2.根据权利要求1所述的二维可扩展多路复用器的级联结构,其特征是:所述查找表逻辑组包括二输入多路复用器、四输入多路复用器、八输入多路复用器或十六输入多路复用器。
3.根据权利要求1所述的二维可扩展多路复用器的级联结构,其特征是:所述功能函数组内设置两个查找表逻辑组,两个查找表逻辑组在功能函数组内呈两列布置。
4.根据权利要求3所述的二维可扩展多路复用器的级联结构,其特征是:以所述功能函数组作为一个最小重复单元,多个所述功能函数组重复布置存在时,相邻功能函数组内的查找表逻辑组通过二输入选择器进行级联。
5.根据权利要求3所述的二维可扩展多路复用器的级联结构,其特征是:以两个所述功能函数组作为一个级联单元,其中一个功能函数组作为另一功能函数组的进位输出,两个功能函数组利用二输入选择器进行级联。
6.根据权利要求3所述的二维可扩展多路复用器的级联结构,其特征是:所述功能函数组包括第一功能函数组(21)及第二功能函数组(28),所述第一功能函数组(21)与第二功能函数组(28)间组合进行高速配置扩展时,第一功能函数组(21)包括第一查找表逻辑组(22)、第二查找表逻辑组(23)、第一二输入选择器(24)及第二二输入选择器(25);第二功能函数组(28)包括第三查找表逻辑组(29)、第四查找表逻辑组(30)、第五二输入选择器(31)及第六二输入选择器(32),第一查找表逻辑组(22)与第三查找表逻辑组(29)位于相同一列,第二查找表逻辑组(23)与第四查找表逻辑组(30)位于相同一列;
第一查找表逻辑组(22)的输出端及第二查找表逻辑组(23)的输出端均与第一二输入选择器(24)的输入端连接,第一二输入选择器(24)的选择控制端与第二查找表逻辑组(23)的AX选择控制端连接,第一二输入选择器(24)的输出端输出第一O9A信号;第二二输入选择器(25)的输入端与第一二输入选择器(24)的输出端及第五二输入选择器(31)的输出端连接,第二二输入选择器(25)的选择控制端与第一查找表逻辑组(22)的AX选择控制端连接,第二二输入选择器(25)的输出端输出第一O10A信号;
第五二输入选择器(31)的输入端与第三查找表逻辑组(29)的输出端及第四查找表逻辑组(30)的输出端连接,第五二输入选择器(31)的选择控制端与第三查找表逻辑组(29)的AX选择控制端连接,第五二输入选择器(31)的输出端输出第二O9A信号,第五二输入选择器(31)的输出端还与第六二输入选择器(32)的输入端连接,第六二输入选择器(32)的输入端还与第一二输入选择器(24)的输出端连接,第六二输入选择器(32)的选择控制端与第四查找表逻辑组(22)的AX选择控制端连接,第六二输入选择器(32)的输出端输出第二O10A信号。
7.根据权利要求3所述的二维可扩展多路复用器的级联结构,其特征是:所述功能函数组包括第一功能函数组(21)及第二功能函数组(28),所述第一功能函数组(21)与第二功能函数组(28)间组合进行高速配置扩展时,第一功能函数组(21)包括第一查找表逻辑组(22)、第二查找表逻辑组(23)、第一二输入选择器(24)及第二二输入选择器(25);第二功能函数组(28)包括第三查找表逻辑组(29)、第四查找表逻辑组(30)及第五二输入选择器(31),第一查找表逻辑组(22)与第三查找表逻辑组(29)位于相同一列,第二查找表逻辑组(23)与第四查找表逻辑组(30)位于相同一列;
第一查找表逻辑组(22)的输出端及第二查找表逻辑组(23)的输出端均与第一二输入选择器(24)的输入端连接,第一二输入选择器(24)的选择控制端与第二查找表逻辑组(23)的AX选择控制端连接,第一二输入选择器(24)的输出端输出第一O9A信号,第一二输入选择器(24)的输出端与与第二二输入选择器(25)的输入端连接,第二二输入选择器(25)的输入端还与第五二输入选择器(31)的输出端连接,第二二输入选择器(25)的选择控制端与第一查找表逻辑组(22)的AX选择控制端连接;第二二输入选择器(25)的输出端输出第一O10A信号;
第五二输入选择器(31)的输入端分别与第三查找表逻辑组(29)的输出端及第四查找表逻辑组(30)的输出端连接,第五二输入选择器(31)的选择控制端与第四查找表逻辑组(30)的AX选择控制端连接,第五二输入选择器(31)的输出端输出第二O9A信号。
8.根据权利要求3所述的二维可扩展多路复用器的级联结构,其特征是:所述功能函数组包括第一功能函数组(21)及第二功能函数组(28),所述第一功能函数组(21)与第二功能函数组(28)间组合进行数据流配置扩展时,所述第一功能函数组(21)包括第一查找表逻辑组(22)及第三二输入选择器(26);第二功能函数组(28)包括第三查找表逻辑组(29)及第七二输入选择器(33);第一查找表逻辑组(22)与第三查找表逻辑组(29)位于相同一列,第二查找表逻辑组(23)与第四查找表逻辑组(30)位于相同一列;
第一查找表逻辑组(22)的输出端及第三查找表逻辑组(29)的输出端均与第三二输入选择器(26)的输入端连接,第三二输入选择器(26)的选择控制端与第一查找表逻辑组(22)的AI选择控制端连接,第三二输入选择器(26)的输出端输出O9B信号;
第七二输入选择器(33)的两输入端均与第三二输入选择器(26)的输出端连接,第七二输入选择器(33)的选择控制端与第三查找表逻辑组(29)的AI选择控制端连接,第七二输入选择器(33)的输出端输出O10B信号。
9.根据权利要求3所述的二维可扩展多路复用器的级联结构,其特征是:所述功能函数组包括第一功能函数组(21)及第二功能函数组(28),所述第一功能函数组(21)与第二功能函数组(28)间组合进行数据流配置扩展时,所述第一功能函数组(21)包括第一查找表逻辑组(22)及第三二输入选择器(26);第二功能函数组(28)包括第三查找表逻辑组(29)及第七二输入选择器(33);第一查找表逻辑组(22)与第三查找表逻辑组(29)位于相同一列,第二查找表逻辑组(23)与第四查找表逻辑组(30)位于相同一列;
第二查找表逻辑组(23)的输出端及第四查找表逻辑组(30)的输出端均与第四二输入选择器(27)的输入端连接,第四二输入选择器(27)的选择控制端与第二查找表逻辑组(23)的AI选择控制端连接,第四二输入选择器(27)的输出端输出O9C信号;
第八二输入选择器(34)的输入端均与第四二输入选择器(27)的输出端连接,第八二输入选择器(34)的选择控制端与第四查找表逻辑组(30)的AI选择控制端连接,第八二输入选择器(34)的输出端输出O10C信号。
10.根据权利要求8所述的二维可扩展多路复用器的级联结构,其特征是:第一功能函数组(21)还包括第二查找表逻辑组(23)及第四二输入选择器(27);第二功能函数组(28)还包括第四查找表逻辑组(30)及第八二输入选择器(34);
第二查找表逻辑组(23)的输出端及第四查找表逻辑组(30)的输出端均与第四二输入选择器(27)的输入端连接,第四二输入选择器(27)的选择控制端与第二查找表逻辑组(23)的AI选择控制端连接,第四二输入选择器(27)的输出端输出O9C信号;
第八二输入选择器(34)的输入端均与第四二输入选择器(27)的输出端连接,第八二输入选择器(34)的选择控制端与第四查找表逻辑组(30)的AI选择控制端连接,第八二输入选择器(34)的输出端输出O10C信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410038488.7A CN103746686B (zh) | 2014-01-26 | 2014-01-26 | 二维可扩展多路复用器的级联结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410038488.7A CN103746686B (zh) | 2014-01-26 | 2014-01-26 | 二维可扩展多路复用器的级联结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103746686A true CN103746686A (zh) | 2014-04-23 |
CN103746686B CN103746686B (zh) | 2017-07-07 |
Family
ID=50503685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410038488.7A Active CN103746686B (zh) | 2014-01-26 | 2014-01-26 | 二维可扩展多路复用器的级联结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103746686B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016090597A1 (zh) * | 2014-12-11 | 2016-06-16 | 京微雅格(北京)科技有限公司 | 支持多模式可配置的六输入查找表结构和fpga器件 |
CN106301305A (zh) * | 2016-08-17 | 2017-01-04 | 中国电子科技集团公司第四十研究所 | 一种开关矩阵驱动电路及方法 |
CN113129842A (zh) * | 2019-12-31 | 2021-07-16 | Tcl集团股份有限公司 | 驱动板、背光驱动电路及背光系统 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030234667A1 (en) * | 2002-06-10 | 2003-12-25 | Stmicroelectronics Pvt. Ltd. | PLDs providing reduced delays in cascade chain circuits |
CN1540865A (zh) * | 2003-02-10 | 2004-10-27 | 阿尔特拉公司 | 可分裂的查找表及逻辑元件 |
CN101006646A (zh) * | 2004-08-19 | 2007-07-25 | 英特尔公司 | 多级可编程约翰逊计数器 |
CN101969306A (zh) * | 2010-09-07 | 2011-02-09 | 复旦大学 | Fpga可配置五输入查找表结构 |
CN102495360A (zh) * | 2011-12-16 | 2012-06-13 | 浙江大学 | 一种安全扫描寄存器、安全扫描链及其扫描方法 |
CN103259524A (zh) * | 2012-02-17 | 2013-08-21 | 京微雅格(北京)科技有限公司 | 一种采用快速级连结构的集成电路 |
CN203747793U (zh) * | 2014-01-26 | 2014-07-30 | 中国电子科技集团公司第五十八研究所 | 二维可扩展多路复用器的级联结构 |
-
2014
- 2014-01-26 CN CN201410038488.7A patent/CN103746686B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030234667A1 (en) * | 2002-06-10 | 2003-12-25 | Stmicroelectronics Pvt. Ltd. | PLDs providing reduced delays in cascade chain circuits |
CN1540865A (zh) * | 2003-02-10 | 2004-10-27 | 阿尔特拉公司 | 可分裂的查找表及逻辑元件 |
CN101006646A (zh) * | 2004-08-19 | 2007-07-25 | 英特尔公司 | 多级可编程约翰逊计数器 |
CN101969306A (zh) * | 2010-09-07 | 2011-02-09 | 复旦大学 | Fpga可配置五输入查找表结构 |
CN102495360A (zh) * | 2011-12-16 | 2012-06-13 | 浙江大学 | 一种安全扫描寄存器、安全扫描链及其扫描方法 |
CN103259524A (zh) * | 2012-02-17 | 2013-08-21 | 京微雅格(北京)科技有限公司 | 一种采用快速级连结构的集成电路 |
CN203747793U (zh) * | 2014-01-26 | 2014-07-30 | 中国电子科技集团公司第五十八研究所 | 二维可扩展多路复用器的级联结构 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016090597A1 (zh) * | 2014-12-11 | 2016-06-16 | 京微雅格(北京)科技有限公司 | 支持多模式可配置的六输入查找表结构和fpga器件 |
CN105874714A (zh) * | 2014-12-11 | 2016-08-17 | 京微雅格(北京)科技有限公司 | 支持多模式可配置的六输入查找表结构和fpga器件 |
CN105874714B (zh) * | 2014-12-11 | 2020-02-14 | 京微雅格(北京)科技有限公司 | 支持多模式可配置的六输入查找表结构和fpga器件 |
CN106301305A (zh) * | 2016-08-17 | 2017-01-04 | 中国电子科技集团公司第四十研究所 | 一种开关矩阵驱动电路及方法 |
CN106301305B (zh) * | 2016-08-17 | 2019-01-04 | 中国电子科技集团公司第四十一研究所 | 一种开关矩阵驱动电路及方法 |
CN113129842A (zh) * | 2019-12-31 | 2021-07-16 | Tcl集团股份有限公司 | 驱动板、背光驱动电路及背光系统 |
Also Published As
Publication number | Publication date |
---|---|
CN103746686B (zh) | 2017-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8536896B1 (en) | Programmable interconnect element and method of implementing a programmable interconnect element | |
US9859896B1 (en) | Distributed multi-die routing in a multi-chip module | |
EP2722989B1 (en) | Methods and apparatus for building bus interconnection networks using programmable interconnection resources | |
US7902862B2 (en) | High-bandwidth interconnect network for an integrated circuit | |
CN103762974B (zh) | 多功能可配置的六输入查找表结构 | |
US9966960B2 (en) | Configurable logic circuit including dynamic lookup table | |
CN203747793U (zh) | 二维可扩展多路复用器的级联结构 | |
CN105187050B (zh) | 一种可配置的五输入查找表电路 | |
CN107885485B (zh) | 一种基于超前进位实现快速加法的可编程逻辑单元结构 | |
CN103746686A (zh) | 二维可扩展多路复用器的级联结构 | |
JPWO2010106738A1 (ja) | 再構成可能な論理回路 | |
CN111047034B (zh) | 一种基于乘加器单元的现场可编程神经网络阵列 | |
US9747076B1 (en) | Parallel pseudo random bit sequence generation with adjustable width | |
CN103257842B (zh) | 一种加法进位信息输出的方法和一种加法器 | |
US20160315620A1 (en) | An extensible and configurable logic element, and an fpga device | |
US9455714B1 (en) | Cascaded LUT carry logic circuit | |
US9235498B1 (en) | Circuits for and methods of enabling the modification of an input data stream | |
CN100419734C (zh) | 一种面向计算的通用型可重构计算阵列装置 | |
US7725867B2 (en) | Gate-array or field programmable gate array | |
CN104252560A (zh) | 基于现场可编程门阵列的集中缓存式装置及设计方法 | |
US11323121B2 (en) | Programmable device structure based on mixed function storage unit | |
US8843541B1 (en) | Circuit and method for multiplying a signed value by a constant | |
US9954532B2 (en) | Integrated circuit and electronic device | |
US7719311B1 (en) | Integrated circuit with improved logic cells | |
JP2015231205A (ja) | フィールドプログラマブルゲートアレイ、フィールドプログラマブルゲートアレイ開発ツール、及び、フィールドプログラマブルゲートアレイ開発方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20201216 Address after: 2 / F, building B1, No. 777, Jianzhu West Road, Binhu District, Wuxi City, Jiangsu Province, 214000 Patentee after: WUXI ZHONGWEI YIXIN Co.,Ltd. Address before: Simulation Laboratory of No.58 Research Institute, No.5 Huihe Road, Binhu District, Wuxi City, Jiangsu Province Patentee before: The 58th Research Institute of China Electronics Technology Group Corp. |
|
TR01 | Transfer of patent right |