发明内容
本实用新型的目的是克服现有技术中存在的不足,提供一种二维可扩展多路复用器的级联结构,其结构紧凑,扩展灵活,可实现高速配置扩展或数据流式的扩展,提高进位速度,能更加充分地利用布线资源,减轻布线负担。
按照本实用新型提供的技术方案,所述二维可扩展多路复用器的级联结构,包括若干功能函数组,所述功能函数组内设置至少一个查找表逻辑组;一个功能函数组内的查找表逻辑组与所在功能函数组内的查找表逻辑组利用二输入选择器进行级联,或一个功能函数组内的查找表逻辑组与相邻功能函数组内的查找表逻辑组利用二输入选择器进行级联。
所述查找表逻辑组包括二输入多路复用器、四输入多路复用器、八输入多路复用器或十六输入多路复用器。
所述功能函数组内设置两个查找表逻辑组,两个查找表逻辑组在功能函数组内呈两列布置。
以所述功能函数组作为一个最小重复单元,多个所述功能函数组重复布置存在时,相邻功能函数组内的查找表逻辑组通过二输入选择器进行级联。
以两个所述功能函数组作为一个级联单元,其中一个功能函数组作为另一功能函数组的进位输出,两个功能函数组利用二输入选择器进行级联。
所述功能函数组包括第一功能函数组及第二功能函数组,所述第一功能函数组与第二功能函数组间组合进行高速配置扩展时,第一功能函数组包括第一查找表逻辑组、第二查找表逻辑组、第一二输入选择器及第二二输入选择器;第二功能函数组包括第三查找表逻辑组、第四查找表逻辑组、第五二输入选择器及第六二输入选择器,第一查找表逻辑组与第三查找表逻辑组位于相同一列,第二查找表逻辑组与第四查找表逻辑组位于相同一列;
第一查找表逻辑组的输出端及第二查找表逻辑组的输出端均与第一二输入选择器的输入端连接,第一二输入选择器的选择控制端与第二查找表逻辑组的AX选择控制端连接,第一二输入选择器的输出端输出第一O9A信号;第二二输入选择器的输入端与第一二输入选择器的输出端及第五二输入选择器的输出端连接,第二二输入选择器的选择控制端与第一查找表逻辑组的AX选择控制端连接,第二二输入选择器的输出端输出第一O10A信号;
第五二输入选择器的输入端与第三查找表逻辑组的输出端及第四查找表逻辑组的输出端连接,第五二输入选择器的选择控制端与第三查找表逻辑组的AX选择控制端连接,第五二输入选择器的输出端输出第二O9A信号,第五二输入选择器的输出端还与第六二输入选择器的输入端连接,第六二输入选择器的输入端还与第一二输入选择器的输出端连接,第六二输入选择器的选择控制端与第四查找表逻辑组的AX选择控制端连接,第六二输入选择器的输出端输出第二O10A信号。
所述功能函数组包括第一功能函数组及第二功能函数组,所述第一功能函数组与第二功能函数组间组合进行高速配置扩展时,第一功能函数组包括第一查找表逻辑组、第二查找表逻辑组、第一二输入选择器及第二二输入选择器;第二功能函数组包括第三查找表逻辑组、第四查找表逻辑组及第五二输入选择器,第一查找表逻辑组与第三查找表逻辑组位于相同一列,第二查找表逻辑组与第四查找表逻辑组位于相同一列;
第一查找表逻辑组的输出端及第二查找表逻辑组的输出端均与第一二输入选择器的输入端连接,第一二输入选择器的选择控制端与第二查找表逻辑组的AX选择控制端连接,第一二输入选择器的输出端输出第一O9A信号,第一二输入选择器的输出端与与第二二输入选择器的输入端连接,第二二输入选择器的输入端还与第五二输入选择器的输出端连接,第二二输入选择器的选择控制端与第一查找表逻辑组的AX选择控制端连接;第二二输入选择器的输出端输出第一O10A信号;
第五二输入选择器的输入端分别与第三查找表逻辑组的输出端及第四查找表逻辑组的输出端连接,第五二输入选择器的选择控制端与第四查找表逻辑组的AX选择控制端连接,第五二输入选择器的输出端输出第二O9A信号。
所述功能函数组包括第一功能函数组及第二功能函数组,所述第一功能函数组与第二功能函数组间组合进行数据流配置扩展时,所述第一功能函数组包括第一查找表逻辑组及第三二输入选择器;第二功能函数组包括第三查找表逻辑组及第七二输入选择器;第一查找表逻辑组与第三查找表逻辑组位于相同一列,第二查找表逻辑组与第四查找表逻辑组位于相同一列;
第一查找表逻辑组的输出端及第三查找表逻辑组的输出端均与第三二输入选择器的输入端连接,第三二输入选择器的选择控制端与第一查找表逻辑组的AI选择控制端连接,第三二输入选择器的输出端输出O9B信号;
第七二输入选择器的两输入端均与第三二输入选择器的输出端连接,第七二输入选择器的选择控制端与第三查找表逻辑组的AI选择控制端连接,第七二输入选择器的输出端输出O10B信号。
所述功能函数组包括第一功能函数组及第二功能函数组,所述第一功能函数组与第二功能函数组间组合进行数据流配置扩展时,所述第一功能函数组包括第一查找表逻辑组及第三二输入选择器;第二功能函数组包括第三查找表逻辑组及第七二输入选择器;第一查找表逻辑组与第三查找表逻辑组位于相同一列,第二查找表逻辑组与第四查找表逻辑组位于相同一列;
第二查找表逻辑组的输出端及第四查找表逻辑组的输出端均与第四二输入选择器的输入端连接,第四二输入选择器的选择控制端与第二查找表逻辑组的AI选择控制端连接,第四二输入选择器的输出端输出O9C信号;
第八二输入选择器的输入端均与第四二输入选择器的输出端连接,第八二输入选择器的选择控制端与第四查找表逻辑组的AI选择控制端连接,第八二输入选择器的输出端输出O10C信号。
第一功能函数组还包括第二查找表逻辑组及第四二输入选择器;第二功能函数组还包括第四查找表逻辑组及第八二输入选择器;
第二查找表逻辑组的输出端及第四查找表逻辑组的输出端均与第四二输入选择器的输入端连接,第四二输入选择器的选择控制端与第二查找表逻辑组的AI选择控制端连接,第四二输入选择器的输出端输出O9C信号;
第八二输入选择器的输入端均与第四二输入选择器的输出端连接,第八二输入选择器的选择控制端与第四查找表逻辑组的AI选择控制端连接,第八二输入选择器的输出端输出O10C信号。
本实用新型的优点:可以直接为用户提供基本模块宽达64位的多路复用器结构,并且可以根据用户的要求进行灵活扩展,可实现高速配置的扩展方式或数据流式配置的扩展方式,同时由于功能函数组与功能函数组之间的连接为直接级联结构,无须通过布局布线互连资源,不仅可以提高进位速度,在配置较复杂的逻辑函数时,可以更加充分地利用走线资源,有效地减轻布局布线程序的负担。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。
一个四输入的查找表LUT4(Look-up Table,简称LUT),最大可以实现一个2:1(二位输入一位输出)的多路复用器MUX,用查找表结构实现多路复用器的基本原理可以简述如下,表1为一个LUT4实现一个2:1的MUX的真值表,其中A,B,C为查找表LUT4中四个输入控制信号中的三个,由真值表可知,当C=0时,Y=A;当C=1时,Y=B,即实现了一个2:1的MUX,其中C作为选择信号,A,B作为输入信号,Y中的值通过查找表的静态地址SRAM值进行配置,则用查找表的方法实现了一个2:1的MUX。
同样方法,对于一个六输入的查找表LUT6,可以用其中二个信号作为选择信号,剩下四个信号作为输入信号,因此最大可以实现一个4:1(四位输入一位输出)的多路复用器。传统的FPGA中,每个可配置逻辑单元中,包含两个独立的逻辑块,每个逻辑块中的多路复用器基本结构如图1所示,一个逻辑块中包含四个六输入查找表及三个可配置的二输入选择器,即一个逻辑块中包含第一六输入查找表11、第二六输入查找表12、第三六输入查找表13、第四六输入查找表14、第九二输入选择器15、第十二输入选择器16及第十一二输入选择器17;把四个六输入分为两组,在具体实施时,第一六输入查找表11与第二六输入查找表12一组,第三六输入查找表13与第四六输入查找表14为另一组,第一六输入查找表11与第二六输入查找表12通过第十一二输入选择器17选择输出,形成一个8:1(八位输入一位输出)的多路复用器。第三六输入查找表13及第四六输入查找表14通过第九二输入选择器15选择输出,形成另一个8:1的多路复用器。通过第十二输入选择器15将两个8:1的多路复用器形成16:1的多路复用器。
表1
A |
B |
C |
Y |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
为了能够满足灵活配置的要求,提高进位速度,在配置较为复杂的逻辑函数时,可以更加充分地利用走线资源,本实用新型二维可扩展多路复用器的级联结构,包括若干功能函数组,所述功能函数组内设置至少一个查找表逻辑组;一个功能函数组内的查找表逻辑组与所在功能函数组内的查找表逻辑组利用二输入选择器进行级联,或一个功能函数组内的查找表逻辑组与相邻功能函数组内的查找表逻辑组利用二输入选择器进行级联。
所述查找表逻辑组包括二输入多路复用器、四输入多路复用器、八输入多路复用器或十六输入多路复用器。所述功能函数组内设置两个查找表逻辑组,两个查找表逻辑组在功能函数组内呈两列布置,在级联时,每列的查找表逻辑组形成一个数据链。
如图2所示:示出了可配置逻辑单元内包含四个功能函数组(FunctionGroup,简称FG),每个功能函数组中包含两个查找表逻辑组(LUT Group,简称LG)和四个用于位数扩展的二输入选择器。本实用新型实施例中,LG(查找表逻辑组)的内部结构可以采用图1所示的一个逻辑块,即一个LG中包含了四个六输入查找表以及三个二输入选择器,一个LG最大可以实现一个16:1的多路复用器,输出为O8信号;两个O8信号,通过一个二输入选择器,可以实现一个32:1(三十二位输入一位输出)的多路复用器,所述32:1的多路复用器输出为O9信号;两个O9信号通过一个二输入选择器,可以实现一个64:1(六十四位输入一位输出)的多路复用器,输出为O10信号;两个O10信号之间可以继续扩展级联,形成更大输入的多路复用器。本实用新型实施例中,LG还可以采用其他形式的基本结构,如4:1的多路复用器,8:1的多路复用器或其他形式需要的多路复用器。
上述四个功能函数组中包含了两组功能函数,一组为第一功能函数组21,另一组为第二功能函数组28,第一功能函数组21及第二功能函数组28内均包括两个查找表逻辑组及四个二输入选择器。
本实用新型实施例中,依据图2中的可配置逻辑单元的组合配置的最大输出为O10,具体扩展方式分为两大类:第一类扩展方式为高速配置方式,其中三十二位的输出为O9A,64位的输出为O10A;第二类扩展方式数据流配置方式,其中32位的输出分别为O9B和O9C,64位的输出分别为O10A和O10B,一个FG中包含3个O9输出和1个O10输出或1个O9输出和3个O10输出,其排列方式为间隔排列,对于更大位数的数据流,可以通过开关矩阵和局部走线进行配置实现。
图2中示出了功能函数组进行所有配置扩展的级联形式,即包含了第一类扩展与第二类扩展的所有配置组合,在具体实施时,需要择一进行扩展。如图3和图4所示为进行第一类高速配置扩展的形式,图5为进行第二类高速配置扩展的形式。
如图3所示,具体地,所述功能函数组包括第一功能函数组21及第二功能函数组28,所述第一功能函数组21与第二功能函数组28间组合进行高速配置扩展时,第一功能函数组21包括第一查找表逻辑组22、第二查找表逻辑组23、第一二输入选择器24及第二二输入选择器25;第二功能函数组28包括第三查找表逻辑组29、第四查找表逻辑组30、第五二输入选择器31及第六二输入选择器32,第一查找表逻辑组22与第三查找表逻辑组29位于相同一列,第二查找表逻辑组23与第四查找表逻辑组30位于相同一列;
第一查找表逻辑组22的输出端及第二查找表逻辑组23的输出端均与第一二输入选择器24的输入端连接,第一二输入选择器24的选择控制端与第二查找表逻辑组23的AX选择控制端连接,第一二输入选择器24的输出端输出第一O9A信号;第二二输入选择器25的输入端与第一二输入选择器24的输出端及第五二输入选择器31的输出端连接,第二二输入选择器25的选择控制端与第一查找表逻辑组22的AX选择控制端连接,第二二输入选择器25的输出端输出第一O10A信号;
第五二输入选择器31的输入端与第三查找表逻辑组29的输出端及第四查找表逻辑组30的输出端连接,第五二输入选择器31的选择控制端与第三查找表逻辑组29的AX选择控制端连接,第五二输入选择器31的输出端输出第二O9A信号,第五二输入选择器31的输出端还与第六二输入选择器32的输入端连接,第六二输入选择器32的输入端还与第一二输入选择器24的输出端连接,第六二输入选择器32的选择控制端与第四查找表逻辑组22的AX选择控制端连接,第六二输入选择器32的输出端输出第二O10A信号。
图3中示出了四个功能函数组的级联,四个功能函数组扩展了上述第一功能函数组21与第二功能函数组28的输出,当有多个第一功能函数组21与第二功能函数组28时,形成首尾相接,此处的首尾相接是指二输入选择器输入信号与输出信号间的连接,如当只有第一功能函数组21与第二功能函数组28时,第六二输入选择器32的输入端就需要与第一二输入选择器24的输出端连接,形成一个首尾连接。当有多个第一功能函数组21与第二功能函数组28级联时,对应的首尾连接与上述对应,此处不再赘述。
进一步地,图3中第一功能函数组21及第二功能函数组28具有相同的结构形式,此时,在具体实施时,以所述第一功能函数组21或第二功能函数组28作为一个最小重复单元,当有多个第一功能函数组21或第二功能函数组28重复布置存在时,第一功能函数组21与相邻的功能函数组通过二输入选择器进行所需的输入扩展级联,即作为最小重复单元的第一功能函数组21或第二功能函数组28能够与其邻近的重复的功能函数组进行所需的级联,具体级联结构可以参照图3所示。
如图4所示,所述功能函数组包括第一功能函数组21及第二功能函数组28,所述第一功能函数组21与第二功能函数组28间组合进行高速配置扩展时,第一功能函数组21包括第一查找表逻辑组22、第二查找表逻辑组23、第一二输入选择器24及第二二输入选择器25;第二功能函数组28包括第三查找表逻辑组29、第四查找表逻辑组30及第五二输入选择器31,第一查找表逻辑组22与第三查找表逻辑组29位于相同一列,第二查找表逻辑组23与第四查找表逻辑组30位于相同一列;;
第一查找表逻辑组22的输出端及第二查找表逻辑组23的输出端均与第一二输入选择器24的输入端连接,第一二输入选择器24的选择控制端与第二查找表逻辑组23的AX选择控制端连接,第一二输入选择器24的输出端输出第一O9A信号,第一二输入选择器24的输出端与第二二输入选择器25的输入端连接,第二二输入选择器25的输入端还与第五二输入选择器31的输出端连接,第二二输入选择器25的选择控制端与第一查找表逻辑组22的AX选择控制端连接;第二二输入选择器25的输出端输出第一O10A信号;
第五二输入选择器31的输入端分别与第三查找表逻辑组29的输出端及第四查找表逻辑组30的输出端连接,第五二输入选择器31的选择控制端与第四查找表逻辑组30的AX选择控制端连接,第五二输入选择器31的输出端输出第二O9A信号。
图4中的级联方式中,将第一功能函数组21与第二功能函数组28作为一组,当需要多个级联时,需要多组的第一功能函数组21与第二功能函数组28。
进一步地,以第一功能函数组21与第二功能函数组28作为一个级联单元,其中第二功能函数组内查找表逻辑组的级联结构输出作为第一功能函数组21内二输入选择器的一个进位输入,从而实现所需的级联扩展。
上述配置扩展中,在同一个功能函数组中,将位于同一个功能函数组中的两个查找表逻辑组通过一个二输入选择器构成32:1的多路复用器,输出为O9A信号,二输入选择器的选择控制信号通过查找表逻辑组中的AX选择控制端输出获得,由于在同一个功能函数组中实现,延时较小。把相邻的两个功能函数组级联,即将两个O9A信号通过一个二输入选择器,构成一个64:1的多路复用器,64:1的多路复用器的输出为O10A,其中O10A的级联方式可分为两种,图3为首尾相接的级联结构,这种级联方式,任意两个相邻功能函数组间都可以配置成一个64位输入的多路复用器。图4为分组级联结构,形成的三十二位多路复用器的输出作为一组,通过级联配置成一个64位输入的多路复用器。
图3和图4只示出了最基本的结构,在具体实施时,可以继续扩展设计配置成128位,256位,512位等。由于只需要两个功能函数组就可以实现64位的数据操作,因此级联线短,实现方便,为高速配置方式,但此种配置方式的数据输入,不在同一条数据链上,一条数据链位于同一条竖直的LG输入,因此在进行配置时,对于超过16位的多路复用器,数据流式的逻辑应用受到一定限制。
如图5所示,所述功能函数组包括第一功能函数组21及第二功能函数组28,所述第一功能函数组21与第二功能函数组28间组合进行数据流配置扩展时,所述第一功能函数组21包括第一查找表逻辑组22及第三二输入选择器26;第二功能函数组28包括第三查找表逻辑组29及第七二输入选择器33;第一查找表逻辑组22与第三查找表逻辑组29位于相同一列,第二查找表逻辑组23与第四查找表逻辑组30位于相同一列;
第一查找表逻辑组22的输出端及第三查找表逻辑组29的输出端均与第三二输入选择器26的输入端连接,第三二输入选择器26的选择控制端与第一查找表逻辑组22的AI选择控制端连接,第三二输入选择器26的输出端输出O9B信号;
第七二输入选择器33的两输入端均与第三二输入选择器26的输出端连接,第七二输入选择器33的选择控制端与第三查找表逻辑组29的AI选择控制端连接,第七二输入选择器33的输出端输出O10B信号。
上述利用第一功能函数组21的第一查找表逻辑组22、第三二输入选择器26;第二功能函数组28的第三查找表逻辑组29及第七二输入选择器33进行配置扩展级联,形成的级联结构称之为B类配置。
所述功能函数组包括第一功能函数组21及第二功能函数组28,所述第一功能函数组21与第二功能函数组28间组合进行数据流配置扩展时,所述第一功能函数组21包括第一查找表逻辑组22及第三二输入选择器26;第二功能函数组28包括第三查找表逻辑组29及第七二输入选择器33;第一查找表逻辑组22与第三查找表逻辑组29位于相同一列,第二查找表逻辑组23与第四查找表逻辑组30位于相同一列;
第二查找表逻辑组23的输出端及第四查找表逻辑组30的输出端均与第四二输入选择器27的输入端连接,第四二输入选择器27的选择控制端与第二查找表逻辑组23的AI选择控制端连接,第四二输入选择器27的输出端输出O9C信号;
第八二输入选择器34的输入端均与第四二输入选择器27的输出端连接,第八二输入选择器34的选择控制端与第四查找表逻辑组30的AI选择控制端连接,第八二输入选择器34的输出端输出O10C信号。
上述利用第一功能函数组21的第二查找表逻辑组23及第四二输入选择器27,同时利用第二功能函数组28的第四查找表逻辑组30及第八二输入选择器34进行扩展级联,形成的级联结构称之为C类配置。
上述配置扩展为数据流配置方式,数据流配置包含B类配置方式和C类配置方式,简化如图5所示,其中B类配置方式为图中第三二输入选择器26,第七二输入选择器33实现路径,C类配置方式为图中第四二输入选择器27,第八二输入选择器34实现路径。两种配置方式由两个功能函数组的查找表逻辑组的O8输出,通过一个二输入选择器,构成一个32:1的多路复用器,输出为O9B信号或O9C信号,两个O9B信号或O9C信号通过一个二输入选择器,构成一个64:1的多路复用器,输出分别为O10A信号和O10B信号。B类配置方式和C类配置方式原理相同,且可以同时进行配置,其中两个功能函数组配置成一个三十二位的多路复用器,四个功能函数组配置成一个64位多路复用器。相对于高速配置扩展,在相同输入下,物理级联结构高度多了一倍,但是该配置方式,由于B类配置或C类配置的所有输入数据位于同一条数据链路上,因此在实现多路复用器逻辑配置的同时,可以实现数据流的逻辑应用。
因此可以根据用户的应用要求,灵活地选择,进行不同的扩展配置,其中高速配置扩展和数据流配置扩展不可以同时进行,第二类扩展方式的B类配置和C类配置可以同时进行,对于更大位数数据流的多路复用器,如128位,256位,512位,可以用同样方式继续进行扩展级联,两个O10信号输出可以构成一个128位的O11信号输出,两个O11信号输出可以构成一个256位的O12信号输出以及扩展为更多位数的输出等。
本实用新型可以直接为用户提供基本模块宽达64位的多路复用器结构,并且可以根据用户的要求进行灵活扩展,可实现高速配置的扩展方式或数据流式配置的扩展方式,同时由于功能函数组与功能函数组之间的连接为直接级联结构,无须通过布局布线互连资源,不仅可以提高进位速度,在配置较复杂的逻辑函数时,可以更加充分地利用走线资源,有效地减轻布局布线程序的负担。