CN105871366B - 抗单粒子效应的从亚阈值到超阈值的cmos电平转换电路 - Google Patents

抗单粒子效应的从亚阈值到超阈值的cmos电平转换电路 Download PDF

Info

Publication number
CN105871366B
CN105871366B CN201610201862.XA CN201610201862A CN105871366B CN 105871366 B CN105871366 B CN 105871366B CN 201610201862 A CN201610201862 A CN 201610201862A CN 105871366 B CN105871366 B CN 105871366B
Authority
CN
China
Prior art keywords
nmos tube
tube
grid
pmos
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610201862.XA
Other languages
English (en)
Other versions
CN105871366A (zh
Inventor
王海滨
戴茜茜
张学武
李庆武
刘小锋
孙洪文
华迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Campus of Hohai University
Original Assignee
Changzhou Campus of Hohai University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Campus of Hohai University filed Critical Changzhou Campus of Hohai University
Priority to CN201610201862.XA priority Critical patent/CN105871366B/zh
Publication of CN105871366A publication Critical patent/CN105871366A/zh
Application granted granted Critical
Publication of CN105871366B publication Critical patent/CN105871366B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/0033—Radiation hardening
    • H03K19/00338—In field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种抗单粒子效应的从亚阈值到超阈值的CMOS电平转换电路，其包括反相单元和抗单粒子效应的从亚阈值到超阈值的电平转换单元，反相单元包括信号输入端和信号输出端，信号输出端输出的信号反相于信号输入端输入的信号；抗单粒子效应的从亚阈值到超阈值的电平转换单元包括：四个PMOS管，可与上述四个PMOS管构成电平转换模块的四个NMOS管，以及可与上述四个PMOS管构成抗单粒子效应模块的四个NMOS管。亚阈值的初始信号经过反相器得到反相信号，将初始信号及其反相信号作为输入，经过电平转换单元能够实现从亚阈值到超阈值的电平转换，并且具有抗单粒子效应的效果。本发明可在传统电平转换器基础上进行改造，防止单粒子效应导致的输出错误。

Description

抗单粒子效应的从亚阈值到超阈值的CMOS电平转换电路
技术领域
本发明涉及单粒子效应抑制技术领域，特别是一种抗单粒子效应的从亚阈值到超阈值的CMOS电平转换电路。
背景技术
为了降低电子系统的功耗，很多芯片的工作电压变得越来越低。比如，处理器I/O电压正从1.8V降低到1.5V，而内核能够在低于1V的电压下工作。甚至于，处理器的内核中也存在多种电压域。电压降低方面的发展不均带来了系统设计者必须解决的关键性难题—如何在信号电平之间进行可靠的转换。
有些芯片能实现较高的逻辑电平至较低逻辑电平的转换，也有一些芯片能够将较低的逻辑电平转换成较高的逻辑电平。当这些逻辑转换芯片应用于空间环境中时，空间辐射高能粒子（如重离子、质子等）会穿透到电路的内部，电离产生额外的电子空穴对，从而被敏感节点吸收，并改变原来的电平。这种效应被称为单粒子效应（SEE），可能会引起系统错误，造成严重的故障。
发明内容
本发明要解决的技术问题为：提出一种抗单粒子效应单元的从亚阈值到超阈值的电平转换器，其可避免电路中某节点发生单粒子效应时，导致输出错误的情形。
本发明采取的技术方案具体为：一种抗单粒子效应的从亚阈值到超阈值的CMOS电平转换电路，包括反相单元，和抗单粒子效应的从亚阈值到超阈值的电平转换单元，其中：
反相单元包括信号输入端和信号输出端，信号输出端输出的信号反相于信号输入端输入的信号；
抗单粒子效应的从亚阈值到超阈值的电平转换单元包括：四个PMOS管，定义为第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；与上述四个PMOS管构成电平转换模块的四个NMOS管，定义为第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；以及与上述四个PMOS管构成抗单粒子效应模块的四个NMOS管，定义为第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管；
四个PMOS管的源极分别连接电源；第一PMOS管的漏极连接第五NMOS管的漏极、第二PMOS管的栅极，和第四PMOS管的栅极，并作为第一输出节点；第二PMOS管的漏极连接第六NMOS管的漏极、第五NMOS管的栅极，和第七NMOS管的栅极，并作为第二输出节点；第三PMOS管的漏极连接第七NMOS管的漏极、第六NMOS管的栅极，和第八NMOS管的栅极，并作为第三输出节点；第四PMOS管的漏极连接第八NMOS管的漏极、第一PMOS管的栅极，和第三PMOS管的栅极，并作为第四输出节点；第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管的源极分别接地；
第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管的源极分别接地，漏极分别对应连接第一输出节点、第二输出节点、第三输出节点和第四输出节点；第一NMOS管和第三NMOS管的栅极分别连接反相单元的信号输出端，第二NMOS管和第四NMOS管的栅极分别连接反相单元的信号输入端。
本发明在应用时，亚阈值的初始信号经过反相器得到反相信号，将初始信号及其反相信号作为输入，经过电平转换单元即能够实现从亚阈值到超阈值的电平转换，并且具有抗单粒子效应的效果。
进一步的，本发明的反相单元包括一个PMOS管和一个NMOS管，PMOS管的源极连接电源，漏极连接NMOS管的漏极，并作为反相单元的信号输出端；NMOS管的源极接地；PMOS管的栅极与NMOS管的栅极相连，并作为反相单元的信号输入端。
本发明的有益效果为：通过对传统的电平转换器进行电路改造，使得其电平转换单元能够进行单粒子效应的辨识，实现抗单粒子效应的目的，避免电路中某节点受辐射而发生翻转，导致输出错误。本发明电路运行可靠，结构简单成本低。
附图说明
图1所示为本发明一种实施例的反相单元电路结构示意图；
图2所示为电平转换单元部分电路结构示意图。
具体实施方式
以下结合附图和具体实施例进一步描述。
结合图1和图2，本发明抗单粒子效应的从亚阈值到超阈值的CMOS电平转换电路，包括反相单元，和抗单粒子效应的从亚阈值到超阈值的电平转换单元，其中：
反相单元包括信号输入端和信号输出端，信号输出端输出的信号反相于信号输入端输入的信号；
抗单粒子效应的从亚阈值到超阈值的电平转换单元包括：四个PMOS管，定义为第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；可与上述四个PMOS管构成电平转换模块的四个NMOS管，定义为第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；以及可与上述四个PMOS管构成抗单粒子效应模块的四个NMOS管，定义为第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管；
四个PMOS管的源极分别连接电源；第一PMOS管的漏极连接第五NMOS管的漏极、第二PMOS管的栅极，和第四PMOS管的栅极，并作为第一输出节点；第二PMOS管的漏极连接第六NMOS管的漏极、第五NMOS管的栅极，和第七NMOS管的栅极，并作为第二输出节点；第三PMOS管的漏极连接第七NMOS管的漏极、第六NMOS管的栅极，和第八NMOS管的栅极，并作为第三输出节点；第四PMOS管的漏极连接第八NMOS管的漏极、第一PMOS管的栅极，和第三PMOS管的栅极，并作为第四输出节点；第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管的源极分别接地；
第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管的源极分别接地，漏极分别对应连接第一输出节点、第二输出节点、第三输出节点和第四输出节点；第一NMOS管和第三NMOS管的栅极分别连接反相单元的信号输出端，第二NMOS管和第四NMOS管的栅极分别连接反相单元的信号输入端。
在应用时，亚阈值的初始信号经过反相器得到反相信号，将初始信号及其反相信号作为输入，经过电平转换单元即能够实现从亚阈值到超阈值的电平转换，并且具有抗单粒子效应的效果。
实施例
如图1，本实施例中，反相单元包括一个PMOS管MP1和一个NMOS管MN1，MP1的源极连接电源，漏极连接MN1的漏极，并作为反相单元的信号输出端Vsub_b；MN1的源极接地；MP1的栅极与MN1的栅极相连，并作为反相单元的信号输入端Vsub。
如图2，具有抗单粒子效应的从亚阈值到超阈值的电平转换单元由4个PMOS管MPX1、MPX2、MPX3、MPX4，和8个NMOS管MNX1、MNX2、MNX3、MNX4、MNX5、MNX6、MNX7、MNX8组成，其中MPX1、MPX2、MPX3、MPX4和MNX1、MNX2、MNX3、MNX4构成电平转换模块，MPX1、MPX2、MPX3、MPX4和MNX5、MNX6、MNX7、MNX8构成抗单粒子效应模块。
MPX1、MPX2、MPX3、MPX4的源极与电源VOH相连，漏极分别与MNX5、MNX6、MNX7、MNX8的漏极相连于A、B、C_OUT、D节点，即第一输出节点、第二输出节点、第三输出节点和第四输出节点；MNX5、MNX6、MNX7、MNX8的源极接地，MPX1和MPX3的栅极接D节点，MPX2和MPX4的栅极接A节点，MNX5和MNX7的栅极接B节点，MNX6和MNX8的栅极接C_OUT节点。MNX1、MNX2、MNX3、MNX4的源极接地，MNX1的漏极接A节点，其栅极接Vsub_b，MNX2的漏极接B节点，其栅极接Vsub，MNX3的漏极接C_OUT节点，其栅极接Vsub_b，MNX4的漏极接D节点，其栅极接Vsub。
电路在运行时，当Vsub为亚阈值的1时，经过反相器，输出Vsub_b为0，Vsub和Vsub_b作为电平转换单元的输入，此时，MNX5截止，MNX6导通，MNX7截止，MNX8导通，A节点为超阈值的1，B节点为0，C_OUT节点输出为超阈值的1，D节点为0。由此，实现了Vsub为亚阈值的1到C_OUT节点输出为超阈值的1 的电平转换。倘若发生单粒子效应，假设C_OUT节点受到粒子碰撞发生翻转，从而从超阈值的1翻转为0，则MNX6截止，MNX8截止，错误不会发生传递，而D节点为0，因此MPX3导通，C_OUT节点的错误0仍会被拉回超阈值的1，从而实现了抗单粒子效应的效果。
当Vsub为0时，经过反相器，输出Vsub_b为亚阈值的1，Vsub和Vsub_b作为电平转换单元的输入，此时，MNX5导通，MNX6截止，MNX7导通，MNX8截止，A节点为0，B节点为超阈值的1，C_OUT节点输出为0，D节点为超阈值的1。倘若发生单粒子效应，假设B节点受到粒子碰撞发生翻转，从而从超阈值的1翻转为0，则MNX5截止，MNX7截止，错误不会发生传递，而A节点为0，因此MPX2导通，B节点的错误0仍会被拉回超阈值的1，从而实现了抗单粒子效应的效果。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (2)

1.抗单粒子效应的从亚阈值到超阈值的CMOS电平转换电路，包括反相单元，和抗单粒子效应的从亚阈值到超阈值的电平转换单元，其中：
反相单元包括信号输入端和信号输出端，信号输出端输出的信号反相于信号输入端输入的信号；
抗单粒子效应的从亚阈值到超阈值的电平转换单元包括：四个PMOS管，定义为第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；与上述四个PMOS管构成电平转换模块的四个NMOS管，定义为第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；以及与上述四个PMOS管构成抗单粒子效应模块的四个NMOS管，定义为第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管；
四个PMOS管的源极分别连接电源；第一PMOS管的漏极连接第五NMOS管的漏极、第二PMOS管的栅极，和第四PMOS管的栅极，并作为第一输出节点；第二PMOS管的漏极连接第六NMOS管的漏极、第五NMOS管的栅极，和第七NMOS管的栅极，并作为第二输出节点；第三PMOS管的漏极连接第七NMOS管的漏极、第六NMOS管的栅极，和第八NMOS管的栅极，并作为第三输出节点；第四PMOS管的漏极连接第八NMOS管的漏极、第一PMOS管的栅极，和第三PMOS管的栅极，并作为第四输出节点；第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管的源极分别接地；
第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管的源极分别接地，漏极分别对应连接第一输出节点、第二输出节点、第三输出节点和第四输出节点；第一NMOS管和第三NMOS管的栅极分别连接反相单元的信号输出端，第二NMOS管和第四NMOS管的栅极分别连接反相单元的信号输入端。
2.根据权利要求1所述的抗单粒子效应的从亚阈值到超阈值的CMOS电平转换电路，其特征是，反相单元包括一个PMOS管和一个NMOS管，PMOS管的源极连接电源，漏极连接NMOS管的漏极，并作为反相单元的信号输出端；NMOS管的源极接地；PMOS管的栅极与NMOS管的栅极相连，并作为反相单元的信号输入端。
CN201610201862.XA 2016-04-05 2016-04-05 抗单粒子效应的从亚阈值到超阈值的cmos电平转换电路 Active CN105871366B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610201862.XA CN105871366B (zh) 2016-04-05 2016-04-05 抗单粒子效应的从亚阈值到超阈值的cmos电平转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610201862.XA CN105871366B (zh) 2016-04-05 2016-04-05 抗单粒子效应的从亚阈值到超阈值的cmos电平转换电路

Publications (2)

Publication Number Publication Date
CN105871366A CN105871366A (zh) 2016-08-17
CN105871366B true CN105871366B (zh) 2018-11-09

Family

ID=56627979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610201862.XA Active CN105871366B (zh) 2016-04-05 2016-04-05 抗单粒子效应的从亚阈值到超阈值的cmos电平转换电路

Country Status (1)

Country Link
CN (1) CN105871366B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106788379B (zh) * 2016-11-29 2019-10-01 合肥工业大学 一种基于异构双模冗余的抗辐射加固锁存器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103856206A (zh) * 2012-12-06 2014-06-11 上海华虹集成电路有限责任公司 从低到高逻辑电平转换电路
CN103956183A (zh) * 2014-04-24 2014-07-30 中国科学院微电子研究所 抗辐射sram单元

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103856206A (zh) * 2012-12-06 2014-06-11 上海华虹集成电路有限责任公司 从低到高逻辑电平转换电路
CN103956183A (zh) * 2014-04-24 2014-07-30 中国科学院微电子研究所 抗辐射sram单元

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Single-Event Tolerant Flip-Flop Design in 40-nm Bulk CMOS Technology;S.Jagannathan等;《IEEE TRANSACTIONS ON NUCLEAR SCIENCE》;20111231;第58卷(第6期);第3033-3037页 *

Also Published As

Publication number Publication date
CN105871366A (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN103297034B (zh) 电压电平移位器
US7489178B2 (en) Level shifter for use between voltage domains
US7719325B1 (en) Active-load dominant circuit for common-mode glitch interference cancellation
JP5236699B2 (ja) レベルシフター
TWI693774B (zh) 電源切換電路
JP2008219785A (ja) 半導体集積回路
CN106899288A (zh) 电平转换电路
CN108123708B (zh) 一种用于io电路的上拉电路
US20060226874A1 (en) Interface circuit including voltage level shifter
US10367505B2 (en) Low power general purpose input/output level shifting driver
TW202005277A (zh) 積體電路
JP2014160981A (ja) レベルシフト回路
CN105871366B (zh) 抗单粒子效应的从亚阈值到超阈值的cmos电平转换电路
CN110289848A (zh) 电压电平转换电路
US9240785B2 (en) Analog signal compatible CMOS switch as an integrated peripheral to a standard microcontroller
CN105720956A (zh) 一种基于FinFET器件的双时钟控制触发器
CN110928356A (zh) 全摆幅电压转换电路及应用其的运算单元、芯片、算力板和计算设备
US8873213B2 (en) High voltage swing decomposition method and apparatus
Jung et al. MTJ based non-volatile flip-flop in deep submicron technology
CN104506183A (zh) 单电压亚阈值电平转换器
US20100164559A1 (en) Power-on circuit
CN110932705A (zh) 一种电源轨切换电路
KR100647418B1 (ko) 분리 소자로 사용 가능한 레벨 변환기 출력 버퍼 회로
CN104410403A (zh) 双电压亚阈值电平转换器
CN113381734A (zh) 一种带复位且延时少的时钟锁存器电路及芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20160817

Assignee: Changzhou Xinsheng Semiconductor Technology Co.,Ltd.

Assignor: CHANGZHOU CAMPUS OF HOHAI University

Contract record no.: X2023980034321

Denomination of invention: CMOS level conversion circuit from subthreshold to overthreshold with resistance to single event effects

Granted publication date: 20181109

License type: Common License

Record date: 20230404

EE01 Entry into force of recordation of patent licensing contract