CN105870266B - 电子阻挡层结构的生长方法及含此结构的led外延结构 - Google Patents

电子阻挡层结构的生长方法及含此结构的led外延结构 Download PDF

Info

Publication number
CN105870266B
CN105870266B CN201610271839.8A CN201610271839A CN105870266B CN 105870266 B CN105870266 B CN 105870266B CN 201610271839 A CN201610271839 A CN 201610271839A CN 105870266 B CN105870266 B CN 105870266B
Authority
CN
China
Prior art keywords
layer
thickness
algan
doping concentration
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610271839.8A
Other languages
English (en)
Other versions
CN105870266A (zh
Inventor
农明涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN201610271839.8A priority Critical patent/CN105870266B/zh
Publication of CN105870266A publication Critical patent/CN105870266A/zh
Application granted granted Critical
Publication of CN105870266B publication Critical patent/CN105870266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种电子阻挡层结构的生长方法，包括以下步骤：步骤A、生长总厚度为10‑20nm的高Al电子阻挡层；步骤B、生长厚度为40‑60nm的p型GaN层，其中Mg的掺杂浓度为5E19‑1E20atoms/cm3；步骤C、再升高温度至930‑950℃，反应腔压力维持在100‑500torr，持续生长厚度为50‑200nm的p型AlGaN层。本发明还公开了一种包括上述电子阻挡层结构的LED外延结构。本发明采用独特的电阻阻挡层结构，不仅能保持传统电子阻挡层减少电子溢出量子阱的优势，还优化了Mg的浓度分布，提高了空穴浓度和注入效率，从而提升LED芯片的亮度，降低LED芯片电压，改善LED芯片的光电特性。

Description

电子阻挡层结构的生长方法及含此结构的LED外延结构
技术领域
本发明涉及LED技术领域，具体涉及一种电子阻挡层结构的生长方法及含此结构的LED外延结构。
背景技术
传统的LED外延结构的生长方法(其结构详见图1)包括如下步骤：
第一步、在1000-1300℃，反应腔压力维持在50-500torr的氢气气氛下高温处理蓝宝石衬底1，处理时间为5-10分钟；
第二步、降温至550-650℃下，反应腔压力维持在100-500torr，在蓝宝石衬底1上生长厚度为10-40nm的低温缓冲层2；
第三步、升高温度到1000-1200℃下，反应腔压力维持在100-500torr，持续生长厚度为2-4μm的不掺杂GaN层3；
第四步、温度控制在1000-1200℃，反应腔压力维持在100-500torr，持续生长厚度为2-4μm的n型GaN层4，Si的掺杂浓度为5E18-2E19atoms/cm3；
第五步、周期性生长10-15个单层的量子阱层5，每个周期的生长步骤为：反应腔压力维持在200-400torr，温度控制在700-750℃，生长厚度为2.5-3.5nm的InxGa(1-x)N阱层，其中：x＝0.015-0.25，In的掺杂浓度为1E20-5E20atoms/cm3；然后升高温度至800-850℃，压力不变，生长厚度为8-12nm的GaN垒层。
第六步、再升高温度到900-1000℃，反应腔压力维持在100-500torr，持续生长厚度为20-60nm的p型AlGaN层6，其中：Al的掺杂浓度为1E20-3E20atoms/cm3，Mg的掺杂浓度为5E18-1E19atoms/cm3；
第七步、再升高温度到930-950℃，反应腔压力维持在100-500torr，持续生长厚度为100-300nm的掺镁的p型GaN层7，Mg的掺杂浓度为1E19-1E20atoms/cm3；
第八步、最后降温至700-800℃，保温20-30min，接着炉内冷却即可。
此种方法通过生长能带更宽的p型AlGaN(即电子阻挡层)在量子阱层与p型GaN层之间能克服droop效应(即大电流密度注入条件下，电子溢出量子阱导致发光效率下降的问题)，但此种方法也存在一定弊端，如材料结晶质量下降、晶格失配、Mg激活能高、Mg掺杂效率低等，从而导致LED的光电性能受到影响。
因此，行业内急需一种新的克服droop效应的生长方法以解决现有技术的不足。
发明内容
本发明公开了一种电子阻挡层结构的生长方法，包括以下步骤：
步骤A、在温度为800-850℃、反应腔压力维持在100-500torr的条件下持续生长总厚度为10-20nm的高Al电子阻挡层，所述高Al电子阻挡层的材料为AlGaN单层或AlInGaN单层或AlGaN与GaN、InGaN、AlInGaN的超晶格结构或AlInGaN与GaN、InGaN、AlGaN的超晶格结构，其中，Al的掺杂浓度为1E20-3E20atoms/cm3，In的掺杂浓度为5E17-1E20atoms/cm3；
步骤B、降温度至750-800℃，反应腔压力控制在100-500torr，生长厚度为40-60nm的p型GaN层，其中Mg的掺杂浓度为5E19-1E20atoms/cm3；
步骤C、再升高温度至930-950℃，反应腔压力维持在100-500torr，持续生长厚度为50-200nm的p型AlGaN层，所述p型AlGaN层的材料为AlGaN单层或AlGaN/GaN超晶格结构，其中：Al的掺杂浓度1E20-3E20atoms/cm3，Mg的掺杂浓度为5E17-1E20atoms/cm3。
以上技术方案中优选的，所述步骤A之前还包括：
步骤S1、在温度为1000-1300℃以及反应腔压力维持在50-500torr的氢气气氛下，高温处理蓝宝石衬底5-10分钟；
步骤S2、降温至550-650℃，反应腔压力维持在100-500torr，在蓝宝石衬底上生长厚度为10-40nm的低温缓冲层；
步骤S3、升高温度至1000-1200℃，反应腔压力维持在100-500torr，持续生长厚度为2-4μm的不掺杂GaN层；
步骤S4、温度控制在1000-1200℃，反应腔压力维持在100-500torr，持续生长厚度为2-4μm的n型GaN层，其中Si的掺杂浓度为5E18-2E19atoms/cm3；
步骤S5、周期性生长10-15个单层的量子阱层，其中每个单层的生长步骤为：反应腔压力维持在200-400torr，温度控制在700-750℃，生长厚度为2.5-3.5nm的InxGa(1-x)N阱层，其中：x＝0.015-0.25，In的掺杂浓度为1E20-5E20atoms/cm3；然后升高温度至800-850℃，压力不变，生长厚度为8-12nm的GaN垒层。
以上技术方案中优选的，所述步骤C之后还包括：
步骤D1、再升高温度到930-950℃，反应腔压力维持在100-500torr，持续生长厚度为100-300nm的掺镁的p型GaN层，其中Mg的掺杂浓度为1E19-1E20atoms/cm3。
步骤D2、最后降温至700-800℃，保温20-30min，接着炉内冷却。
本发明还公开了一种LED外延结构，所述外延结构包括电子阻挡层结构，所述电子阻挡层结构由下至上依次包括高Al电子阻挡层、p型GaN层和p型AlGaN层；
所述高Al电子阻挡层的厚度为10-20nm，且其材料为AlGaN单层或AlInGaN单层或AlGaN与GaN、InGaN、AlInGaN的超晶格结构或AlInGaN与GaN、InGaN、AlGaN的超晶格结构；
所述p型GaN层的厚度为40-60nm；
所述p型AlGaN层的厚度为40-60nm，其材料为AlGaN单层或AlGaN/GaN超晶格结构。
以上技术方案中优选的，所述电子阻挡层结构之下由下至上依次包括蓝宝石衬底、低温缓冲层、不掺杂GaN层、n型GaN层和量子阱层；
所述低温缓冲层的厚度为10-40nm；
所述不掺杂GaN层的厚度为2-4μm；
所述N型GaN层的厚度为2-4μm；
所述量子阱层包括10-15个单层，每个单层由下至上依次包括厚度为2.5-3.5nm的InxGa(1-x)N阱层和厚度为8-12nm的GaN垒层。
以上技术方案中优选的，所述电子阻挡层结构之上还包括掺镁的p型GaN层，所述p型GaN层的厚度为100-300nm。
应用本发明的技术方案，具有以下效果：
1、本发明采用独特的电阻阻挡层结构，不仅能保持传统电子阻挡层减少电子溢出量子阱的优势，还优化了p型Mg浓度分布，提高了空穴浓度和注入效率，从而提升LED芯片的亮度、降低LED芯片电压，改善LED芯片的光电特性，具体是：本发明的外延结构在量子阱后直接生长不掺杂Mg的EBL高Al层(高Al电子阻挡层)，Al的浓度是传统的EBL的2倍，更有效地阻挡电子从量子阱向p层溢出；紧接着生长p型GaN层，Mg的浓度为传统EBL的5倍，在正向电流驱动下更多的空穴会遂穿到量子阱区域和被EBL阻挡回来的电子发生复合，从而提高LED芯片的亮度；p型GaN层后面再生长厚度100nm的p型AlGaN层(空穴扩散层)，Al的掺杂浓度和Mg的掺杂浓度选择合理，利用AlGaN的高能带和低掺Mg的高阻抗提高空穴的横向流动，从而提高空穴注入量子阱的均匀性。
2、本发明方法工艺流程精简，参数控制方便，适合工业化生产。
除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是现有技术LED外延结构的示意图；
图2是本发明优选实施例1的LED外延结构的示意图；
图3是现有技术中LED外延层SIMS(二次离子质谱)图；
图4是本发明优选实施例1的LED外延层SIMS(二次离子质谱)图；
其中，1、蓝宝石衬底，2、低温缓冲层，3、不掺杂GaN层，4、n型GaN层，5、量子阱层，6、P型AlGaN层，6’、电子阻挡层结构，6.1、高Al电子阻挡层，6.2、p型GaN层，6.3、p型AlGaN层，7、掺镁的p型GaN层。
具体实施方式
以下结合附图对本发明的实施例进行详细说明，但是本发明可以根据权利要求限定和覆盖的多种不同方式实施。
实施例1：
采用型号为veeco K465i的MOCVD(金属有机化学气相沉积法)生长具有上述结构的LED外延片。采用高纯H2或高纯N2或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，金属有机源三甲基镓(TMGa)、三乙基镓作为镓(TEGa)源，三甲基铟(TMIn)作为铟源，N型掺杂剂为硅烷(SiH4)，P型掺杂剂为二茂镁(CP2Mg)，衬底为蓝宝石图形化基板，反应压力为50-500torr。
一种LED外延结构，详见图2，包括如下结构：由下至上依次包括蓝宝石衬底1、低温缓冲层2、不掺杂GaN层3、n型GaN层4、量子阱层5、电子阻挡层结构6’和掺镁的p型GaN层7，所述电子阻挡层结构6’由下至上依次包括高Al电子阻挡层6.1、p型GaN层6.2和p型AlGaN层6.3；
所述高Al电子阻挡层6.1的的厚度为10-20nm，且其材料为AlGaN单层或AlInGaN单层或AlGaN与GaN、InGaN、AlInGaN的超晶格结构或AlInGaN与GaN、InGaN、AlGaN的超晶格结构；
所述p型GaN层6.2的厚度为40-60nm；
所述p型AlGaN层6.3的厚度为40-60nm，其材料为AlGaN单层或AlGaN/GaN超晶格结构。
上述LED外延结构的生长方法具体包括以下步骤：
1、在温度为1000℃以及反应腔压力维持在500torr的氢气气氛下，高温处理蓝宝石衬底1，处理时间为6分钟；
2、降温至550℃，反应腔压力维持在500torr，在蓝宝石衬底1上生长厚度为20nm的低温缓冲层2；
3、升高温度至1100℃，反应腔压力维持在200torr，持续生长厚度为3μm的不掺杂GaN层3；
4、温度控制在1100℃，反应腔压力维持在200torr，持续生长厚度为4μm的n型GaN层4，其中Si的掺杂浓度为1E19atoms/cm3；
5、周期性生长12个单层的量子阱层5(InxGa(1-x)N/GaN有源层MQW)，其中每个单层的生长步骤为：反应腔压力维持在300torr，温度控制在750℃，生长厚度为3.0nm的InxGa(1-x)N阱层，其中：x＝0.015，In的掺杂浓度为3E20atoms/cm3；然后升高温度至820℃，压力不变，生长厚度为10nm的GaN垒层；
6、在温度为820℃、反应腔压力维持在300torr的条件下持续生长总厚度为20nm的高Al电子阻挡层6.1，所述高Al电子阻挡层6.1的材料为AlyGa(1-y)N单层，其中，y＝0.15，Al的掺杂浓度为2E20atoms/cm3；
7、降温度至780℃，反应腔压力控制在200torr，生长厚度为60nm的p型GaN层6.2，其中Mg的掺杂浓度为1E20atoms/cm3；
8、再升高温度至950℃，反应腔压力维持在100torr，持续生长厚度为100nm的p型AlGaN层6.3(空穴扩散层)，所述p型AlGaN层6.3的材料为AlyGa(1-y)单层，其中：y＝0.12，Al的掺杂浓度为1E20atoms/cm3，Mg的掺杂浓度为2E19atoms/cm3：
9、温度保持在950℃，反应腔压力维持在200torr，持续生长厚度为200nm的掺镁的p型GaN层7，其中Mg的掺杂浓度为5E19atoms/cm3。
10、最后降温至750℃，保温30min，接着炉内冷却，制得具有上述外延层结构的LED外延片一。
图3和图4是传统外延结构(详见背景技术)和本发明实施例1外延结构的SIMS(二次离子谱)图，从两个图可以看出：
1、传统的外延结构为了解决电子溢出量子阱，在量子阱和p型GaN之间引入p型AlGaN层(电子阻挡层，EBL)，从SIMS图可以看出EBL层的Mg浓度仅为2E19atoms/cm3，远远小于p型GaN层的1E20atoms/cm3，降低注入量子阱的空穴数目，导致量子阱区域的电子空穴对失衡，因而EBL层对LED芯片亮度提升效果被严重削弱。
2、本发明的外延结构在量子阱后直接生长不掺杂Mg的EBL高Al层(高Al电子阻挡层6.1)，Al的浓度高达2E20atoms/cm3，是传统的EBL的2倍，更有效地阻挡电子从量子阱向p层溢出；紧接着生长p型GaN层6.2，Mg的浓度为1E20atoms/cm3，是传统EBL的5倍，在正向电流驱动下更多的空穴会遂穿到量子阱区域和被EBL阻挡回来的电子发生复合，从而提高LED芯片的亮度；低温p型GaN高Mg层(p型GaN层6.2)后面再生长厚度100nm的p型AlGaN层6.3(空穴扩散层)，Al的浓度为1E20atoms/cm3，Mg的掺杂浓度为2E19atoms/cm3，利用AlGaN的高能带和低掺Mg的高阻抗提高空穴的横向流动，从而提高空穴注入量子阱的均匀性。
实施例2：
与实施例1的区别在于：
第六步、再升高温度到820℃，反应腔压力维持在300torr，持续生长厚度为20nm的高Al电子阻挡层(EBL高Al层)，其材料为：4对AlyGa(1-y)N/GaN超晶格材料，其中：y＝0.15，Al的掺杂浓度为2E20atoms/cm3。
其他步骤不变，制得具有上述LED外延层结构的LED外延片二，其SIMS(二次离子谱)图同实施例1。
实施例3：
与实施例1的区别在于：
第六步、再升高温度到820℃，反应腔压力维持在300torr，持续生长厚度为20nm的高Al电子阻挡层(EBL高Al层)，其材料为：4对AlyGa(1-y)N/InxGa(1-x)N超晶格材料，其中：y＝0.15，x＝0.1，Al的掺杂浓度为2E20atoms/cm3，In的掺杂浓度为5E18atoms/cm3。
其他步骤不变，制得具有上述LED外延层结构的LED外延片三，其SIMS(二次离子谱)图同实施例1。
实施例4：
与实施例1的区别在于：
第八步、再升高温度到950℃，反应腔压力维持在100torr，持续生长100nm的p型AlGaN(空穴扩散层)，其材料为：10对AlyGa(1-y)N/GaN超晶格材料，其中：每对超晶格的厚度为5/5nm，y＝0.12，Al的掺杂浓度为1E20atoms/cm3，Mg的掺杂浓度为2E19atoms/cm3。
其他步骤不变，制得具有上述LED外延层结构的LED外延片四，其SIMS(二次离子谱)图同实施例1。
将现有的外延片(详见背景技术，标记为样品A)和实施例1、2、3、4制得外延片(分别标记为样品B、C、D、E)在相同芯片工艺条件下制作成芯片，芯片的尺寸为254μm*685.8μm(10mil*27mil)，ITO层厚度约1100埃，Cr/Pt/Au电极厚度约1200埃，SiO2保护层的厚度约400埃的芯片a和b、c、d、e(样品A、B、C、D、E分别对应芯片a、b、c、d、e)，使用同一台芯片点测机测试上述芯片光电参数，详见表1：
表1芯片a、b、c、d和e的光电参数统计表
芯片编号\光电参数 Iv(150mA) Wd(150mA) ESD(HBM-2KV)
a 112.6 450.3 90.1％
b 125.1 450.4 98.9％
c 126.4 450.8 98.8％
d 125.0 450.3 97.7％
e 126.1 450.6 98.5％
由表1可知：
1、在150mA电流驱动下，传统外延结构(芯片a)和本发明外延结构制作的LED芯片(芯片b、c、d和e)的主波长(Wd)均分布在450-450nm之间。表明本发明对p层的改动不会对量子阱结构造成破坏，适合大批量生长。
2、在150mA的电流驱动下，传统外延结构制作的LED芯片(芯片a)的亮度为112.6mW，而本发明的LED芯片(芯片b、c、d和e)的亮度分布在125-127mW之间，提升12％左右。亮度的提升得益于本发明的EBL高Al层(高Al电子阻挡层6.1)具有更高的能带能更有效的阻挡电子从量子阱溢出，与低温高Mg层(p型GaN层6.2)的空穴注入量子阱后形成更多的有效复合电子空穴对。
3、在人体模式2000V条件测试传统外延结构制作的LED芯片(芯片a)的抗静电能力(ESD)为90.1％，本发明的LED芯片(芯片b、c、d和e)的ESD分布在96-99％，提升6-8％。ESD的提升得益于本发明使用了空穴扩散层(p型AlGaN层6.3)，该结构能有效的利用AlGaN的高能带和高阻抗来对注入量子阱的空穴进行横向扩散，避免出现局部电流拥堵而形成漏电通道。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种电子阻挡层结构的生长方法，其特征在于，包括以下步骤：
步骤A、在温度为800-850℃、反应腔压力维持在100-500torr的条件下持续生长总厚度为10-20nm的高Al电子阻挡层(6.1)，所述高Al电子阻挡层(6.1)的材料为AlGaN单层或AlInGaN单层或AlGaN与GaN、InGaN、AlInGaN的超晶格结构或AlInGaN与GaN、InGaN、AlGaN的超晶格结构，其中：Al的掺杂浓度为1E20-3E20atoms/cm3，In的掺杂浓度为5E17-1E20atoms/cm3；
步骤B、降温度至750-800℃，反应腔压力控制在100-500torr，生长厚度为40-60nm的p型GaN层(6.2)，其中：Mg的掺杂浓度为5E19-1E20atoms/cm3；
步骤C、再升高温度至930-950℃，反应腔压力维持在100-500torr，持续生长厚度为50-200nm的p型AlGaN层(6.3)，所述p型AlGaN层(6.3)的材料为AlGaN单层或AlGaN/GaN超晶格结构，其中：Al的掺杂浓度为1E20-3E20atoms/cm3，Mg的掺杂浓度为5E17-1E20atoms/cm3。
2.根据权利要求1所述的电子阻挡层结构的生长方法，其特征在于，所述步骤A之前还包括：
步骤S1、在温度为1000-1300℃以及反应腔压力维持在50-500torr的氢气气氛下，高温处理蓝宝石衬底(1)5-10分钟；
步骤S2、降温至550-650℃，反应腔压力维持在100-500torr，在蓝宝石衬底(1)上生长厚度为10-40nm的低温缓冲层(2)；
步骤S3、升高温度至1000-1200℃，反应腔压力维持在100-500torr，持续生长厚度为2-4μm的不掺杂GaN层(3)；
步骤S4、温度控制在1000-1200℃，反应腔压力维持在100-500torr，持续生长厚度为2-4μm的n型GaN层(4)，其中：Si的掺杂浓度为5E18-2E19atoms/cm3；
步骤S5、周期性生长10-15个单层的量子阱层(5)，每个单层的生长步骤为：反应腔压力维持在200-400torr，温度控制在700-750℃，生长厚度为2.5-3.5nm的InxGa(1-x)N阱层，其中：x＝0.015-0.25，In的掺杂浓度为1E20-5E20atoms/cm3；然后升高温度至800-850℃，压力不变，生长厚度为8-12nm的GaN垒层。
3.根据权利要求1所述的电子阻挡层结构的生长方法，其特征在于，所述步骤C之后还包括：
步骤D1、温度保持在930-950℃，反应腔压力维持在100-500torr，持续生长厚度为100-300nm的掺镁的p型GaN层(7)，其中Mg的掺杂浓度为1E19-1E20atoms/cm3；
步骤D2、最后降温至700-800℃，保温20-30min，接着炉内冷却。
4.一种LED外延结构，其特征在于，所述外延结构包括电子阻挡层结构(6’)，所述电子阻挡层结构(6’)由下至上依次包括高Al电子阻挡层(6.1)、p型GaN层(6.2)和p型AlGaN层(6.3)；
所述高Al电子阻挡层(6.1)的厚度为10-20nm，且其材料为AlGaN单层或AlInGaN单层或AlGaN与GaN、InGaN、AlInGaN的超晶格结构或AlInGaN与GaN、InGaN、AlGaN的超晶格结构；生长过程中：Al的掺杂浓度为1E20-3E20atoms/cm3，In的掺杂浓度为5E17-1E20atoms/cm3；
所述p型GaN层(6.2)的厚度为40-60nm；生长过程中：Mg的掺杂浓度为5E19-1E20atoms/cm3；
所述p型AlGaN层(6.3)的厚度为40-60nm，其材料为AlGaN单层或AlGaN/GaN超晶格结构；生长过程中：Al的掺杂浓度为1E20-3E20atoms/cm3，Mg的掺杂浓度为5E17-1E20atoms/cm3。
5.根据权利要求4所述的LED外延结构，其特征在于，所述电子阻挡层结构(6’)之下由下至上依次包括蓝宝石衬底(1)、低温缓冲层(2)、不掺杂GaN层(3)、n型GaN层(4)和量子阱层(5)；
所述低温缓冲层(2)的厚度为10-40nm；
所述不掺杂GaN层(3)的厚度为2-4μm；
所述n型GaN层(4)的厚度为2-4μm；
所述量子阱层(5)包括10-15个单层，每个单层由下至上依次包括厚度为2.5-3.5nm的InxGa(1-x)N阱层和厚度为8-12nm的GaN垒层。
6.根据权利要求4所述的LED外延结构，其特征在于，所述电子阻挡层结构(6’)之上还包括掺镁的p型GaN层(7)，所述p型GaN层(7)的厚度为100-300nm。
CN201610271839.8A 2016-04-27 2016-04-27 电子阻挡层结构的生长方法及含此结构的led外延结构 Active CN105870266B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610271839.8A CN105870266B (zh) 2016-04-27 2016-04-27 电子阻挡层结构的生长方法及含此结构的led外延结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610271839.8A CN105870266B (zh) 2016-04-27 2016-04-27 电子阻挡层结构的生长方法及含此结构的led外延结构

Publications (2)

Publication Number Publication Date
CN105870266A CN105870266A (zh) 2016-08-17
CN105870266B true CN105870266B (zh) 2018-09-18

Family

ID=56629519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610271839.8A Active CN105870266B (zh) 2016-04-27 2016-04-27 电子阻挡层结构的生长方法及含此结构的led外延结构

Country Status (1)

Country Link
CN (1) CN105870266B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273568B (zh) * 2018-08-22 2020-04-14 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN115498083A (zh) * 2022-10-24 2022-12-20 淮安澳洋顺昌光电技术有限公司 发光二极管外延结构及发光二极管
CN116154066B (zh) * 2023-04-19 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050592A (zh) * 2013-01-06 2013-04-17 湘能华磊光电股份有限公司 具有p型超晶格的led外延结构及其制备方法
CN103325902A (zh) * 2013-06-09 2013-09-25 武汉迪源光电科技有限公司 一种GaN基LED的外延结构及其生长方法
CN104064643A (zh) * 2014-06-24 2014-09-24 湘能华磊光电股份有限公司 Led的p型外延层、其制作方法及包括其的led外延片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050592A (zh) * 2013-01-06 2013-04-17 湘能华磊光电股份有限公司 具有p型超晶格的led外延结构及其制备方法
CN103325902A (zh) * 2013-06-09 2013-09-25 武汉迪源光电科技有限公司 一种GaN基LED的外延结构及其生长方法
CN104064643A (zh) * 2014-06-24 2014-09-24 湘能华磊光电股份有限公司 Led的p型外延层、其制作方法及包括其的led外延片

Also Published As

Publication number Publication date
CN105870266A (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN108091736B (zh) 一种发光二极管外延片及其制造方法
CN101488550B (zh) 高In组分多InGaN/GaN量子阱结构的LED的制造方法
CN104009136B (zh) 提高发光效率的led外延层生长方法及led外延层
CN102103990B (zh) 用于光电器件的多量子阱结构的制备方法
CN106611808B (zh) 一种发光二极管外延片的生长方法
CN105633235B (zh) 一种n型GaN结构的GaN基LED外延结构及生长方法
CN103996759A (zh) Led外延层生长方法及led外延层
CN102136536A (zh) 应变平衡发光器件
CN103474539B (zh) 含有超晶格层的led结构外延生长方法及其结构
CN111223764A (zh) 一种提高辐射复合效率的led外延生长方法
CN103996769B (zh) Led外延层结构、生长方法及具有该结构的led芯片
WO2019015217A1 (zh) 一种深紫外led
CN106159048A (zh) 一种发光二极管外延片及其生长方法
CN106025032A (zh) 一种发光二极管的外延片及其生长方法
CN105870266B (zh) 电子阻挡层结构的生长方法及含此结构的led外延结构
CN106711299A (zh) 一种发光二极管的外延片及其制作方法
CN107887485B (zh) 一种发光二极管外延片及其制造方法
CN107293619A (zh) 一种发光二极管外延片及其制造方法
CN106384764A (zh) 一种led外延结构及其生长方法
CN104157763A (zh) 一种发光二极管外延片及其制造方法
CN103943740B (zh) 增加发光效率的led外延层生长方法及led外延层
CN115881865A (zh) 发光二极管外延片及其制备方法、发光二极管
CN103824916B (zh) 一种提高氮化镓晶体质量的复合成核层的生长方法
CN111370540A (zh) 一种提高发光效率的led外延生长方法
CN108598224A (zh) 一种发光二极管外延片的制作方法及其发光二极管外延片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant