CN107293619A - 一种发光二极管外延片及其制造方法 - Google Patents

一种发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN107293619A
CN107293619A CN201710520231.9A CN201710520231A CN107293619A CN 107293619 A CN107293619 A CN 107293619A CN 201710520231 A CN201710520231 A CN 201710520231A CN 107293619 A CN107293619 A CN 107293619A
Authority
CN
China
Prior art keywords
sublayer
layer
gallium nitride
multiple quantum
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710520231.9A
Other languages
English (en)
Other versions
CN107293619B (zh
Inventor
从颖
姚振
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201710520231.9A priority Critical patent/CN107293619B/zh
Publication of CN107293619A publication Critical patent/CN107293619A/zh
Application granted granted Critical
Publication of CN107293619B publication Critical patent/CN107293619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制造方法，属于半导体技术领域。外延片包括衬底、缓冲层、未掺杂氮化镓层、N型氮化镓层、多量子阱层、电子阻挡层和P型氮化镓层，多量子阱层包括多个量子阱层和多个量子垒层，多个量子阱层和多个量子垒层交替层叠，量子垒层包括(n+1)个第一子层和n个第二子层，n为正整数，(n+1)个第一子层和n个第二子层交替层叠设置，第一子层为没有掺杂的氮化镓层，第二子层为掺杂硅的氮化镓层。本发明采用掺杂硅和非掺杂硅交替生长，可以有效增强电流扩展，且掺杂硅的氮化镓层中的部分硅可以通过渗透作用到没有掺杂硅的氮化镓中，保障了LED的发光效率和亮度，又可以减少线缺陷和降低电压。

Description

一种发光二极管外延片及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制造方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件，广泛应用在交通信号灯、汽车内外灯、城市景观照明、手机背光源等技术领域。芯片是LED的核心组件，包括外延片和设置在外延片上的电极。
现有LED外延片包括衬底以及依次层叠在衬底上的缓冲层、N型氮化镓层、多量子阱(英文：Multiple Quantum Well，简称：MQW)层、电子阻挡层和P型氮化镓层。其中，N型氮化镓层提供的电子和P型氮化镓层提供的空穴注入多量子阱层中进行辐射复合发光；多量子阱层包括交替层叠的量子阱层和量子垒层，量子垒层中掺杂有硅，以破坏晶体中的线缺陷，同时扩展电流降低电压。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
若量子垒层中硅的掺杂浓度较低，则起不到减少线缺陷和降低电压的作用；若量子垒层中硅的掺杂浓度较高，则一方面影响量子垒材料的结晶完整性，降低量子垒层的晶体质量，另一方面硅原子会扩散到量子阱层中，降低量子阱层的晶体质量，量子垒层和量子垒层晶体质量的降低都会影响LED的发光效率和亮度，因此很难在不影响到发光亮度的情况下减少线缺陷和降低电压。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种发光二极管外延片及其制造方法。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管外延片，所述发光二极管外延片包括衬底以及依次层叠在所述衬底上的缓冲层、未掺杂氮化镓层、N型氮化镓层、多量子阱层、电子阻挡层和P型氮化镓层，所述多量子阱层包括多个量子阱层和多个量子垒层，所述多个量子阱层和所述多个量子垒层交替层叠，所述量子垒层包括(n+1)个第一子层和n个第二子层，n为正整数，所述(n+1)个第一子层和所述n个第二子层交替层叠设置，所述第一子层为没有掺杂的氮化镓层，所述第二子层为掺杂硅的氮化镓层。
可选地，各个所述第二子层中硅的掺杂浓度相同，或者所述n个第二子层中硅的掺杂浓度沿所述多量子阱层的层叠方向逐层升高。。
可选地，各个所述第二子层的厚度相同。
可选地，各个所述第一子层的厚度小于每个所述第二子层的厚度。
可选地，最靠近所述N型氮化镓层的第一子层的厚度、以及最靠近所述电子阻挡层的第一子层的厚度均大于其它的第一子层中每个第一子层的厚度，所述其它的第一子层为所述(n+1)个第一子层中除最靠近所述N型氮化镓层的第一子层和最靠近所述电子阻挡层的第一子层的厚度之外的第一子层。
可选地，最靠近所述N型氮化镓层的第一子层的厚度与最靠近所述电子阻挡层的第一子层的厚度相同。
可选地，n≤7。
另一方面，本发明实施例提供了一种发光二极管外延片的制造方法，所述制造方法包括：
提供一衬底；
在所述衬底上依次生长缓冲层、未掺杂氮化镓层、N型氮化镓层、多量子阱层、电子阻挡层和P型氮化镓层；
其中，所述多量子阱层包括多个量子阱层和多个量子垒层，所述多个量子阱层和所述多个量子垒层交替层叠，所述量子垒层包括(n+1)个第一子层和n个第二子层，n为正整数，所述(n+1)个第一子层和所述n个第二子层交替层叠设置，所述第一子层为没有掺杂的氮化镓层，所述第二子层为掺杂硅的氮化镓层。
可选地，所述量子垒层的生长温度为860℃～890℃。
可选地，所述多量子阱层的生长压力为200torr。
本发明实施例提供的技术方案带来的有益效果是：
通过采用(n+1)个没有掺杂的氮化镓层和n个掺杂硅的氮化镓层交替层叠形成量子垒层，掺杂硅的氮化镓层中的部分硅可以通过渗透作用到没有掺杂硅的氮化镓中，这样在量子垒层中硅的掺杂浓度较高的情况下可以避免量子垒层中硅的掺杂浓度较高而影响量子垒材料的结晶完整性，同时量子垒层中靠近量子阱层的部分没有掺杂硅，可以将量子垒层中的硅和量子阱层相对远离，避免硅原子的扩散到量子阱层，减少杂质硅对量子阱层的质量的不良影响，最终保障了LED的发光效率和亮度不会受到多量子阱层晶体质量降低的影响。而且量子垒层中硅的掺杂浓度较高，有利于电子迁移，可以有效提高电流扩展能力，屏蔽由于晶格失配产生的应力导致的压电场，缓解量子限制斯塔克效应的不良影响，提高辐射复合效率，减少线缺陷和降低电压。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种发光二极管外延片的结构示意图；
图2是本发明实施例一提供的多量子阱层的结构示意图；
图3是本发明实施例一提供的量子垒层的结构示意图；
图4是本发明实施例二提供的一种发光二极管外延片的制造方法的流程图；
图5是本发明实施例三提供的一种发光二极管外延片的制造方法的流程图；
图6a是本发明实施例三提供的样品检测结果的对比图；
图6b是本发明实施例四提供的样品检测结果的对比图；
图6c是本发明实施例五提供的样品检测结果的对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种发光二极管外延片，参见图1，该发光二极管外延片包括衬底1以及依次层叠在衬底1上的缓冲层2、未掺杂氮化镓层3、N型氮化镓层4、多量子阱层5、电子阻挡层6和P型氮化镓层7。
在本实施例中，参见图2，多量子阱层5包括多个量子阱层51和多个量子垒层52，多个量子阱层51和多个量子垒层52交替层叠。参见图3，量子垒层52包括(n+1)个第一子层52a和n个第二子层52b，n为正整数，(n+1)个第一子层52a和n个第二子层52b交替层叠设置，第一子层52a为没有掺杂的氮化镓层，第二子层52b为掺杂硅的氮化镓层。
本发明实施例通过采用(n+1)个没有掺杂的氮化镓层和n个掺杂硅的氮化镓层交替层叠形成量子垒层，掺杂硅的氮化镓层中的部分硅可以通过渗透作用到没有掺杂硅的氮化镓中，这样在量子垒层中硅的掺杂浓度较高的情况下可以避免量子垒层中硅的掺杂浓度较高而影响量子垒材料的结晶完整性，同时量子垒层中靠近量子阱层的部分没有掺杂硅，可以将量子垒层中的硅和量子阱层相对远离，避免硅原子的扩散到量子阱层，减少杂质硅对量子阱层的质量的不良影响，最终保障了LED的发光效率和亮度不会受到多量子阱层晶体质量降低的影响。而且量子垒层中硅的掺杂浓度较高，有利于电子迁移，可以有效提高电流扩展能力，屏蔽由于晶格失配产生的应力导致的压电场，缓解量子限制斯塔克效应的不良影响，提高辐射复合效率，减少线缺陷和降低电压。
可选地，n≤7。在有效提高发光效率的情况下避免材料成本，控制生产成本，避免增加较多的生产成本。
可选地，可以各个第二子层52b中硅的掺杂浓度相同，也可以n个第二子层52b中硅的掺杂浓度沿多量子阱层的层叠方向逐层升高。由于量子垒层是层叠在量子阱层上的，因此与n个第二子层中硅的掺杂浓度逐层降低相比，掺杂浓度相同或者逐层升高，可以有效避免硅扩散到量子阱层中。
可选地，各个第二子层52b的厚度可以相同。这样各个掺杂硅的氮化镓层中的硅可以均衡地向没有掺杂的氮化镓层中扩散，从而达到优良的电流扩展作用，也可以有效避免硅扩散到量子阱层中。
可选地，各个第一子层52a的厚度可以小于每个第二子层52b的厚度，避免非掺杂的氮化镓层整体太多而影响掺杂硅带来的效果(降低电压和提高发光效率和亮度)。
可选地，最靠近N型氮化镓层4的第一子层52a的厚度、以及最靠近电子阻挡层6的第一子层52a的厚度可以均大于其它的第一子层52a中每个第一子层52a的厚度，其它的第一子层52a为(n+1)个第一子层52a中除最靠近N型氮化镓层4的第一子层52a和最靠近电子阻挡层6的第一子层52a的厚度之外的第一子层52a，有效避免第二子层中的硅扩散到量子阱层中。
优选地，最靠近N型氮化镓层4的第一子层52a的厚度可以与最靠近电子阻挡层6的第一子层52a的厚度相同，这样中间掺杂硅的氮化镓层中的硅会向两端没有掺杂的氮化镓层中平衡扩散，从而更好地提高电流扩展的作用。
在实际应用中，第一子层的厚度可以为1nm～5nm，第二子层的厚度可以为5nm～10nm，第二子层中硅的掺杂浓度可以为1*1017/cm3～8*1017/cm3(第二子层中每立方厘米的体积内有1*1017～8*1017个硅原子)。
具体地，衬底可以为蓝宝石衬底；缓冲层可以为氮化镓层；量子阱层可以为铟镓氮层；电子阻挡层可以为P型掺杂的AlyGa1-yN层，0.15≤y≤0.25。
更具体地，缓冲层的厚度可以为15nm～30nm；非掺杂氮化镓层的厚度可以为2μm～3.5μm；N型氮化镓层的厚度可以为2μm～3μm；量子阱层的厚度可以为2nm～3nm，量子垒层的数量与量子阱层的数量相同，量子阱层的数量可以为11个～13个，多量子阱层的厚度可以为130nm～160nm；电子阻挡层的厚度可以为30nm～50nm；P型氮化镓层的厚度可以为50nm～80nm。
实施例二
本发明实施例提供了一种发光二极管外延片的制造方法，适用于制造实施例一提供的发光二极管外延片，参见图4，该制造方法包括：
步骤201：提供一衬底。
步骤202：在衬底上依次生长缓冲层、未掺杂氮化镓层、N型氮化镓层、多量子阱层、电子阻挡层和P型氮化镓层。
在本实施例中，多量子阱层包括多个量子阱层和多个量子垒层，多个量子阱层和多个量子垒层交替层叠，量子垒层包括(n+1)个第一子层和n个第二子层，n为正整数，(n+1)个第一子层和n个第二子层交替层叠设置，第一子层为没有掺杂的氮化镓层，第二子层为掺杂硅的氮化镓层。
本发明实施例通过采用(n+1)个没有掺杂的氮化镓层和n个掺杂硅的氮化镓层交替层叠形成量子垒层，掺杂硅的氮化镓层中的部分硅可以通过渗透作用到没有掺杂硅的氮化镓中，这样在量子垒层中硅的掺杂浓度较高的情况下可以避免量子垒层中硅的掺杂浓度较高而影响量子垒材料的结晶完整性，同时量子垒层中靠近量子阱层的部分没有掺杂硅，可以将量子垒层中的硅和量子阱层相对远离，避免硅原子的扩散到量子阱层，减少杂质硅对量子阱层的质量的不良影响，最终保障了LED的发光效率和亮度不会受到多量子阱层晶体质量降低的影响。而且量子垒层中硅的掺杂浓度较高，有利于电子迁移，可以有效提高电流扩展能力，屏蔽由于晶格失配产生的应力导致的压电场，缓解量子限制斯塔克效应的不良影响，提高辐射复合效率，减少线缺陷和降低电压。
可选地，量子垒层的生长温度可以为860℃～890℃。与现有技术相同，实现成本低。
可选地，多量子阱层的生长压力可以为200torr。与现有技术相同，实现成本低。
具体地，缓冲层的生长温度可以为530℃～560℃，生长压力可以为200torr～500torr。非掺杂氮化镓层的生长温度可以为1000℃～1100℃，生长压力可以为200torr～600torr。N型氮化镓层的生长温度可以为1000℃～1100℃，生长压力可以为200torr～300torr。量子阱层的生长温度可以为760℃～780℃。电子阻挡层的生长温度可以为930℃～970℃，生长压力可以为100torr。P型氮化镓层的生长温度可以为940℃～980℃，生长压力可以为200torr～600torr。
具体地，缓冲层生长在蓝宝石的[0001]面上。
可选地，在步骤201之前，该制造方法还可以包括：
控制反应室温度为1000℃～1100℃，压力为200torr～500torr，将蓝宝石衬底在的氢气气氛下进行5min～6min的高温处理，以清洁蓝宝石衬底的表面。
可选地，在步骤202之后，该制造方法还可以包括：
控制反应室温度为650℃～750℃，在氮气气氛下持续处理P型氮化镓层20min～30min，以活化P型接触层。
需要说明的是，活化P型接触层主要是P型接触层中掺杂的镁，使镁活化后产生更多的空穴，避免由于不活化而导致欧姆接触差，引起芯片亮度低和电压高的情况。
实施例三
本发明实施例提供了一种发光二极管外延片的制造方法，本实施例提供的制造方法是实施例二提供的制造方法的一种具体实现。在本实施例中，采用Veeco K465i or C4金属有机化合物化学气相沉淀(英文：Metal Organic Chemical Vapor Deposition，简称：MOCVD)设备实现LED外延片的制造。采用高纯氢气(H2)或高纯氮气(N2)或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为氮源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，三甲基铝(TMAl)作为铝源，硅烷(SiH4)作为N型掺杂剂，二茂镁(CP2Mg)作为P型掺杂剂。反应室压力控制在100～600torr。
具体地，参见图5，该制造方法包括：
步骤301：控制反应室温度为1050℃，压力为250torr，将蓝宝石衬底在的氢气气氛下进行5.5min的高温处理，以清洁蓝宝石衬底的表面。
步骤302：控制生长温度为545℃，生长压力为250torr，在蓝宝石衬底上生长厚度为22.5nm的氮化镓层，形成缓冲层。
步骤303：控制生长温度为1050℃，生长压力为400torr，在缓冲层上生长厚度为2.75μm的非掺杂氮化镓层。
步骤304：控制生长温度为1050℃，生长压力为250torr，在非掺杂氮化镓层上生长厚度为2.5μm的N型氮化镓层。
步骤305：控制生长压力为200torr，在N型氮化镓层上生长多量子阱层。
在本实施例中，多量子阱层包括交替层叠的12个量子阱层和12个量子垒层，量子阱层的生长温度为770℃，厚度为2.5nm；量子垒层的生长温度为875℃，量子垒层包括交替层叠的5个第一子层和4个第二子层，第一子层的厚度3nm，第二子层的厚度7.5nm，第二子层中硅的掺杂浓度4.5*1017/cm3。
步骤306：控制生长温度为950℃，生长压力为100torr，在多量子阱层上生长厚度为40nm的电子阻挡层。
步骤307：控制生长温度为960℃，生长压力为400torr，在电子阻挡层上生长厚度为65nm的P型氮化镓层。
下面分别对第一样品和第二样品在相同的工艺条件下镀110nm的氧化铟锡金属氧化物(英文：Indium Tin Oxides，简称：ITO)层，120nm的Cr/Pt/Au电极和40nm的SiO2保护层，并分别将处理后的第一样品和第二样品研磨切割成305μm*635μm(12mi*25mil)的芯粒和229μm*559μm(9mi*22mil)的芯粒。其中，第二样品是采用本实施例提供的发光二极管外延片的制造方法得到的，第一样品采用的制造方法与第二样品基本相同，不同之处在于，量子垒层为掺杂硅的氮化镓层，厚度为45nm，硅的掺杂浓度为3*1017/cm3(与第二样品中量子垒层的厚度和平均掺杂浓度相同)。
接着在处理后的第一样品和第二样品的相同位置各自挑选300颗晶粒，在相同的工艺条件下，封装成白光LED。采用积分球分别在驱动电流150mA和120mA条件下测试来自于第一样品的晶粒和来自于第二样品的晶粒的光电性能。
参见图6a，结果显示，来自于第二样品的晶粒与比来自于第一样品的晶粒相比，光强在150mA和120mA的驱动电流下均有明显提升，说明本实施例提供的制造方法制造的外延片可以提高LED的发光亮度。
实施例四
本发明实施例提供了一种发光二极管外延片的制造方法，本实施例提供的制造方法与实施例三提供的制造方法基本相同，不同之处在于，量子垒层包括交替层叠的2个第一子层和1个第二子层，第一子层的厚度5nm，第二子层的厚度10nm，第二子层中硅的掺杂浓度8*1017/cm3。
下面分别对第三样品和第四样品采用与第一样品和第二样品相同的处理方式得到白光LED并进行测试。其中，第四样品是采用本实施例提供的发光二极管外延片的制造方法得到的，第三样品采用的制造方法与第四样品基本相同，不同之处在于，量子垒层为掺杂硅的氮化镓层，厚度为20nm，硅的掺杂浓度为4*1017/cm3(与第四样品中量子垒层的厚度和平均掺杂浓度相同)。
参见图6b，结果显示，来自于第四样品的晶粒与比来自于第三样品的晶粒相比，光强在150mA和120mA的驱动电流下均有明显提升，说明本实施例提供的制造方法制造的外延片可以提高LED的发光亮度。
实施例五
本发明实施例提供了一种发光二极管外延片的制造方法，本实施例提供的制造方法与实施例三提供的制造方法基本相同，不同之处在于，量子垒层包括交替层叠的8个第一子层和7个第二子层，第一子层的厚度1nm，第二子层的厚度5nm，第二子层中硅的掺杂浓度1*1017/cm3。
下面分别对第五样品和第六样品采用与第一样品和第二样品相同的处理方式得到白光LED并进行测试。其中，第五样品是采用本实施例提供的发光二极管外延片的制造方法得到的，第六样品采用的制造方法与第五样品基本相同，不同之处在于，量子垒层为掺杂硅的氮化镓层，厚度为43nm，硅的掺杂浓度为0.8*1017/cm3(与第六样品中量子垒层的厚度和平均掺杂浓度相同)。
参见图6c，结果显示，来自于第六样品的晶粒与比来自于第五样品的晶粒相比，光强在150mA和120mA的驱动电流下均有明显提升，说明本实施例提供的制造方法制造的外延片可以提高LED的发光亮度。
需要说明的是，在其它实施例中，第一子层和第二子层的数量、第一子层的厚度、第二子层的厚度、第二子层中硅的掺杂浓度、以及其它层的参数还可以取其它值，本发明并不限制于上述实施例中的数值。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管外延片，所述发光二极管外延片包括衬底以及依次层叠在所述衬底上的缓冲层、未掺杂氮化镓层、N型氮化镓层、多量子阱层、电子阻挡层和P型氮化镓层，所述多量子阱层包括多个量子阱层和多个量子垒层，所述多个量子阱层和所述多个量子垒层交替层叠，其特征在于，所述量子垒层包括(n+1)个第一子层和n个第二子层，n为正整数，所述(n+1)个第一子层和所述n个第二子层交替层叠设置，所述第一子层为没有掺杂的氮化镓层，所述第二子层为掺杂硅的氮化镓层。
2.根据权利要求1所述的发光二极管外延片，其特征在于，各个所述第二子层中硅的掺杂浓度相同，或者所述n个第二子层中硅的掺杂浓度沿所述多量子阱层的层叠方向逐层升高。
3.根据权利要求1或2所述的发光二极管外延片，其特征在于，各个所述第二子层的厚度相同。
4.根据权利要求1或2所述的发光二极管外延片，其特征在于，各个所述第一子层的厚度小于每个所述第二子层的厚度。
5.根据权利要求1或2所述的发光二极管外延片，其特征在于，最靠近所述N型氮化镓层的第一子层的厚度、以及最靠近所述电子阻挡层的第一子层的厚度均大于其它的第一子层中每个第一子层的厚度，所述其它的第一子层为所述(n+1)个第一子层中除最靠近所述N型氮化镓层的第一子层和最靠近所述电子阻挡层的第一子层的厚度之外的第一子层。
6.根据权利要求5所述的发光二极管外延片，其特征在于，最靠近所述N型氮化镓层的第一子层的厚度与最靠近所述电子阻挡层的第一子层的厚度相同。
7.根据权利要求1或2所述的发光二极管外延片，其特征在于，n≤7。
8.一种发光二极管外延片的制造方法，其特征在于，所述制造方法包括：
提供一衬底；
在所述衬底上依次生长缓冲层、未掺杂氮化镓层、N型氮化镓层、多量子阱层、电子阻挡层和P型氮化镓层；
其中，所述多量子阱层包括多个量子阱层和多个量子垒层，所述多个量子阱层和所述多个量子垒层交替层叠，所述量子垒层包括(n+1)个第一子层和n个第二子层，n为正整数，所述(n+1)个第一子层和所述n个第二子层交替层叠设置，所述第一子层为没有掺杂的氮化镓层，所述第二子层为掺杂硅的氮化镓层。
9.根据权利要求8所述的制造方法，其特征在于，所述量子垒层的生长温度为860℃～890℃。
10.根据权利要求8或9所述的制造方法，其特征在于，所述多量子阱层的生长压力为200torr。
CN201710520231.9A 2017-06-30 2017-06-30 一种发光二极管外延片及其制造方法 Active CN107293619B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710520231.9A CN107293619B (zh) 2017-06-30 2017-06-30 一种发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710520231.9A CN107293619B (zh) 2017-06-30 2017-06-30 一种发光二极管外延片及其制造方法

Publications (2)

Publication Number Publication Date
CN107293619A true CN107293619A (zh) 2017-10-24
CN107293619B CN107293619B (zh) 2019-07-02

Family

ID=60098602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710520231.9A Active CN107293619B (zh) 2017-06-30 2017-06-30 一种发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN107293619B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755362A (zh) * 2019-01-14 2019-05-14 江西兆驰半导体有限公司 一种高发光效率的氮化物发光二极管
CN109873057A (zh) * 2019-01-29 2019-06-11 华灿光电（浙江）有限公司 发光二极管外延片及其生长方法
CN110707187A (zh) * 2019-08-21 2020-01-17 华灿光电(苏州）有限公司 小间距发光二极管的外延片及其制造方法
CN110718612A (zh) * 2019-08-30 2020-01-21 华灿光电（浙江）有限公司 发光二极管外延片及其制造方法
CN112366259A (zh) * 2020-09-30 2021-02-12 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820392A (zh) * 2012-08-31 2012-12-12 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN103337573A (zh) * 2013-07-05 2013-10-02 华灿光电股份有限公司 半导体发光二极管的外延片及其制造方法
CN103560187A (zh) * 2013-11-15 2014-02-05 湘能华磊光电股份有限公司 含有超晶格势垒层的led结构外延生长方法及其结构
CN103594570A (zh) * 2013-11-15 2014-02-19 湘能华磊光电股份有限公司 含有超晶格势垒层的 led 结构外延生长方法及其结构
CN103633210A (zh) * 2013-12-06 2014-03-12 苏州新纳晶光电有限公司 Led外延片及其应用
CN106299056A (zh) * 2015-05-20 2017-01-04 南通同方半导体有限公司 一种高复合效率的led外延结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820392A (zh) * 2012-08-31 2012-12-12 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN103337573A (zh) * 2013-07-05 2013-10-02 华灿光电股份有限公司 半导体发光二极管的外延片及其制造方法
CN103560187A (zh) * 2013-11-15 2014-02-05 湘能华磊光电股份有限公司 含有超晶格势垒层的led结构外延生长方法及其结构
CN103594570A (zh) * 2013-11-15 2014-02-19 湘能华磊光电股份有限公司 含有超晶格势垒层的 led 结构外延生长方法及其结构
CN103633210A (zh) * 2013-12-06 2014-03-12 苏州新纳晶光电有限公司 Led外延片及其应用
CN106299056A (zh) * 2015-05-20 2017-01-04 南通同方半导体有限公司 一种高复合效率的led外延结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755362A (zh) * 2019-01-14 2019-05-14 江西兆驰半导体有限公司 一种高发光效率的氮化物发光二极管
CN109755362B (zh) * 2019-01-14 2021-10-01 江西兆驰半导体有限公司 一种高发光效率的氮化物发光二极管
CN109873057A (zh) * 2019-01-29 2019-06-11 华灿光电（浙江）有限公司 发光二极管外延片及其生长方法
CN109873057B (zh) * 2019-01-29 2020-07-07 华灿光电（浙江）有限公司 发光二极管外延片及其生长方法
CN110707187A (zh) * 2019-08-21 2020-01-17 华灿光电(苏州）有限公司 小间距发光二极管的外延片及其制造方法
CN110718612A (zh) * 2019-08-30 2020-01-21 华灿光电（浙江）有限公司 发光二极管外延片及其制造方法
CN110718612B (zh) * 2019-08-30 2021-08-06 华灿光电（浙江）有限公司 发光二极管外延片及其制造方法
CN112366259A (zh) * 2020-09-30 2021-02-12 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN107293619B (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
CN107293619B (zh) 一种发光二极管外延片及其制造方法
CN108091741B (zh) 一种发光二极管外延片的生长方法
CN107195738B (zh) 一种发光二极管外延片及其制造方法
CN106611808B (zh) 一种发光二极管外延片的生长方法
CN106206866B (zh) 一种发光二极管的制造方法及发光二极管
CN106410005A (zh) 一种氮化镓基led外延片及其生长方法
CN106887494B (zh) 一种发光二极管的外延片及其制造方法
CN107195737B (zh) 一种发光二极管外延片及其制造方法
CN105870277B (zh) 一种发光二极管外延片及其生长方法
CN109786529A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN107086256B (zh) 一种发光二极管外延片的制造方法
CN107887485B (zh) 一种发光二极管外延片及其制造方法
CN105552178B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109065679A (zh) 一种发光二极管外延片及其制造方法
CN107068824B (zh) 一种发光二极管的外延片及其制造方法
CN108717954A (zh) 一种发光二极管外延片及其生长方法
CN108470808A (zh) 一种发光二极管外延片及其制造方法
CN108987544A (zh) 一种发光二极管外延片及其制造方法
CN108461582B (zh) 一种发光二极管外延片的生长方法及发光二极管外延片
CN107946420B (zh) 一种发光二极管外延片及其制造方法
CN104966767B (zh) 一种GaN基发光二极管外延片的生长方法
CN106252480A (zh) 一种发光二极管外延片及其生长方法
CN109686823A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN108198913B (zh) 一种发光二极管外延片的生长方法
CN108598222A (zh) 一种发光二极管外延片及其生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant