CN105870161B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN105870161B
CN105870161B CN201510994278.XA CN201510994278A CN105870161B CN 105870161 B CN105870161 B CN 105870161B CN 201510994278 A CN201510994278 A CN 201510994278A CN 105870161 B CN105870161 B CN 105870161B
Authority
CN
China
Prior art keywords
semiconductor device
fin
groove
face
protruding structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510994278.XA
Other languages
English (en)
Other versions
CN105870161A (zh
Inventor
刘庭均
成石铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105870161A publication Critical patent/CN105870161A/zh
Application granted granted Critical
Publication of CN105870161B publication Critical patent/CN105870161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners

Abstract

本发明提供了一种半导体器件及其制造方法。所述半导体器件包括：具有第一深度以限定鳍的第一槽；直接邻近所述第一槽的第二槽，其具有大于所述第一深度的第二深度；场绝缘层，其填充所述第一槽的一部分和所述第二槽的一部分；以及突出结构，其从所述第一槽的底部突出并且低于所述场绝缘层的表面。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求于2014年12月30日提交至韩国知识产权局的韩国专利申请No.10-2014-0194004的优先权，以及于2015年1月16日提交至美国专利商标局的美国临时申请No.62/104,478的优先权，所述申请全部内容以引用方式并入本文中。
背景技术
作为增加集成电路装置密度的一种缩放技术,提出了一种多栅极晶体管，其在衬底上形成鳍形或纳米线性的硅体并在所述硅体的表面形成栅极。
由于该多栅极晶体管使用三维(3D)沟道，因此该多栅极晶体管的缩放很容易实现。另外，即使在不增加多栅极晶体管的栅极长度的情况下也能够提高电流控制能力。此外，可有效抑制沟道区的电势受漏极电压影响的短沟道效应(SCE)。
发明内容
本发明构思提供了可以使得开发负担最小化的半导体器件。
本发明构思也提供了可以使得开发负担最小化的半导体器件的制造方法。
通过本发明构思的实施例的下列说明，本发明构思的这些和其他目的将被描述或变得显而易见。
根据本发明构思的一些实施例，提供了一种半导体器件，其包括：具有第一深度以限定鳍的第一槽；形成为与第一槽直接相邻并具有大于第一深度的第二深度的第二槽；填充第一槽的一部分和第二槽的一部分的场绝缘层；以及从第一槽的底部突出并且低于场绝缘层的表面的突出结构。
在一些实施例中，提供了一种半导体器件，其包括：具有第一深度以限定彼此分离的第一有源区和第二有源区的第一槽；在第一有源区中限定第一鳍并且具有小于第一深度的第二深度的第二槽；在第二有源区中限定第二鳍并且具有小于第一深度的第三深度的第三槽；填充第一槽的一部分、第二槽的一部分和第三槽的一部分的场绝缘层；以及从第二槽的底部突出并且低于场绝缘层的表面的第一突出结构。
根据本发明构思的一些实施例，提供了一种半导体器件，其包括：具有第一斜面和第二斜面的突出结构；连接至第一斜面并且限定鳍的第一槽；以及连接至第二斜面的第二槽，其中第二槽的侧壁的倾斜角等于第二斜面的倾斜角，并且突出结构的高度小于鳍的高度。
根据本发明构思的一些实施例，提供了一种半导体器件的制造方法，包括步骤：通过形成具有第一深度的多个第一槽来形成多个鳍；通过形成具有大于第一深度的第二深度的第二槽来限定有源区，第一槽和第二槽彼此部分地重叠以在第一槽和第二槽之间的边界处形成突出结构；以及形成填充在第一槽的一部分和第二槽的一部分的场绝缘层。
附图说明
通过参考附图详细描述本发明构思的一些实施例，本发明构思的上述及其他特征和优点将变得更加显而易见，其中：
图1为示出了根据本发明构思的第一实施例的半导体器件的布局图；
图2为沿着图1的线A-A截取的剖视图；
图3为沿着图1的线B-B截取的剖视图；
图4为沿着图1的线C-C截取的剖视图；
图5为示出了根据本发明构思的第二实施例的半导体器件的剖视图；
图6为示出了根据本发明构思的第三实施例的半导体器件的剖视图；
图7为示出了根据本发明构思的第四实施例的半导体器件的剖视图；
图8为示出了根据本发明构思的第五实施例的半导体器件的剖视图；
图9为示出了根据本发明构思的第六实施例的半导体器件的剖视图；
图10为沿着图9的线D-D截取的剖视图；
图11为示出了根据本发明构思的第七实施例的半导体器件的剖视图；
图12为示出了根据本发明构思的第八实施例的半导体器件的剖视图；
图13到图16为示出了根据本发明构思的第一实施例的半导体器件的制造方法的中间过程步骤的图；
图17为包括根据本发明构思的一些实施例的半导体器件的存储卡的框图；
图18为包括根据本发明构思的一些实施例的半导体器件的信息处理系统的框图；以及
图19为包括根据本发明构思的一些实施例的半导体器件的电子设备的框图。
具体实施方式
下面将参照附图详细描述实施例。然而，本发明构思可以以各种不同形式体现，而不应被理解为仅限于示出的实施例。相反，提供这些实施例作为示例是为了使本公开将是透彻而完整的，并将向本领域的技术人员全面地传达本发明构思的构思。因此，已知的过程、元素和技术可以不再关于本发明构思的实施例进行描述。除非另外指明，否则相同的附图标记在附图和说明书中始终表示相同的元件，并因此不再重复说明。在附图中，为了清楚起见，可以放大层和区域的尺寸和相对尺寸。
需要理解的是，虽然本文使用术语“第一”、“第二”、“第三”等来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不被这些术语所限制。这些术语仅用来将一个元件、部件、区域、层或部分与另一个区域、层或部分区分开。因此，下文所讨论的第一元件、第一部件、第一区域、第一层和/或第一部分可以被称为第二元件、第二部件、第二区域、第二层和/或第二区域而没有脱离本发明构思的指教。
空间相对术语，诸如“之下”、“位于……下方”、“下部”、“位于……以下”、“位于……上方”、“上部”等来描述附图所示的一个元件或特征与另一个(一些)元件或特征的相互关系。应当理解，空间相对术语旨在涵盖使用中或操作中的器件除附图所示的指向以外的不同指向。例如，如果图中器件被翻转，则被描述为“位于”另一元件或特征“下方”或者“在”另一元件或特征“之下”或者“位于”另一元件或特征“以下”的元件将指向为“位于”另一元件或特征“上方”。因此，示例性术语“位于……下方”和“位于……以下”可以涵盖“位于……上方”和“位于……下方”这两个指向。器件可以另外地指向(旋转90°或其他指向)并且相应地解释本文所使用的空间相对描述词。另外，应当理解，当一层被称为“位于”两层“之间”时，该层可以是位于两层之间的唯一一层，也可以存在一层或多层中间层。
本文所使用的术语仅用于描述特殊实施例，而非旨在限定本发明。如本文所使用的那样，除非上下文另外明确指出，否则单数形式“一个”、“一”和“该”也旨在包括复数形式。应当理解，当术语“包括”和/或“包括……的”用于本说明书中时，其指示了存在所述特征、整体、步骤、操作、元件和/或部件，但是不排除存在或增加其他一个或多个特征、整体、步骤、操作、元件、部件和/或它们的组。如本文所使用的那样，术语“和/或”包括相关所列项目中的一个或多个的任意和所有组合。此外，术语“示例性”旨在表示例子或说明。
应当理解，当一个元件或层被称作“位于”另一元件或层“上”、“连接至”、“耦合至”或“邻近”另一元件或层时，所述一个元件或层可以直接“位于”另一元件或层“上”、“连接至”、“耦合至”或“邻近”另一元件或层，或者也可以存在中间元件或层。与此相反，当一个元件被称作“直接位于”另一元件或层“上”、“直接连接至”、“直接耦合至”或“邻近”另一元件或层，则不存在中间元件或层。
除非另有定义，本文所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员之一的通常理解相同的含义。应当理解，诸如那些在常用词典中定义的术语，应当被解释为与相关领域和/或本说明书上下文一致的含义，并且不应理想化或过于形式化地进行解释，除非在本文中明确地这样进行了定义。
图1为示出了根据本发明构思的第一实施例的半导体器件的布局图，图2为沿着图1的线A-A截取的剖视图，图3为沿着图1的线B-B截取的剖视图，图4为图1沿着线C-C截取的剖视图。
现在将关于N型鳍晶体管的情况来描述根据本发明构思的第一实施例的半导体器件，但是本发明构思的各方面不限制于此。
首先，参照图1至图3，根据本发明构思的第一实施例的半导体器件形成在衬底100的有源区ACT1中。衬底100可以包括从由Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs和InP构成的组中选择的一种或多种半导体材料。一些实施例提供了衬底100可以是，例如，绝缘硅(SOI)衬底。
鳍F1可以在第一方向X上延伸。鳍F1可以是衬底100的一部分并且可以包括从衬底100生长的外延层。
在图1中，鳍F1具有所示的矩形形状，但是本发明构思的各方面不限制于此。鳍F1的角可被腐蚀而变得略微倾斜，即，鳍F1可具有倒角形状。另外，当鳍F1是矩形时，其可包括长边和短边。
如图1所示，可在有源区ACT1中形成单个鳍F1(即，单鳍结构)。也就是说，根据本发明构思的第一实施例的半导体器件可以是使用单个鳍F1的鳍式晶体管。与所示实施例不同，可以在有源区ACT1中形成两个或多个鳍F1(即，双鳍结构或多鳍结构)。
可以在鳍F1上形成金属栅极199以与鳍F1相交。也就是说，金属栅极199可以在第二方向Y上延伸。金属栅极199可以包括下部金属层132,、N型功函数控制层170、浸润层181以及间隙填充层190。可以通过置换工艺形成金属栅极199。
层间绝缘层110可以形成在衬底100上并且可以包括槽112。可以通过堆叠两个或更多绝缘层来形成层间绝缘层110。如图所示，槽112的侧壁可以接触间隔件120并且槽112的底面可以接触衬底100。
间隔件120可以包括氮化层和氮氧化层中的至少一个。
可以在槽112中形成接口层135。如图所示，可以通过氧化工艺在槽112的底面上形成接口层135。另外，与所示实施例不同，可以通过沉积工艺沿着槽112的侧壁和底面共形地形成接口层135。沉积工艺可以包括，例如，化学气相沉积(CVD)和/或原子层沉积(ALD),但不限制于此。接口层135可以是氧化硅层(例如，HTO),但不限制于此。接口层135可以形成为例如约
Figure BDA0000890416160000061
或更小的厚度(在约
Figure BDA0000890416160000062
到约
Figure BDA0000890416160000063
的范围内)。例如，接口层135可以形成为
Figure BDA0000890416160000064
的厚度。接口层135可以用于改进高电压晶体管的操作特性(即，提高击穿电压)。
可以沿着槽112的侧壁和底面在接口层135上共形地形成介电层130。介电层130和接口层135可以设置为彼此接触。介电层130可以包括具有比氧化硅更高的介电常数的高-k材料。介电层130可以包括，例如，从包含HfO2、ZrO2、Ta2O5、TiO2、SrTiO3和(Ba,Sr)TiO3的组中选择的材料。可以根据要形成的装置的种类将介电层130形成为适当的厚度。例如，当介电层130包括HfO2时，其可以形成约
Figure BDA0000890416160000065
或更小的厚度(即，在约
Figure BDA0000890416160000066
到约
Figure BDA0000890416160000067
的范围内)。
可以沿着槽112的侧壁和底面在介电层130上共形地形成下部金属层132。下部金属层132可以包括，例如，TiN和TaN中的至少一个。例如，下部金属层132可以是TiN和TaN的堆叠层。在此情况下，TiN层形成为接触介电层130并且TaN层可以形成在TiN层上以接触TiN层。TiN层可以保护介电层130，并且当移除N型功函数控制层170的一部分时，TaN层可以用作刻蚀停止层。
可以在槽112中的下部金属层132上形成N型功函数控制层170。如图所示，可以沿着槽112的侧壁和底面共形地形成N型功函数控制层170。N型功函数控制层170可以控制N型晶体管的功函数，从而调节N型晶体管的操作特性。N型功函数控制层170可以包括从包含TiAl、TiAlC、TiAlN、TaC、TiC和HfSi的组中选择的材料。例如，N型功函数控制层170可以是TiAlC。
可以在槽112中的N型功函数控制层170上形成浸润层181。浸润层181可以包括TiN和Ti中的至少一个。在一些实施例中，浸润层181可以包括依次堆叠的TiN层和Ti层。例如，当间隙填充层190包括铝(Al)时，可由Ti或TiN形成浸润层181。当间隙填充层190包括钨(W)时,可由TiN的单层形成浸润层181。浸润层181的厚度可形成为在约
Figure BDA0000890416160000071
到
Figure BDA0000890416160000072
范围之间(例如，
Figure BDA0000890416160000073
)。
同时，参考图1和图4，如上所述，可以由具有第一深度D1的第一槽T1限定鳍F1，可以由大于第一深度D1的第二深度(D1+D2)限定有源区ACT1。第一槽T1可以是浅沟槽而第二槽T2可以是深沟槽。
在一些实施例中，第一槽T1和第二槽T2可设置为彼此直接相邻。本文使用的短语“直接相邻”可以表示在第一槽T1和第二槽T2之间没有插入具有第一深度(即，浅槽)的其他槽。
场绝缘层105形成为填充第一槽T1的一部分和第二槽T2的一部分。
突出结构PRT1和PRT2可从第一槽T1的底部突出，并且形成为低于场绝缘层105的表面。如图所示，突出结构PRT1和PRT2可以位于第一槽T1和第二槽T2之间的边界处。
例如，在通过形成具有第一深度D1的第一槽T1而形成多个鳍之后(参见图13和图14)形成具有大于第一深度D1的第二深度(D1+D2)的第二槽T2，从而限定有源区ACT1(参见图15和图16)。这里，当形成第二槽T2时，在多个鳍(例如，3个鳍)当中仅留下目标数量的鳍(例如，1个鳍)。也就是说，当形成第二槽T2时，在多个鳍(例如，3个鳍)当中，移除一些鳍(例如，2个鳍)。如果用于形成第一槽T1的掩膜和用于形成第二槽T2的掩膜没有对准，则当形成第二槽T2时，一定数量的鳍(例如，2个鳍)可能不会完全被移除，而是可以保留痕迹。所述痕迹可以成为突出结构PRT1和PRT2。
这里，如果突出结构PRT1和PRT2有相当大的尺寸，则在随后工艺中大尺寸会引起故障。但是，为了完全地去除突出结构PRT1和PRT2，要相当严格地管理处理条件。但是，在此情况下，可能不可避免地导致开发负担。因此，可以管理突出结构PRT1和PRT2以使其具有适合的尺寸，从而在使得开发负担最小化的同时增加产量。例如，管理突出结构PRT1和PRT2使得它们的高H1小于鳍F1的高H10，并且突出结构PRT1和PRT2低于场绝缘层105的表面。如果突出结构PRT1和PRT2的尖端突出高于场绝缘层105的表面，则在随后的替换工艺中会发生处理故障(例如，短路)。
突出结构PRT1和PRT2包括设置在第一槽T1侧面的第一斜面S1和设置在第二槽T2侧面的第二斜面S2。第一斜面S1可具有第一倾斜角，并且第二斜面S2可具有不同于第一倾斜角的第二倾斜角。如图所示，具有第二倾斜角的第二斜面S2可以比具有第一倾斜角的第一斜面S1更陡。第一斜面S1连接至第一槽T1，并且第二斜面S2连接至第二槽T2。第二斜面S2的倾斜角与第二槽T2的侧壁S3的倾斜角相等。也就是说，第二斜面S2和第二槽T2的侧壁S3可以设置在同一平面上。
同时，从F1的角度来看，突出结构PRT1和PRT2可以设置在有源区ACT1的相对面上。另外，如图所示，从F1的角度来看，可以彼此对称地设置第一突出结构PRT1和第二突出结构RPT2。
另外，突出结构PRT1和PRT2可以在鳍F1延伸的方向(X)上纵长地延伸。另外，如图1和图3所示，金属栅极199可以形成为与鳍F1和突出结构PRT1和PRT2相交。
图5为示出了根据本发明构思的第二实施例的半导体器件的剖视图。为了简化说明和方便解释，下面的描述将集中于本实施例与图1到4中所示之前的实施例的不同之处。
参考图5，在根据本发明构思的第二实施例的半导体器件中，从F1的角度来看，可以仅在有源区ACT1的一侧设置突出结构PRT1。
类似地，突出结构PRT1可以具有高度H1并且该高度可以低于场绝缘层105的表面。突出结构PRT1包括设置在第一槽T1一侧的第一斜面S1和设置在第二槽T2一侧的第二斜面S2。第一斜面S1可具有第一倾斜角，并且第二斜面S2可具有不同于第一倾斜角的第二倾斜角。如图所示，具有第二倾斜角的第二斜面S2可以比具有第一倾斜角的第一斜面S1更陡。第一斜面S1连接至第一槽T1，并且第二斜面S2连接至第二槽T2。
图6为示出了根据本发明构思的第三实施例的半导体器件的剖视图。为了简化说明和方便解释，下面的描述将集中于本实施例与图1到4中所示之前的实施例的不同之处。
参考图6，在根据本发明构思的第三实施例的半导体器件中，从F1的角度来看，可以彼此不对称地设置突出结构PRT1和PRT2。
第一突出结构PRT1和第二突出结构PRT2可以具有不同尺寸。也就是说，突出结构PRT1的高度H1和第二突出结构PRT2的高度H2可以彼此不同。如图所示，第一突出结构PRT1在尺寸上大于第二突出结构PRT2，并且第一突出结构PRT1的高度H1高于第二突出结构PRT2的高度H2。
图7和图8为示出了根据本发明构思的第四实施例和第五实施例的半导体器件的剖视图。为了简化说明和方便解释，下面的描述将集中于本实施例与图1到图4中所示的先前实施例的不同之处。
如图7所示，根据本发明构思的第四实施例的半导体器件可以是使用两个鳍F1和F2(即，双鳍结构)的鳍式晶体管。也就是说，可以在第一有源区ACT1中形成两个鳍F1和F2。
这里，具有第三深度的第三槽可以设置在鳍F1和鳍F2之间。第三槽T3可以与第一槽T1同时形成。另外，第三槽T3的第三深度和第一槽T1的第一深度可以彼此相等。
如图8所示，根据本发明构思的第五实施例的半导体器件可以是使用三个或更多的鳍F1到F7(即，多鳍结构)的鳍式晶体管。也就是说，可以在第一有源区ACT1中形成三个或更多的鳍F1到F7。
如图所示，第一突出结构RPT1可以形成在设置在鳍F7(即，设置在一端的鳍)一侧的第一槽T1和第二槽T2之间，并且第二突出结构RPT2可以形成在设置在鳍F1(即，设置在另一端的鳍)一侧的第一槽T1和第二槽T2之间。
这里，可以在鳍F1到F7中每个鳍与相邻的鳍之间形成具有第三深度的第三槽T3。第三槽T3可以与第一槽T1同时形成。另外，第三槽T3的第三深度和第一槽T1的第一深度可以彼此相等。
图9为示出了根据本发明构思的第六实施例的半导体器件的剖视图，图10为沿着图9的线D-D截取的剖视图。为了简化说明和方便解释，下面的描述将集中于本实施例与图1到图4中所示之前的实施例的不同之处。
参考图9和图10，根据本发明构思的第六实施例的半导体器件包括彼此分开的第一有源区ACT1和第二有源区ACT2。鳍F1形成在第一有源区ACT1中并且鳍F8形成在第二有源区ACT2中。
鳍F1和鳍F8可以在第一方向X上纵长地延伸。鳍F1和鳍F8可以是衬底100的一部分并且可以包括从衬底100生长的外延层。
这里，可以由具有第一深度D1的第一槽T1限定鳍F1，并且可以由具有第三深度D3的第四槽T4限定鳍F8。第一槽T1和第四槽T4可同时形成。另外，第一深度D1和第三深度D3可以彼此相等。
同时，可以由具有大于第一深度D1或第三深度D3的第二深度(D1+D2)的第二槽T2限定第一有源区ACT1和第二有源ACT2。
如图所示，示出了在第一有源区ACT1、第二有源区ACT2内形成一个鳍F1和鳍F8，但是本发明构思的各方面不限制于此。也就是说，可以在有源区ACT1和ACT2的每一个内形成两个或更多的鳍。
可以在鳍F1上形成金属栅极199以与鳍F1相交。金属栅极199可以在第二方向Y上延伸。另外，可以在鳍F8上形成金属栅极299以与鳍F8相交。金属栅极299可以在第二方向Y上延伸。
两个金属栅极199和299可以是不同的栅极或者可以彼此连接。
第一突出结构RPT1可以从第一槽T1的底面突出并且低于场绝缘层105的表面。第一突出结构RPT1可以位于第一槽T1和第二槽T2之间的边界处。
第一突出结构PRT1可以包括设置在第一槽T1一侧的第一斜面S1和设置在第二槽T2一侧的第二斜面S2。第一斜面S1可具有第一倾斜角，并且第二斜面S2可具有不同于第一倾斜角的第二倾斜角。如图所示，斜面S1具有第一倾斜角以及斜面S2具有第二倾斜角。
另外，第三突出结构PRT3可以从第四槽T4的底面突出并且低于场绝缘层105的表面。第三突出结构PRT3可以位于第四槽T4和第二槽T2之间的边界处。
第三突出结构PRT3可以包括设置在第四槽T4一侧的斜面S11和设置在第二槽T2一侧的斜面S12。斜面S11可具有第十一倾斜角，并且斜面S12可具有不同于第十一倾斜角的第十二倾斜角。如图所示，斜面S11具有第十一倾斜角，并且具有第十二倾斜角的斜面S12比具有第十一倾斜角的斜面S11更陡。一些实施例提供了第一倾斜角和第二倾斜角比具有第十一倾斜角的斜面S11更陡。
如图所示，从第二槽T2的角度来看，可以彼此对称地设置第一突出结构PRT1和第三突出结构RPT3。另外，突出结构PRT1的高度H1可与突出结构PRT3的高度H3不同，或者可以彼此相等。
另外，鳍F1可以在第一方向X上纵长地延伸。鳍F1的形状可以是具有长边和短边的矩形。类似地，鳍F8可以在第一方向X上纵长地延伸。鳍F8的形状可以是具有长边和短边的矩形。鳍F1和鳍F8的长边可设置为彼此面对。可以沿着鳍F1和鳍F8的长边纵长地形成突出结构PRT1和RPT3。
图11为示出了根据本发明构思的第七实施例的半导体器件的剖视图。为了简化说明和方便解释，下面的描述将集中于本实施例与图9和10中所示之前的实施例的不同之处。
参考图11，在根据本发明构思的第七实施例的半导体器件中，可以仅在第二槽T2的一侧上设置突出结构PRT1。也就是说，可以仅在第一槽T1和第二槽T2之间的边界处定位突出结构PRT1，而没有定位在第二槽T2和第四槽T4的边界处。
图12为示出了根据本发明构思的第八实施例的半导体器件的剖视图。为了简化说明和方便解释，下面的描述将集中于本实施例与图9和图10中所示之前的实施例的不同之处。
参考图12，在根据本发明构思的第八实施例的半导体器件中，突出结构PRT1和RPT3可以设置在第二槽T2的相对面上。但是，从第二槽T2的角度来看，可以彼此不对称地设置突出结构PRT1和RPT3。换言之，突出结构PRT1和RPT3可具有不同尺寸。例如，突出结构PRT1的高度H1和突出结构RPT3的高度H4可彼此不同。
在下文中，将参考图13到图16及图1到图4描述根据本发明构思的第一实施例的半导体器件的制造方法。
图13和图15为示出了根据本发明构思的第一实施例的半导体器件的制造方法的中间过程步骤的图，图14和图16为沿着图13和图15的线C-C截取的剖视图。
首先，参考图13和图14，在衬底100上形成多个鳍F1、F11和F12。鳍F1、F11、F12可以在第一方向X上纵长地延伸。在衬底100上形成掩膜图案并且利用该掩膜图案对衬底100的一部分进行刻蚀。也就是说，通过形成具有第一深度D1的第一槽T1，在衬底100上形成多个鳍F1、F11和F12。鳍F1、F11和F12可以布置为使它们的长边彼此面对。
接着，参考图15和图16，形成具有大于第一深度D1的第二深度(D1+D2)的第二槽T2以限定有源区ACT1。通过形成第二槽T2，多个鳍F1、F11和F12中的一些鳍F11和F12被移除。也就是说，第一槽T1的部分和第二槽T2的部分可彼此重迭。以此方式，可以在第一槽T1和第二槽T2之间的边界处形成突出结构PRT1和RPT2。
根据第一槽T1和第二槽T2之间对准的程度，突出结构PRT1和RPT2可以具有各种形状。也就是说，突出结构PRT1和RPT2可以彼此对称放置(参见图4和图16)。在一些实施例中，可以仅在有源区ACT1的一侧形成突出结构PRT1(参见图5)，或者从F1的角度来看，突出结构PRT1和RPT2可以在有源区ACT1的相对侧上形成以彼此对称(参见图6)。
在参考图1到图4，形成金属栅极199以与鳍F1交叉。具体而言，形成多晶硅栅极以与鳍F1相交，然后形成层间绝缘层110以充分地覆盖鳍F1和多晶硅栅极。执行极化过程以曝光多晶硅栅极的上表面。接下来，移除曝光的多晶硅栅极以形成槽112。在槽112中形成介电层130和金属栅极119。
基于上述根据本发明构思的第一实施例的半导体器件的制造方法，本领域的技术人员能够充分认识到根据第二到第八实施例的半导体器件的制造方法。
图17为示出了包括根据本发明构思的一些实施例的半导体器件的示例存储卡的框图。
参考图17，包括根据本发明构思的各种实施例的半导体器件的存储器1210可以应用到存储卡1200中。根据本发明构思的存储卡1200包括控制主机与存储器1210之间数据交换的存储器控制器1220。
静态随机存取存储器(SRAM)1221用作处理单元1222的工作存储器。主机接口1223包括连接至存储卡1200的主机1230的数据交换协议。错误校正块1224检测并纠正从存储器1210读取的数据中包括的错误。存储器接口1225与根据本发明构思的存储器1210相连接。中心处理单元1222针对存储器控制器1220的数据交换执行整体控制操作。
图18为示出了其中安装有根据本发明构思的一些实施例的半导体器件的示例信息处理系统的框图。
参考图18，信息处理系统1300可以包括存储系统1310，其包括根据本发明构思的各种实施例的半导体器件。根据本发明构思的信息处理系统1300包括存储系统1310、调制解调器1320、中心处理单元(CPU)1330、随机存取存储器(RAM)1340和用户接口1350，它们都分别与系统总线1360电连接。存储系统1310可以包括存储器1311和存储器控制器1312并且可以具有如图12所示的存储卡1200实质上相同的配置。存储系统1310可以存储由CPU 1330处理的数据和/或从外部装置接收到的数据。
信息处理单元1300可以应用于存储卡、固态盘(SSD)、相机图像处理器(CIS)和其他各种应用芯片组。例如，信息处理单元1300可以配置为采用固态盘(SSD)，并且在此情况下,可以以稳定、可靠的方式稳定地处理大容量数据。
图19为包括根据本发明构思的一些实施例的半导体器件的电子设备的框图。
参考图19，电子设备1400可以包括根据本发明构思的一些实施例的半导体器件。电子设备1400可以应用于无线通信装置(例如，个人数字助理(PDA)、笔记本计算机、便携式计算机、上网本、无线电话和/或无线数字音乐播放器)或可以在无线环境下传输和/或接收信息的任何类型的电子设备。
电子设备1400可以包括控制器1410、输入/输出装置(I/O)1420、存储器1430和无线接口1440。这里，存储器1430可以包括根据本发明构思的各种实施例的半导体器件。控制器1410可以包括微处理器、数字信号处理器和可以执行与这些元件相似功能的处理器。存储器1430可以用于存储由控制器1410处理的命令(或用户数据)。无线接口1440可以用于通过无线数据网络交换数据。无线接口1440可以包括天线和/或有线/无线收发器。例如，电子设备1400可以使用第三代通信系统协议，诸如CDMA、GSM、NADC、E-TDMA、WCDMA、CDMA2000等。
虽然已经参照本发明构思的各种实施例详细示出和描述了本发明构思，但是本领域普通技术人员应当理解，在不脱离由权利要求所限定的本发明的精神和范围的情况下，可以在形式上和细节上进行各种变化。因此期望的是，在所有方面以示例性而非限制性来看待这些实施例，应当参照所附权利要求书而不是前述说明书来表明本发明构思范围。

Claims (38)

1.一种半导体器件，包括：
第一槽，其具有限定鳍的第一深度；
第二槽，其直接与所述第一槽相邻并且具有大于所述第一深度的第二深度；
场绝缘层，其填充所述第一槽的一部分和所述第二槽的一部分；以及
突出结构，其从所述第一槽的底部突出并且低于所述场绝缘层的表面，
其中，所述突出结构位于所述第一槽和所述第二槽之间的边界处，
其中，所述突出结构具有位于所述第一槽一侧的第一斜面和位于所述第二槽一侧的第二斜面，
其中，所述第一斜面具有第一倾斜角并且所述第二斜面具有与所述第一倾斜角不同的第二倾斜角。
2.根据权利要求1所述的半导体器件，其中，所述鳍在第一方向上纵长地延伸，并且所述突出结构在所述第一方向上纵长地延伸。
3.根据权利要求1所述的半导体器件，其中，所述第二槽限定了有源区。
4.根据权利要求3所述的半导体器件，其中，所述突出结构包括第一突出结构，
其中，所述半导体器件还包括第二突出结构，并且
其中，所述第一突出结构位于所述有源区相对于所述鳍的第一侧，并且所述第二突出结构位于所述有源区相对于所述鳍的相对的第二侧。
5.根据权利要求4所述的半导体器件，其中，所述第一突出结构和所述第二突出结构具有不同的高度。
6.根据权利要求1所述的半导体器件，还包括栅极，其与所述鳍和所述突出结构相交。
7.一种半导体器件，包括：
突出结构，其具有第一面和第二面；
第一槽，其与所述第一面相连并限定了鳍；以及
第二槽，其与所述第二面相连，
其中，所述突出结构从所述第一槽的底部在竖直方向上突出，并且
其中，所述第二槽的侧壁的倾斜角与所述第二面的倾斜角相等，并且所述突出结构从所述第一槽的底部开始的高度小于所述鳍从所述第一槽的底部开始的高度。
8.根据权利要求7所述的半导体器件，其中，
所述第二面的倾斜角大于所述第一面的倾斜角。
9.根据权利要求7所述的半导体器件，其中，所述鳍在第一方向上纵长地延伸，并且所述突出结构在所述第一方向上纵长地延伸。
10.根据权利要求7所述的半导体器件，还包括栅极，其与所述鳍和所述突出结构相交。
11.一种半导体器件，包括：
有源区，其在第一方向上延伸并且被限定在第一槽和第二槽的相对面上，其中，所述第一槽和第二槽在所述第一方向上延伸并且具有第一深度；
在所述有源区中的鳍，其在所述第一方向上延伸并且其由第三槽和第四槽限定，其中，所述第三槽和第四槽在所述第一方向上延伸并且具有小于所述第一深度的第二深度；
第一突出结构，其从所述第三槽的底部突出；以及
第二突出结构，其从所述第四槽的底部突出，
其中，所述第一突出结构具有在所述第一槽的一侧的第一面和在所述第三槽的一侧的第二面，并且
其中，所述第一面具有第一倾斜角，并且所述第二面具有不同于所述第一倾斜角的第二倾斜角。
12.根据权利要求11所述的半导体器件，还包括场绝缘层，其填充所述第一槽的一部分、所述第二槽的一部分、所述第三槽的一部分和所述第四槽的一部分。
13.根据权利要求11所述的半导体器件，其中，所述第一突出结构具有第一高度并且所述第二突出结构具有与所述第一高度不同的第二高度。
14.根据权利要求11所述的半导体器件，其中，所述第一突出结构和所述第二突出结构具有相同的高度。
15.根据权利要求11所述的半导体器件，其中，所述第一突出结构和第二突出结构彼此不对称。
16.根据权利要求12所述的半导体器件，其中，所述第一突出结构和第二突出结构低于所述场绝缘层的表面。
17.根据权利要求11所述的半导体器件，其中，所述第一突出结构位于所述第一槽和所述第三槽之间的边界处，
其中，所述第二突出结构位于所述第二槽和所述第四槽之间的边界处。
18.根据权利要求11所述的半导体器件，其中，所述第一突出结构在所述第一槽的一侧具有第一斜面并且在所述第三槽的一侧具有第二斜面，
其中，所述第一斜面具有第一倾斜角并且所述第二斜面具有与所述第一倾斜角不同的第二倾斜角。
19.一种半导体器件，包括：
第一槽，其在竖直方向上具有限定鳍的第一深度；
第二槽，其与所述第一槽直接相邻并且具有大于所述第一深度的第二深度；
场绝缘层，其填充所述第一槽的一部分和所述第二槽的一部分；以及
突出结构，其位于所述第一槽的底部的与所述第二槽的底部连接的一侧并且被所述场绝缘层覆盖，
其中，所述突出结构从所述第一槽的底部在所述竖直方向上突出并且具有位于所述第一槽的一侧的第一面和位于所述第二槽的一侧的第二面，并且
其中，所述第一面具有第一倾斜角，并且所述第二面具有不同于所述第一倾斜角的第二倾斜角。
20.根据权利要求19所述的半导体器件，其中，所述鳍在第一方向上纵长地延伸，并且所述突出结构在所述第一方向上纵长地延伸。
21.根据权利要求19所述的半导体器件，其中，所述第二倾斜角大于所述第一倾斜角。
22.根据权利要求19所述的半导体器件，其中，所述第二槽限定了有源区。
23.根据权利要求22所述的半导体器件，其中，所述突出结构包括第一突出结构，
其中，所述半导体器件还包括第二突出结构，并且
其中，所述第一突出结构位于所述有源区相对于所述鳍的第一侧，并且所述第二突出结构位于所述有源区相对于所述鳍的相对的第二侧。
24.根据权利要求23所述的半导体器件，其中，所述第一突出结构和所述第二突出结构具有不同的高度。
25.根据权利要求19所述的半导体器件，还包括栅极，其与所述鳍和所述突出结构相交。
26.一种半导体器件，包括：
突出结构，其包括第一面和第二面；
第一槽，其限定第一鳍，并且在竖直方向上具有第一深度，所述第一槽的底部连接至所述第一面；
第二槽，其具有大于所述第一深度的第二深度，所述第二槽的底部连接至所述第二面；以及
场绝缘层，其填充所述第一槽和所述第二槽，并且覆盖所述突出结构，
所述突出结构从所述第一槽的底部在所述竖直方向上突出，并且
其中，所述第一面具有第一倾斜角，并且所述第二面具有不同于所述第一倾斜角的第二倾斜角。
27.根据权利要求26所述的半导体器件，其中，所述第二倾斜角大于所述第一倾斜角。
28.根据权利要求26所述的半导体器件，其中，所述第一面直接连接至所述第二面。
29.根据权利要求26所述的半导体器件，还包括第二鳍，
其中，所述第二槽位于所述突出结构与所述第二鳍之间。
30.根据权利要求26所述的半导体器件，其中，所述第一鳍在第一方向上纵长地延伸，并且所述突出结构在所述第一方向上纵长地延伸。
31.根据权利要求26所述的半导体器件，还包括栅极，其与所述第一鳍和所述突出结构相交。
32.一种半导体器件，包括：
突出结构，其包括第一面和第二面；
第一槽，其限定第一鳍，所述第一槽的底部位于所述突出结构的一侧；
第二槽，其连接至所述第二面；以及
场绝缘层，其填充所述第一槽和所述第二槽，并且覆盖所述突出结构，
其中，所述突出结构从所述第一槽的底部在竖直方向上突出，并且
其中，所述突出结构的从所述第二槽的底部开始的第一高度大于所述突出结构的从所述第一槽的底部开始的第二高度。
33.根据权利要求32所述的半导体器件，其中，所述第一面具有第一倾斜角，并且所述第二面具有不同于所述第一倾斜角的第二倾斜角。
34.根据权利要求33所述的半导体器件，其中，所述第二倾斜角大于所述第一倾斜角。
35.根据权利要求32所述的半导体器件，其中，所述第一面直接连接至所述第二面。
36.根据权利要求32所述的半导体器件，还包括第二鳍，
其中，所述第二槽位于所述突出结构与所述第二鳍之间。
37.根据权利要求32所述的半导体器件，其中，所述第一鳍在第一方向上纵长地延伸，并且所述突出结构在所述第一方向上纵长地延伸。
38.根据权利要求32所述的半导体器件，还包括栅极，其与所述第一鳍和所述突出结构相交。
CN201510994278.XA 2014-12-30 2015-12-25 半导体器件及其制造方法 Active CN105870161B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020140194004A KR102262827B1 (ko) 2014-12-30 2014-12-30 반도체 장치 및 그 제조 방법
KR10-2014-0194004 2014-12-30
US201562104478P 2015-01-16 2015-01-16
US62/104,478 2015-01-16

Publications (2)

Publication Number Publication Date
CN105870161A CN105870161A (zh) 2016-08-17
CN105870161B true CN105870161B (zh) 2021-04-13

Family

ID=56165119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510994278.XA Active CN105870161B (zh) 2014-12-30 2015-12-25 半导体器件及其制造方法

Country Status (3)

Country Link
US (3) US9768169B2 (zh)
KR (1) KR102262827B1 (zh)
CN (1) CN105870161B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102262827B1 (ko) 2014-12-30 2021-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102336787B1 (ko) * 2015-08-11 2021-12-07 삼성전자주식회사 반도체 장치
US10355110B2 (en) * 2016-08-02 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of forming same
CN111341847B (zh) * 2018-12-19 2023-03-28 联华电子股份有限公司 半导体结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080088974A (ko) * 2007-03-30 2008-10-06 주식회사 하이닉스반도체 트랜지스터 및 그의 제조방법
CN101490821A (zh) * 2006-07-14 2009-07-22 美光科技公司 亚分辨率硅特征及其形成方法
CN103779394A (zh) * 2012-10-25 2014-05-07 三星电子株式会社 半导体器件及其制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487567B1 (ko) 2003-07-24 2005-05-03 삼성전자주식회사 핀 전계효과 트랜지스터 형성 방법
KR100577562B1 (ko) * 2004-02-05 2006-05-08 삼성전자주식회사 핀 트랜지스터 형성방법 및 그에 따른 구조
US7241649B2 (en) 2004-10-29 2007-07-10 International Business Machines Corporation FinFET body contact structure
KR100645065B1 (ko) 2005-06-23 2006-11-10 삼성전자주식회사 핀 전계 효과 트랜지스터와 이를 구비하는 비휘발성 메모리장치 및 그 형성 방법
US20070048470A1 (en) 2005-08-16 2007-03-01 Apple Computer, Inc. Housing of an electronic device formed by doubleshot injection molding
US20080283910A1 (en) * 2007-05-15 2008-11-20 Qimonda Ag Integrated circuit and method of forming an integrated circuit
US20090283829A1 (en) 2008-05-13 2009-11-19 International Business Machines Corporation Finfet with a v-shaped channel
US8623728B2 (en) 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8561003B2 (en) 2011-07-29 2013-10-15 Synopsys, Inc. N-channel and P-channel finFET cell architecture with inter-block insulator
US8595661B2 (en) 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture
JP2013058688A (ja) 2011-09-09 2013-03-28 Toshiba Corp 半導体装置の製造方法
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8420459B1 (en) 2011-10-20 2013-04-16 International Business Machines Corporation Bulk fin-field effect transistors with well defined isolation
US9041115B2 (en) 2012-05-03 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs
US8703556B2 (en) 2012-08-30 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US8946029B2 (en) 2012-11-12 2015-02-03 GlobalFoundries, Inc. Methods of manufacturing integrated circuits having FinFET structures with epitaxially formed source/drain regions
US9536792B2 (en) 2013-01-10 2017-01-03 United Microelectronics Corp. Complementary metal oxide semiconductor field effect transistor, metal oxide semiconductor field effect transistor and manufacturing method thereof
US9859429B2 (en) 2013-01-14 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of fabricating same
US9564353B2 (en) * 2013-02-08 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with reduced parasitic capacitance and methods of forming the same
US8956931B2 (en) 2013-02-21 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a multi-gate device
US8956932B2 (en) 2013-02-25 2015-02-17 International Business Machines Corporation U-shaped semiconductor structure
US9029913B2 (en) 2013-03-11 2015-05-12 International Business Machines Corporation Silicon-germanium fins and silicon fins on a bulk substrate
US9029226B2 (en) 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices
US8975125B2 (en) 2013-03-14 2015-03-10 International Business Machines Corporation Formation of bulk SiGe fin with dielectric isolation by anodization
US8853015B1 (en) 2013-04-16 2014-10-07 United Microelectronics Corp. Method of forming a FinFET structure
KR102176513B1 (ko) * 2013-09-25 2020-11-09 인텔 코포레이션 Finfet 아키텍처용 고체-상태 확산 소스를 갖는 분리 웰 도핑
KR102262827B1 (ko) * 2014-12-30 2021-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101490821A (zh) * 2006-07-14 2009-07-22 美光科技公司 亚分辨率硅特征及其形成方法
KR20080088974A (ko) * 2007-03-30 2008-10-06 주식회사 하이닉스반도체 트랜지스터 및 그의 제조방법
CN103779394A (zh) * 2012-10-25 2014-05-07 三星电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
KR20160082064A (ko) 2016-07-08
US20180006032A1 (en) 2018-01-04
US10522539B2 (en) 2019-12-31
US20190115344A1 (en) 2019-04-18
US10211204B2 (en) 2019-02-19
CN105870161A (zh) 2016-08-17
KR102262827B1 (ko) 2021-06-08
US20160190131A1 (en) 2016-06-30
US9768169B2 (en) 2017-09-19

Similar Documents

Publication Publication Date Title
US11942515B2 (en) Semiconductor device having asymmetrical source/drain
US11764299B2 (en) FinFETs having step sided contact plugs and methods of manufacturing the same
US9281208B2 (en) Methods of forming semiconductor devices using hard mask layers
CN105789309B (zh) 半导体器件及其制造方法
US9865597B2 (en) Semiconductor device having fin and dual liner
KR102146469B1 (ko) 반도체 장치 및 이의 제조 방법
US10910373B2 (en) Semiconductor device having asymmetric fin-shaped pattern
US10141312B2 (en) Semiconductor devices including insulating materials in fins
CN106611791B (zh) 半导体器件及其制造方法
US10522539B2 (en) Semiconductor devices and fabricating methods thereof
US10204983B2 (en) Semiconductor device and method for fabricating the same
US20140203348A1 (en) Semiconductor devices and methods of fabricating the same
US9312181B2 (en) Semiconductor device, electronic device including the same and manufacturing methods thereof
US10062754B2 (en) Semiconductor devices and methods of fabricating the same
US10297687B2 (en) Semiconductor device including vertical-type field effect transistors and method of fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant