CN105850046A

CN105850046A - 具有参考电压的伪差分输入电路系统

Info

Publication number: CN105850046A
Application number: CN201480061324.4A
Authority: CN
Inventors: T·M·霍利斯
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2013-11-05
Filing date: 2014-10-31
Publication date: 2016-08-10
Anticipated expiration: 2034-10-31
Also published as: CN105850046B; EP3066758A1; WO2015069568A1; JP2016541154A; US20150123709A1; KR20160082239A; US9300297B2

Abstract

描述了使用单端通信链路来促成数据通信的系统、方法和装置。用于数据通信的方法包括将单端输入信号的直流分量与交流分量解耦，用预定偏置电压来将该交流分量偏置以获得重对齐信号，以及通过比较该重对齐信号和该预定偏置电压来提供表示输入信号的数字输出。可以使用滞后比较来比较该重对齐信号与该预定偏置电压以提供输出信号，该输出信号在与逻辑电路相兼容的逻辑状态之间切换。

Description

具有参考电压的伪差分输入电路系统

相关申请的交叉引用

本申请要求于2013年11月5日向美国专利商标局提交的美国非临时专利申请No.14/072,431的优先权和权益，其全部内容通过援引纳入于此。

背景技术

领域

本公开一般涉及高速数据通信接口，尤其涉及单端高速数据通信链路。

背景

移动设备(诸如蜂窝电话)的制造商可以在一个或多个集成电路(IC)设备和/或一个或多个电路板中部署各种电子组件。这些电子组件可包括处理设备、存储设备、通信收发机、显示器驱动器以及类似组件。在一个示例中，可以在印刷电路板(PCB)上提供处理设备，并且该处理设备可以与在同一PCB上和/或在不同PCB上的一个或多个存储器设备通信。处理器可以使用支持数据和控制信号的单向和双向通道的高速通信链路与存储器设备通信。

在多线接口中，通信链路的最大速度和接收机捕获数据的能力可能受限于与在通信链路上传送的信号的转变有关的最大时间变化。在多线接口中，不同导线上的转变可展现信号转变时间的不同变动，这可能导致接收方设备中的接收机的输出在相对于数据或码元边界的不同时间改变。多线信号的大转变时间差异可通过显著地限制传输时钟的周期来限制通信链路上的吞吐量。

概述

本文中所公开的各实施例提供了可以提供单端通信链路上的改进性能的系统、方法和装置。根据本文中所公开的一个或多个方面，可以减少与在该通信链路上传送的信号的转变有关的时间变动。

在本公开的一方面，用于数据通信的方法包括将接收自单端数据链路的输入信号的直流(DC)分量与该输入信号的交流(AC)分量解耦，用预定偏置电压来偏置该AC分量以获得重对齐信号，以及通过比较该重对齐信号和该偏置电压来提供表示该输入信号的数字输出。相应地，将在接收机处从发射机接收到的输入信号中的DC分量与AC分量解耦可包括或使得接收机与提供该输入信号的发射机所使用的参考电压解耦。

在本公开的一方面，使用滞后比较来比较该重对齐信号和该偏置电压，该滞后比较在与接收该数字输出的逻辑电路兼容的逻辑状态之间切换该数字输出。在一个示例中，该数字输出可以在与互补金属氧化物半导体(CMOS)逻辑电平兼容的逻辑状态之间切换。

在本公开的一方面，使用电容器来将该DC分量与该AC分量解耦。偏置该AC分量可包括将该电容器的输出电阻性地耦合到该偏置电压。该电容器可具有被选择以使得重对齐信号在转变之间返回到该偏置电压电平的电容在一个示例中，该偏置电压可以是系统接地。在另一示例中，该偏置电压可以是两个电源轨之间的中心电压。可以使用具有某值的电阻器将电容器的输出电阻性地耦合到该偏置电压，并且该电容器的输出以其他方式配置成使得该重对齐信号在转变之间返回到该偏置电压。AC分量可以强调输入信号中的转变。偏置该AC分量可包括使该AC分量以与该接收电路系统的最优输入共模电平重合的电压电平为中心。

在本公开的一方面，该输入信号接收自传输线。该传输线可包括印刷电路板上的迹线、封装基板、硅(或替换性材料)中介体、集成电路上的金属化、以及导线中的一者或多者。

在本公开的一方面，用于数据传输的设备包括：用于将接收自单端数据链路的输入信号的DC分量与该输入信号的AC分量解耦的装置，用于用偏置电压来偏置该AC分量以获得重对齐信号的装置，以及用于提供表示该输入信号的数字输出的装置。用于提供数字输出的装置可以被配置成通过比较该重对齐信号和该偏置电压来生成该数字输出。

在本公开的一方面，用于数据通信的数字设备可包括：耦合到单端传输线的接收电路；解耦电路，其配置成将在该传输线上接收到的输入信号的DC分量与该输入信号的AC分量解耦；偏置电路，其适配成用偏置电压来偏置该AC分量以获得重对齐信号；以及比较逻辑，其配置成通过比较该重对齐信号和该偏置电压来生成表示该输入信号的数字输出。

附图简述

图1描绘了在电路之间采用高速数据链路的装置。

图2是解说其中一对IC设备使用单端通信链路进行通信的装置的示图。

图3解说了适配成接收来自单端通信链路的信号的设备的某些方面。

图4是单端接收机中的信号上升时间的简化示例。

图5解说了单端接收机中作用于定时的变量的组合效果。

图6是解说眼区和数据掩模的眼图。

图7包括根据本文所公开的某些方面的单端接收机电路以及对应时序图的示图。

图8是用于使用无参考电压伪差分输入电路系统来接收单端信号的方法的流程图。

图9是解说根据本文所公开的一个或多个方面的具有采用无参考电压伪差分输入电路系统的接收机的设备的硬件实现的示例的示图。

详细描述

现在参照附图描述各个方面。在以下描述中，出于解释目的阐述了众多具体细节以提供对一个或更多个方面的透彻理解。但是显然的是，没有这些具体细节也可实践此(诸)方面。

如本申请中所使用的，术语“组件”、“模块”、“系统”及类似术语旨在包括计算机相关实体，诸如但并不限于硬件、固件、硬件与软件的组合、软件、或执行中的软件。例如，组件可以是但不限于是，在处理器上运行的进程、处理器、对象、可执行件、执行的线程、程序和/或计算机。作为解说，在计算设备上运行的应用和该计算设备两者皆可以是组件。一个或多个组件可驻留在进程和/或执行的线程内，且组件可以本地化在一台计算机上和/或分布在两台或更多台计算机之间。此外，这些组件能从其上存储着各种数据结构的各种计算机可读介质来执行。这些组件可藉由本地和/或远程进程来通信，诸如根据具有一个或多个数据分组的信号来通信，这样的数据分组诸如是来自藉由该信号与本地系统、分布式系统中另一组件交互的、和/或跨诸如因特网之类的网络与其他系统交互的一个组件的数据。

此外，术语“或”旨在表示“包含性或”而非“排他性或”。即，除非另外指明或从上下文能清楚地看出，否则短语“X采用A或B”旨在表示任何自然的可兼排列。即，短语“X采用A或B”得到以下任何实例的满足：X采用A；X采用B；或X采用A和B两者。另外，本申请和所附权利要求书中所用的冠词“一”和“某”一般应当被理解成表示“一个或多个”，除非另外声明或者可从上下文中清楚看出是指单数形式。

本发明的某些方面可适用于被部署在电子设备之间的通信链路，这些电子设备可包括装置(诸如电话、移动计算设备、电器、汽车电子设备、航空电子系统等)的子组件。图1描绘了可采用IC设备之间的通信链路的装置100。在一个示例中，装置100可包括无线通信设备，该无线通信设备通过RF收发机与无线电接入网(RAN)、核心接入网、因特网和/或另一网络通信。装置100可包括可操作地耦合到处理电路102的通信收发机106。处理电路102可包括一个或多个IC设备，诸如专用IC(ASIC)108。ASIC 108可包括一个或多个处理设备、逻辑电路等等。处理电路102可包括和/或耦合到处理器可读存储(诸如存储器设备112)，该处理器可读存储可维护可由处理电路102执行的指令和数据。处理电路102可由操作系统以及应用编程接口(API)110层中的一者或多者来控制，该API 110层支持并允许执行驻留在存储介质(诸如无线设备的存储器设备112)中的软件模块。存储器设备112可包括只读存储器(ROM)或随机存取存储器(RAM)、电可擦除可编程ROM(EEPROM)、闪存卡、或可以在处理系统和计算平台中使用的任何存储器设备。处理电路102可包括或能够访问本地数据库114，该本地数据库114可维护用于配置和操作该装置100的工作参数和其它信息。本地数据库114可使用数据库模块、闪存、磁介质、EEPROM、光学介质、磁带、软盘或硬盘等中的一者或多者来实现。处理电路也可以可操作地耦合至外部设备，诸如天线122、显示器124、操作者控件(诸如按钮128和按键板126以及其他组件)。

图2是解说其中一对IC设备202、204使用单端通信链路206进行通信的装置200的示图。例如，这对设备或电路202、204可以是图1中所描绘的装置100的组件。通信链路206可包括构建自导线、电路板或芯片载体上的导电迹线、封装基板、硅(或替换性材料)中介体、IC的金属化层中的导电迹线、和/或其他电连接器和设备的n个数目个连接器206a-206n。通信链路206可包括单向和/或双向连接器206a-206n。通信链路206可以是单端的，藉此每个信号在一个信号导线206a-206n上传送。例如，处理电路202可以在导线206a上传送数据信号，其中数据信号参照接地或者处理电路202处定义的其他共用参考电压208。在该示例中，数据信号可以由存储器电路204接收，该存储器电路204通过比较该数据信号和接地或存储器设备204处定义的共用参考电压210来捕获并解码该数据信号中的数据。虽然处理电路202和存储器电路204使用的共用参考208和210可以标称地在相同电压电平处，但是可以由于以下原因引起的偏移而发生误差：共用参考输入208和210之间的互连中的电流流动以及由不成比例地影响设备202和204的经解耦噪声或偏移而引起的变化。

图3是解说电路204’的某些方面的示图300，该电路204’可包括构成图2的存储器电路204的部分或全部的一个或多个IC设备。在一个示例中，电路204’可包括一个或多个存储器设备310。电路204’可适配成接收来自通信链路302的多个信号302a-302n。在该示例中，信号302a-302n可以在通信链路302的导线或连接器上作为单端信号传送。示图300解说了接收机电路系统的配置，但是通信链路302可以是双向的并且可以由电路204’使用一个或多个线驱动器电路(未示出)来驱动，该一个或多个线驱动器电路可以在当数据正由电路204’从通信链路302接收时被置于高阻抗状态。

n个接收机306a-306n中的每个接收机可以被配置成接收来自通信链路302的导线的信号302a-302n。接收机306a-306n中的每一者可以将接收到的输入信号302a-302n的逻辑状态确定为输入信号302a-302n和在接收设备或电路204’处定义的参考电压304之间的差异。在一个示例中，每个输入信号302a-302n可以与参考电压304比较，该参考电压304具有接收电路所采用的两个电压电平之间的正中间的电压电平。

携带或编码在输入信号302a-302n中的数据可以在通信链路302的信号导线上的转变之间被提取和/或采样。在一个示例中，触发信号可以提取自通信链路302以指示输入信号302a-302n预期稳定的触发点。该触发信号可包括采样时钟、采样边沿、数据选通或另一控制信号。在一个示例中，接收机306a-306n可提供可以被提供给一个或多个设备(诸如存储器设备310)的输出信号308。在另一示例中，输出信号308可以被提供给处理电路102(参见图1)、收发机106和/或其他设备或电路中的一者或多者。在所描绘的示例中，输出信号308驱动存储器设备308的某些输入端，并且接收机306a-306n可以配置成产生在存储器设备310所使用的逻辑电平之间切换的输出308。在一些实例中，输出信号308可以在接收机306a-306n和目标设备308之间进一步调理。

接收设备204’处的数据捕获可以由于以下因素而降级：信号导线302a-302n上的数据信号的延长的上升和下降时间、由参考电压304与在一条或多条信号导线302a-302n上观察到的电压电平之间的不充分的电压隔离而引起的不良输入敏感度。接收设备204’处的数据捕获还可以由于接收机处的参考电压304和发射机所使用的参考电压之间的偏移而降级。接收机参考信号304和输入数据信号302a-302n之间存在不相关的噪声也可以影响数据捕获。数据信号302a-302n的切换电平与参考电压304之间的不充分的隔离可以妨碍接收机306a-306c解析不同信号电平。

相对于电源的连通设备的配置、电路设计和用以制造设备的工艺技术的差异可以引起参考电压之间的偏移。在一个示例中，发射机和接收机电路可以定义它们各自的相对于电源轨的参考电压，这些参考电压可以位于不同的电平或者可以由于装置或设备100、200内的功率分布中的电阻性耦合而偏移。在另一示例中，不同参考电压可以源自电路配置的差异，由此从N型金属氧化物半导体(NMOS)晶体管构建的发射机电路向由P型金属氧化物半导体(PMOS)晶体管构建的接收机电路传送信号，并且反之亦然。在后一示例中，发射机和接收机参考可以推导自受不同噪声电平和其他波动困扰的不同轨电压。在一些示例中，传送和接收电路可以使用不同IC技术(即，不同硅掺杂、一端构建自绝缘体上覆硅(SOI)或硅锗等)来形成。在一些示例中，传送和接收电路可以在基板上形成自不同的集成电路技术节点，这些不同的集成电路技术节点具有不同的物理几何限制以及相应的应用电压约束。这些约束使得所传送的信号必须被电平移位以维持与接收电路的兼容性。

图4是解说可用以解码接收自信号导线302a-302n的输入信号的采样窗口416的可变性。采样窗口416表示可以在期间可靠地从一个或多个信号导线302a-302n捕获数据的时间区间。采样窗口416可以指示一个或多个信号导线302a-302n上的输入信号何时跨过对应于标称参考电压406的阈值电压电平。

由于工艺、电压和温度(PVT)对标称参考电压406的影响，采样窗口416中可以观察到可变性。相应地，参考电压406可在最大阈值电压408(V_ref+)和最小阈值电压410(V_ref-)之间变化。在另一示例中，采样窗口416的可变性可源于信号导线302a-302n上接收到的输入信号中和/或一个或多个接收机306-306n的输出308中的转变412和414的上升时间和下降时间之间的差异。信号上升时间和检测电路的可变性可至少部分归因于制造工艺容限、电压和电流源的变化和稳定性、以及操作温度。在一些实例中，输入信号302a-302n中的一者的采样窗口416的可变性可以受到其他输入信号302a-302n的定时的影响。通常，多个参数影响采样窗口416，从而导致使得有效采样窗口416变窄的可变时间容限418和420。

采样窗口416可以被视为信号稳定且数据能够被可靠地采样的时间段。采样窗口416计及由信号上升和下降时间、阈值电压电平的变化(即，V_ref+和V_ref-之间)、和发射机与接收机操作电压和条件之间的差异引起的不确定性。在一些实例中，采样在多个信号302a-302n共用的采样窗口416内执行。例如，在存储器系统中，地址信号和/或数据信号的每条线通常在共用采样窗口416内被采样。

电压参考406上的噪声和偏移(包括发射机和接收机参考电压电平之间的不相关的差异)可要求调谐参考电压406、其容限408、410和/或接收机306a-306n的操作以减少采样窗口416的收窄并且使得切换速度最大化。采样窗口416的大小的可变性和抖动可以部分地由携带输入信号302a-302n的导线的电气特征引起。

图5是解说一个或多个接收机306a-306n上的电路变量和操作容限的组合效应的时序图500。框516可以被用来定义切换不确定性的区域。框516在上边沿以阈值(V_sens+)512为界，其表示为保证接收机306a-306n检测到第一状态502所要求的信号的最小电压。V_sens+阈值电压512包括最大参考电压508(即，在标称参考电压506之上的可变性)和为确保接收机306a-306n进行检测所要求的电压。框516在下边沿以阈值(V_sens-)514为界，其表示保证一个或多个接收机306a-306n检测到第二状态504所要求的信号的最小电压。V_sens-阈值电压514包括最小参考电压510(即，在标称参考电压506之下的可变性)和为确保接收机306a-306n进行检测所要求的电压。

框516的垂直边沿522、524标记了信号的最小和最大转变时间。在示例时序图500中，下降和上升沿经受相同的可变性，其中最快转变518a和520a在对应于框516的最左边垂直边沿522的时间(分别)达到它们各自的最坏情形感测电压514和512，并且最慢边沿518b和520b在对应于框516的最右边垂直边沿524的时间达到它们各自最坏情形感测电压514和512。在一些实例中，可期望上升沿和下降沿以不同速率转变。

数据捕获能力可以因不良输入敏感度而降级，这可以在接收机要求参考电压和数据电平之间相对较大的电压隔离以解析不同信号电平时发生。数据捕获也可以因参考电压中的偏移和噪声而降级，其中该噪声或偏移可以在一个或多个参考电压和数据信号之间不相关。

图6是可以被生成为具有对应的可变上升和下降时间的瞬态信号波形的多个循环的覆盖的眼图600。信令状态信息可在由“眼图开口”内的有效数据掩模602或604所定义的区域中可靠地确定，该“眼图开口”表示其中码元稳定且能被可靠地接收和解码的时间段。一个有效数据掩模602表示在阈值和状态电压之间所要求的电压隔离最小化时的可变形区域，并且另一有效数据掩模604表示例如在要求阈值和状态电压之间更大的隔离时的可变性区域。有效数据掩模602或604掩蔽掉其中不发生零交叉的区域，并且眼图掩模可以被用来标识采样选通信号的界限。在该示例中，当预期参考电压高于(或低于)标称值时，和/或当接收机受到不良输入敏感度困扰时，可应用较高的有效数据掩模604。较高有效数据掩模604的较窄宽度暗示相对于较矮有效数据掩模602的丢失定时余裕。

图7包括根据本文所公开的某些方面的解说其中可以采用接收机电路706以在单端通信链路上改进接收机中的定时余裕的示例的示图700。通过抑制与发射机702所使用的参考电压712相关联的偏移和特定不相关噪声，可以改进接收机电路706的接收机敏感度并且在通信链路上实现较高的传输速率。接收机电路706可以被配置或适配成相对于接收机电路706所使用的参考电压724优化传送给接收机电路706的信号710的电压电平。可以使用接收机电路706在不训练接收机参考电压724的情况下获得较高数据速率，该接收机电路706可能原本需要容适接收机参考电压724和发射机702所使用的参考电压712之间的偏移。

由发射机702通过传输线或通道704传送的信号(Tx信号)710可以在输入端716处接收。传输线704可包括印刷电路板上的迹线、封装基板、硅(或替换性材料)中介体、IC上的金属化、导线、电缆或其他通信链路中的一者或多者。在一些通道拓扑中，传输线704可以由阻抗708来终接，该阻抗708在被包括时在本质上通常是电阻性的。在一些通道拓扑中，不要求和/或不期望终接阻抗708。

传输线704可以被电容性地耦合到接收机电路706的输入端716。在一个示例中，电容器704阻挡了输入端716处接收到的信号的DC分量，从而使得输入信号的共模电平不被定义。偏置(例如，上拉或下拉)电阻器728可以将输入端716处接收到的剩余AC分量与偏置电压对齐，该偏置电压可以是DC接收机参考电压724。结果得到的参考对齐的AC分量可以以接收机参考电压724为中心，并且接收机电路706可以配置成检测输入端716处相对于接收机参考电压724的正和负电压偏离。因此，消除或者显著减少接收机参考电压724和输入信号702的DC分量之间的差异的贡献，从而这些差异可以变得与接收机电路706的操作不相关。

接收机电路706可以使用任何期望的半导体技术来构建。接收机晶体管720和722可以被实现为NMOS、PMOS和/或CMOS晶体管。接收机电路706的输出714可以配置成在主机半导体设备中采用的逻辑电平之间切换。简单逻辑电路可以配置成产生输出信号714的非归零(NRZ)版本。

图7还包括解说电路700的某些操作方面的图表730、740和750。第一图表720解说了由发射机702传送的Tx信号710的标绘，以及在与接收机电路706使用的标称参考电压724’不同的DC电平712'附近的变化。第二图表740解说了在Tx信号710的DC分量被移除且被接收机参考电压724代替之后，接收机电路706的输入端716处的信号。如图表740中所描绘的，接收机电路706的输入端716处的信号以参考电压电平724’为中心并且强调了信号中的边沿。在由电阻728和电容708的值(即，RC时间常数)部分地确定的特定频率处，信号在边沿之间返回零点。

第三图表750解说了可以用来从第二图表730中所解说的边沿强调的信号产生NRZ信号的滞后阈值电压电平752和754的使用。根据本文中所公开的某些方面，接收机电路706的输出714可以使用本领域所公知的滞后比较技术来被恢复成NRZ信号格式。滞后比较可以通过以主存接收机电路706的设备的电压电平操作的逻辑来执行。例如，可以使用与CMOS设备相兼容的逻辑电平之间的逻辑电路切换来产生NRZ信号。在一个示例中，可以通过将输出信号714锁存在针对正和负转变使用不同阈值电压752和754的设备中来引入滞后。在一个示例中，调理逻辑726可以包括输出锁存器(未示出)，该输出锁存器可以响应于输入端716处的信号的正和负边沿跨过不同阈值电压752和754来进行切换。相应地，仅当信号在第一阈值电压电平752之上转变时设置第一输出状态，并且仅当信号在第二阈值电压电平754之下转变时设置第二状态，其中穿过标称参考电压724’的转变对输出不具有影响。

根据本文所公开的某些方面，虽然可以执行输入偏移校准来改进接收机电路706的性能，但是接收机电路706能够消除参考电压训练的需要。消除训练电路可以减少管芯电路面积和链路校准和/或重训练时间。可以消除不相关的参考电压噪声，并且因此可以优化链路性能。此外，在期望的参考电压电平附近可以优化输入电平从而优化接收机电路610的性能。

图8是解说根据本发明的某些方面的数据通信方法的流程图800。该方法可以由单端信号的接收机706(参见图7)执行。接收机706可以位于第一IC设备中。在步骤802，IC设备可以将接收自单端数据链路的输入信号中的DC分量与AC分量解耦。输入信号可以表示发射机702在导线、连接器或其他互连上传送的信号。接收机可以位于第二IC设备中。可以使用电容器718来将DC分量与AC分量解耦。

在步骤804，IC设备可以用偏置电压来偏置AC分量以获得重对齐的信号。在一个示例中，偏置电压可以是接收机电路706使用的参考电压724(参见图7)。可以通过将电容器718的输出电阻性地耦合到参考电压724来偏置AC分量。电容器718可以具有被选择以使得重对齐信号在转变之间返回到预定电压的电容值。可以使用电阻器722来将电容器718的输出电阻性地耦合到参考电压724。电阻器722可以具有被选择以使得重对齐信号在转变之间返回到预定电压的电阻值。AC分量可以强调输入信号中的转变。AC分量可以通过使得AC分量以与接收电路706的最优输入共模电平重合的电压为中心来偏置。

在步骤806，IC设备可以通过比较重对齐信号和偏置电压来提供表示输入信号的数字输出。偏置电压可以是由接收机706生成的参考电压724。该数字输出可以在期望或指定逻辑状态之间切换。可以使用滞后比较来比较重对齐信号和偏置电压，该滞后比较在与接收和/或响应数字输出的逻辑电路相兼容的逻辑状态之间切换数字输出。逻辑状态可以与和CMOS、NMOS、PMOS和/或其他数字技术相关联的逻辑电平相兼容。

在本公开的一方面，单端数据链路包括传输线704。传输线704可包括印刷电路板上的迹线、封装基板、硅(或替换性材料)中介体、集成电路上的金属化、以及导线中的一者或多者。

图9是解说采用本文所公开的通信方法的某些方面的设备902的硬件实现的简化示例的示图900。设备902可以是IC设备并且可包括处理电路916，该处理电路916可包括微处理器、微控制器、数字信号处理器、序列发生器和状态机中的一者或多者。处理电路916可用由总线920一般化地表示的总线架构来实现。取决于处理电路902的具体应用和整体设计约束，总线920可包括任何数目的互连总线和桥接器。总线920将各种电路链接在一起，这些电路包括一个或多个处理器和/或硬件模块(由处理电路916、模块或电路904、906、908、910和912表示)，并且总线可以实现模块或电路904、906、908、910和912中的一者或多者的配置和/或重配置。总线920还可链接各种其它电路，诸如定时源、外围设备、稳压器和功率管理电路，这些电路在本领域中是众所周知的，且因此将不再进一步描述。设备902可以在连接器或导线914上通信。

处理器916负责一般性处理，包括执行存储在计算机可读存储介质918上的软件。该软件在由处理器916执行时使处理电路916执行或配置上文针对任何特定装置描述的各种功能。计算机可读存储介质918还可被用于存储由处理电路916在执行软件时操纵的数据，包括从在连接器914上传送的信号中解码的数据。设备902进一步包括模块904、906、908、910和912中的至少一个模块。模块904、906和908可包括运行在处理电路916中的软件模块，以及硬件电路或模块的一些组合。

在一个配置中，设备902可以被配置成用于在单端传输线(包括导线914)上进行通信。该设备可包括配置成接收来自单端传输线914的输入信号的模块和/或电路904、用于将输入信号的DC分量与输入信号的AC分量解耦的模块和/或电路906、用于用预定偏置电压来偏置AC分量以获得重对齐信号的模块和/或电路908，以及用于提供表示输入信号的数字输出的模块和/或电路910。模块和/或电路910可包括调理电路或逻辑912(也请参见图7的调理器726)或与调理电路或逻辑912协作以提供与响应于输入信号中的信息的逻辑电路相兼容的数字输出。调理电路或逻辑912可包括比较逻辑、取平方逻辑(例如，使用滞后比较)、电平切换和其他调理逻辑和电路。

前述装置可以例如使用接收机电路706的元件和耦合电容器718(其可以被纳入接收电路706)的一些组合来实现。

应理解，所公开的过程中各步骤的具体次序或层次是示例性办法的解说。应理解，基于设计偏好，可以重新编排这些过程中各步骤的具体次序或层次。所附方法权利要求以范例次序呈现各种步骤的要素，且并不意味着被限定于所呈现的具体次序或层次。

提供先前描述是为了使本领域任何技术人员均能够实践本文中所描述的各种方面。对这些方面的各种改动将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示出的方面，而是应被授予与语言上的权利要求相一致的全部范围，其中对要素的单数形式的引述除非特别声明，否则并非旨在表示有且仅有一个摂，而是一个或多个摂。除非特别另外声明，否则术语“一些”指的是一个或多个。本公开通篇描述的各种方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。没有任何权利要求元素应被解释为装置加功能，除非该元素是使用短语“用于…的装置”来明确叙述的。

Claims

1.一种用于数据通信的方法，包括：

将接收自单端数据链路的输入信号的直流(DC)分量与所述输入信号的交流(AC)分量解耦；

用预定偏置电压来偏置所述AC分量以获得重对齐信号；以及

通过比较所述重对齐信号和所述预定偏置电压来提供表示所述输入信号的数字输出。

2.如权利要求1所述的方法，其特征在于，所述数字输出在与互补金属氧化物半导体(CMOS)逻辑电平相兼容的逻辑状态之间切换。

3.如权利要求1所述的方法，其特征在于，使用滞后比较来比较所述重对齐信号和所述预定偏置电压，所述滞后比较在与接收所述数字输出的逻辑电路相兼容的逻辑状态之间切换所述数字输出。

4.如权利要求3所述的方法，其特征在于，所述逻辑状态与CMOS逻辑电平相兼容。

5.如权利要求1所述的方法，其特征在于，使用电容器来将所述DC分量与所述AC分量解耦。

6.如权利要求5所述的方法，其特征在于，偏置所述AC分量包括将所述电容器的输出电阻性地耦合到所述预定偏置电压。

7.如权利要求6所述的方法，其特征在于，所述电容器具有被选择以使得所述重对齐信号在转变之间返回到期望电压电平的电容。

8.如权利要求6所述的方法，其特征在于，使用具有被选择以使得所述重对齐信号在转变之间返回到期望电压电平的值的电阻器来将所述电容器的所述输出电阻性地耦合到所述预定偏置电压。

9.如权利要求5所述的方法，其特征在于，在所述AC分量中强调所述输入信号中的转变。

10.如权利要求9所述的方法，其特征在于，偏置所述AC分量包括使得所述AC分量以所述预定偏置电压为中心。

11.如权利要求1所述的方法，其特征在于，所述单端数据链路包括传输线。

12.如权利要求11所述的方法，其特征在于，所述传输线包括印刷电路板上的迹线、封装基板、中介体、集成电路上的金属化、以及导线中的一者或多者。

13.一种设备，包括：

用于将接收自单端数据链路的输入信号的直流(DC)分量与所述输入信号的交流(AC)分量解耦的装置；

用于用预定偏置电压来偏置所述AC分量以获得重对齐信号的装置；以及

用于提供表示所述输入信号的数字输出的装置，其中所述用于提供数字输出的装置配置成通过比较所述重对齐信号和所述预定偏置电压来生成所述数字输出。

14.如权利要求13所述的设备，其特征在于，所述数字输出在与互补金属氧化物半导体(CMOS)逻辑电平相兼容的逻辑状态之间切换。

15.如权利要求13所述的设备，其特征在于，所述用于提供数字输出的装置配置成通过滞后比较来生成所述数字输出，其中所述滞后比较在与接收所述数字输出的逻辑电路相兼容的逻辑状态之间切换所述数字输出。

16.如权利要求15所述的设备，其特征在于，所述逻辑状态与CMOS逻辑电平相兼容。

17.如权利要求13所述的设备，其特征在于，使用电容器来将所述DC分量与所述AC分量解耦。

18.如权利要求17所述的设备，其特征在于，所述用于偏置所述AC分量的装置配置成将所述电容器的输出电阻性地耦合到所述预定偏置电压。

19.如权利要求18所述的设备，其特征在于，所述电容器具有被选择以使得所述重对齐信号在转变之间返回到期望电压电平的电容。

20.如权利要求18所述的设备，其特征在于，使用具有被选择以使得所述重对齐信号在转变之间返回到期望电压电平的值的电阻器来将所述电容器的所述输出电阻性地耦合到所述预定偏置电压。

21.如权利要求17所述的设备，其特征在于，在所述AC分量中强调所述输入信号中的转变。

22.如权利要求21所述的设备，其特征在于，所述用于偏置所述AC分量的装置配置成使得所述AC分量以所述预定偏置电压为中心。

23.如权利要求13所述的设备，其特征在于，所述单端数据链路包括传输线。

24.如权利要求23所述的设备，其特征在于，所述传输线包括印刷电路板上的迹线、封装基板、中介体、集成电路上的金属化、以及导线中的一者或多者。

25.一种数字设备，包括：

耦合到单端传输线的接收电路；

解耦电路，其配置成将接收自所述传输线的输入信号中的直流(DC)分量与交流(AC)分量解耦；

偏置电路，其适配成用预定偏置电压来偏置所述AC分量以获得重对齐信号；以及

比较逻辑，配置成通过比较所述重对齐信号和所述预定偏置电压来生成表示所述输入信号的数字输出。

26.如权利要求25所述的数字设备，其特征在于，所述比较逻辑以与互补金属氧化物半导体(CMOS)逻辑电平相兼容的逻辑状态操作。

27.如权利要求25所述的数字设备，其特征在于，所述比较逻辑包括提供非归零(NRZ)数字输出的滞后比较逻辑。

28.如权利要求27所述的数字设备，其特征在于，所述NRZ数字输出的逻辑状态与CMOS逻辑电平相兼容。

29.如权利要求25所述的数字设备，其特征在于，使用电容器来将所述DC分量与所述AC分量解耦。

30.如权利要求29所述的数字设备，其特征在于，所述偏置电路将所述电容器的输出耦合到所述预定偏置电压。

31.如权利要求30所述的数字设备，其特征在于，所述电容器具有被选择以使得所述重对齐信号在转变之间返回到期望电压电平的电容。

32.如权利要求30所述的数字设备，其特征在于，使用具有被选择以使得所述重对齐信号在转变之间返回到期望电压电平的值的电阻器来将所述电容器的所述输出电阻性地耦合到所述预定偏置电压。

33.如权利要求30所述的数字设备，其特征在于，在所述AC分量中强调所述输入信号中的转变。

34.如权利要求33所述的数字设备，其特征在于，所述偏置电路使得所述AC分量以所述预定偏置电压为中心。

35.如权利要求25所述的数字设备，其特征在于，所述传输线包括印刷电路板上的迹线、封装基板、中介体、集成电路上的金属化、以及导线中的一者或多者。