CN105845592A - 用于失效分析的方法 - Google Patents
用于失效分析的方法 Download PDFInfo
- Publication number
- CN105845592A CN105845592A CN201510023600.4A CN201510023600A CN105845592A CN 105845592 A CN105845592 A CN 105845592A CN 201510023600 A CN201510023600 A CN 201510023600A CN 105845592 A CN105845592 A CN 105845592A
- Authority
- CN
- China
- Prior art keywords
- address
- electrical
- chip
- failure
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种用于失效分析的方法。所述方法包括:在待测芯片的特定位置引入失效;测试出失效位置的电性地址;以及基于所述特定位置和所述电性地址确定电性失效地址与物理失效地址之间的转换关系。本发明所提供的用于失效分析的方法可以有效确认电性失效地址与物理失效地址之间的对应关系,从而可以基于测试到的电性失效地址精确计算出芯片上实际失效的物理单元的地址,为下一阶段的物理失效分析提供良好基础。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种用于失效分析(Failure Analysis,FA)的方法。
背景技术
一般来说,集成电路在研制、生产和使用过程中失效不可避免。随着人们对产品质量和可靠性要求的不断提高,失效分析工作也显得越来越重要。通过芯片失效分析,可以帮助集成电路设计人员以及工厂工艺技术人员找到设计上的缺陷、工艺参数的不匹配或设计与操作中的不当等问题。
在现有的失效分析方法中,通常先测试得到失效位置的电性地址,然后直接在芯片上检查该失效地址的邻近区域,以找到实际发生异常的物理失效位置。然而,这种方法效率较低并且不够精确。此外,有些物理结构无法在电性地址中反映出来,从而难以通过失效电性地址找到物理失效地址。例如,图像传感器的物理结构中包含一些行列,它们转换到电性结构中是不输出图像的,所以最终电性地址的行列数会比物理行列少;而由于无法知道哪些物理行列不输出图像,因此电性行列数与物理行列数之间的差值越大,采用现有的直接检查的方法就越难以准确找到实际失效位置。
发明内容
针对现有技术的不足,本发明提供一种用于失效分析的方法。所述方法包括:在待测芯片的特定位置引入失效;测试出失效位置的电性地址;以及基于所述特定位置和所述电性地址确定电性失效地址与物理失效地址之间的转换关系。
在本发明的一个实施例中,所述特定位置为所述待测芯片的第一层金属(Metal 1,M1)和第二层金属(Metal 2,M2)交叉的位置。
在本发明的一个实施例中,所述特定位置包括四个样本位置,所述四个样本位置分别位于所述待测芯片的行列矩阵的各个角处、距离角的两边所在行列预定阈值的位置。
在本发明的一个实施例中,所述预定阈值基于所述待测芯片的不同而不同。
在本发明的一个实施例中,所述预定阈值为所述待测芯片的行列矩阵的50行或50列的距离。
在本发明的一个实施例中,所述基于所述特定位置和所述电性地址确定电性失效地址与物理失效地址之间的转换关系进一步包括:基于所测试出的电性地址以及电性地址的起始坐标的位置确定第一样本位置,所述第一样本位置距离所述起始坐标所在的位置最近;以及基于所述第一样本位置的电性地址以及所述第一样本位置的物理地址确定电性失效地址与物理失效地址之间的转换关系。
在本发明的一个实施例中,所述待测芯片为图像传感器。
在本发明的一个实施例中,所述转换关系表示为:X=A+Ex,Y=D+Ey,其中,(X,Y)为所述物理失效地址,(Ex,Ey)为所述电性失效地址,A、D为基于所述第一样本位置的电性地址和所述预定阈值所确定的地址转换参数。
在本发明的一个实施例中,所述在待测芯片的特定位置引入失效进一步包括采用聚焦离子束(Focused Ion Beam,FIB)技术对所述特定位置进行破坏。
在本发明的一个实施例中,所述引入失效在所述待测芯片被制造到第二层金属后进行。
本发明所提供的用于失效分析的方法可以有效确认电性失效地址与物理失效地址之间的对应关系,从而可以基于测试到的电性失效地址精确计算出芯片上实际失效的物理单元的地址,为下一阶段的物理失效分析(Physical Failure Analysis,PFA)提供良好基础。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1示出了根据本发明实施例的用于失效分析的方法的流程图;
图2示出了根据本发明实施例的引入失效的特定位置的示例;以及
图3示出了根据本发明实施例的引入失效的四个样本位置的示例。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
失效分析是确定晶圆低良率根本原因的重要步骤。对于图像传感器芯片来说,很容易可以测试出图像异常区域的电性地址,关键在于如何从所测得的电性地址得到芯片上实际失效单元的物理地址,即需要得到电性失效地址和物理失效地址之间的转换关系(scramble)。
图1示出了根据本发明实施例的用于失效分析的方法100的流程图。如图1所示,方法100包括以下步骤:
步骤101:在待测芯片的特定位置引入失效;
步骤102:测试出失效位置的电性地址;
步骤103:基于该特定位置和所测试出的电性地址确定电性失效地址与物理失效地址之间的转换关系。
在方法100中,首先对待测芯片的特定位置进行人为破坏以引入失效,该特定位置是已知的,即引入失效的物理失效地址是已知的;然后在引入失效后测试收集失效位置的电性地址;最后通过对引入失效的已知物理失效地址和测试得到的失效位置的电性地址进行分析比较,则可以有效确定电性失效地址与物理失效地址之间的转换关系。
优选地,在步骤101中,可以采用聚焦离子束FIB技术对所述特定位置进行破坏以引入失效。FIB技术常用于从物理上修改器件的功能、微机械加工、光罩修补等,其成像的最小分辨率可以达到7nm,微细加工时最小束斑可达0.01微米到0.5微米。因此当待测芯片为图像传感器芯片时,利用它可以在极小的区域精确定位的特性,可以精确地破坏特定地址的像素点。
具体地,在步骤101中,引入失效的特定位置可以为待测芯片的第一层金属M1和第二层金属M2交叉的区域,如图2所示。在该区域引入失效,不仅可以导致单个器件功能发生失效,还可以导致引入缺陷点所在的行列都失效。这样可以使引入的失效更加明显,便于分析。
进一步地,引入失效的特定位置可以包括四个样本位置,该四个样本位置分别位于待测芯片的行列矩阵的各个角处、距离角的两边所在行列预定阈值的位置。选择这样的样本位置引入失效,便于在出图后更准确的找到要分析的对象,避免与其他一些失效混淆而导致无法区分步骤101中引入的失效和原来制造过程导致的失效。
此外,可以在待测芯片的制造过程中引入失效,例如在生产到第二层金属后进行,这样可以避免上层结构影响引入失效时的精准定位。可选地,也可以在待测芯片已经测试合格后引入失效,即待测芯片也可以为已测试为合格的芯片,这样就不会出现引入失效以外的失效,可以直接排除已有失效对后续验证的影响。
图3示出了根据本发明实施例的引入失效的四个样本位置的示例。如图3所示,四个样本分别为S1、S2、S3和S4,它们分别位于待测芯片的物理阵列的左上角、右下角、右上角和左下角的一定距离处。其中,S1的位置与左上角所在的行列之间具有预定阈值的距离,该预定阈值可以基于待测芯片的不同而不同。例如,对于图像传感器芯片,该预定阈值可以设定为50行或50列的距离。那么,S1的物理地址(坐标)以左上角为参照时即为(50,50)。类似地,S2、S3和S4分别以右下角、右上角和左下角为参照时,它们的物理坐标亦均为(50,50)。对于图像传感器芯片来说,其所包含的不输出图像的行列通常位于边界地方,所以选择上述样本位置引入失效,可以覆盖到四个角落,便于后续的分析处理。
根据本发明的实施例,基于特定位置和电性地址确定电性失效地址与物理失效地址之间的转换关系可以进一步包括:基于所测试出的电性地址以及电性地址的起始坐标的位置确定第一样本位置,第一样本位置距离起始坐标所在的位置最近;以及基于第一样本位置的电性地址以及第一样本位置的物理地址确定电性失效地址与物理失效地址之间的转换关系。
接着上面的示例,在上述四个样本位置引入失效之后,测试得到失效的电性地址分别为S1(Ex1,Ey1)、S2(Ex2,Ey2)、S3(Ex3,Ey3)和S4(Ex4,Ey4),并且电性地址的起始坐标E(1,1)位于左上角,因此为了便于计算,可以将位于左上角的样本S1确定为第一样本位置。已知第一样本位置,即S1的物理坐标为(50,50),并且测得其对应的电性地址坐标为(Ex1,Ey1),而对应的电性地址坐标又应等于50减去行(列)不输出图像的数量,即50-A=Ex1,50-D=Ey1,因此可以得到其地址转换参数A和D:
A=50-Ex1;
D=50-Ey1。
其中,A为图像传感器芯片物理结构阵列中左侧不输出图像的列数,D为图像传感器芯片物理结构阵列中上侧不输出图像的行数。
最终,可以得到失效电性地址(Ex,Ey)和失效物理地址(X,Y)之间的转换关系为:
X=A+Ex;
Y=D+Ey。
其中,A、D为基于上述第一样本位置的电性地址和上述预定阈值(例如为50)所确定的地址转换参数。
类似地,按照上述原理对样本S2进行分析,已知S2以右下角为参照时物理坐标为(50,50),并且测得其对应的电性地址坐标为(Ex2,Ey2),而对应的电性地址坐标又应满足:Ex2+50=1200+C,Ey2+50=1600+B,因此可以得到地址转换参数C和B:
C=50+Ex2-1200;
B=50+Ey2-1600。
其中,E(1200,1600)为电性地址的终止坐标的示例,C为图像传感器芯片物理结构阵列中右侧不输出图像的列数,B为图像传感器芯片物理结构阵列中下侧不输出图像的行数。
样本S3和S4可以用来验证上述转换关系。同时,如果电性地址的起始坐标不是位于左上角,则可以采用类似的方法使用不同的样本进行计算。
基于上述地址转换参数A、D、C和B,可以全面而准确地了解待测芯片的物理/电性行列的整体情况。此外,本领域普通技术人员可以理解,失效电性地址和失效物理地址之间的转换关系不仅可以通过地址转换参数A和D来表达,也可以通过地址转换参数C和B来表达。在实际操作中,当电性坐标位于较靠近最大值(1200,1600)的区域时,从电性起始坐标(1,1)点开始寻找地址是比较困难的,此时可以从最大值(1200,1600)的区域向回查找,更加方便快捷。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种用于失效分析的方法,其特征在于,所述方法包括:
在待测芯片的特定位置引入失效;
测试出失效位置的电性地址;以及
基于所述特定位置和所述电性地址确定电性失效地址与物理失效地址之间的转换关系。
2.如权利要求1所述的方法,其特征在于,所述特定位置为所述待测芯片的第一层金属和第二层金属交叉的位置。
3.如权利要求2所述的方法,其特征在于,所述特定位置包括四个样本位置,所述四个样本位置分别位于所述待测芯片的行列矩阵的各个角处、距离角的两边所在行列预定阈值的位置。
4.如权利要求3所述的方法,其特征在于,所述预定阈值基于所述待测芯片的不同而不同。
5.如权利要求3所述的方法,其特征在于,所述预定阈值为所述待测芯片的行列矩阵的50行或50列的距离。
6.如权利要求3所述的方法,其特征在于,所述基于所述特定位置和所述电性地址确定电性失效地址与物理失效地址之间的转换关系进一步包括:
基于所测试出的电性地址以及电性地址的起始坐标的位置确定第一样本位置,所述第一样本位置距离所述起始坐标所在的位置最近;以及
基于所述第一样本位置的电性地址以及所述第一样本位置的物理地址确定电性失效地址与物理失效地址之间的转换关系。
7.如权利要求6所述的方法,其特征在于,所述待测芯片为图像传感器。
8.如权利要求7所述的方法,其特征在于,所述转换关系表示为:X=A+Ex,Y=D+Ey,其中,(X,Y)为所述物理失效地址,(Ex,Ey)为所述电性失效地址,A、D为基于所述第一样本位置的电性地址和所述预定阈值所确定的地址转换参数。
9.如权利要求1所述的方法,其特征在于,所述在待测芯片的特定位置引入失效进一步包括采用聚焦离子束技术对所述特定位置进行破坏。
10.如权利要求1所述的方法,其特征在于,所述引入失效在所述待测芯片被制造到第二层金属后进行。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510023600.4A CN105845592B (zh) | 2015-01-16 | 2015-01-16 | 用于失效分析的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510023600.4A CN105845592B (zh) | 2015-01-16 | 2015-01-16 | 用于失效分析的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105845592A true CN105845592A (zh) | 2016-08-10 |
CN105845592B CN105845592B (zh) | 2018-11-16 |
Family
ID=56580772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510023600.4A Active CN105845592B (zh) | 2015-01-16 | 2015-01-16 | 用于失效分析的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105845592B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106596226A (zh) * | 2016-12-21 | 2017-04-26 | 武汉新芯集成电路制造有限公司 | 三维mos存储芯片的样品制备方法及样品观测方法 |
CN106990351A (zh) * | 2017-05-12 | 2017-07-28 | 上海理工大学 | 一种用于定位失效位置的半导体工艺验证数字电路及方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114186524A (zh) | 2020-08-28 | 2022-03-15 | 长鑫存储技术有限公司 | 晶圆探测数据的处理方法和计算机可读存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040049722A1 (en) * | 2002-09-09 | 2004-03-11 | Kabushiki Kaisha Toshiba | Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device |
TW200638502A (en) * | 2005-04-19 | 2006-11-01 | Promos Technologies Inc | Electrical address verification method and electrical testing method of failure analysis of semiconductor device structure |
CN101789357A (zh) * | 2009-01-22 | 2010-07-28 | 中芯国际集成电路制造(上海)有限公司 | 电性地址与物理地址对应关系的调整方法 |
CN104156325A (zh) * | 2014-08-26 | 2014-11-19 | 上海华虹宏力半导体制造有限公司 | 芯片逻辑地址到物理地址的转换方法和装置 |
-
2015
- 2015-01-16 CN CN201510023600.4A patent/CN105845592B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040049722A1 (en) * | 2002-09-09 | 2004-03-11 | Kabushiki Kaisha Toshiba | Failure analysis system, failure analysis method, a computer program product and a manufacturing method for a semiconductor device |
TW200638502A (en) * | 2005-04-19 | 2006-11-01 | Promos Technologies Inc | Electrical address verification method and electrical testing method of failure analysis of semiconductor device structure |
CN101789357A (zh) * | 2009-01-22 | 2010-07-28 | 中芯国际集成电路制造(上海)有限公司 | 电性地址与物理地址对应关系的调整方法 |
CN104156325A (zh) * | 2014-08-26 | 2014-11-19 | 上海华虹宏力半导体制造有限公司 | 芯片逻辑地址到物理地址的转换方法和装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106596226A (zh) * | 2016-12-21 | 2017-04-26 | 武汉新芯集成电路制造有限公司 | 三维mos存储芯片的样品制备方法及样品观测方法 |
CN106596226B (zh) * | 2016-12-21 | 2019-08-23 | 武汉新芯集成电路制造有限公司 | 三维mos存储芯片的样品制备方法及样品观测方法 |
CN106990351A (zh) * | 2017-05-12 | 2017-07-28 | 上海理工大学 | 一种用于定位失效位置的半导体工艺验证数字电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105845592B (zh) | 2018-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108352063B (zh) | 用于区域自适应缺陷检测的系统及方法 | |
KR101285967B1 (ko) | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및시스템 | |
TWI686718B (zh) | 判定用於樣本上之關注區域之座標 | |
US8575955B1 (en) | Apparatus and method for electrical detection and localization of shorts in metal interconnect lines | |
CA2980201C (en) | Methods, systems and devices relating to distortion correction in imaging devices | |
US8762089B2 (en) | Method and apparatus for testing a substrate for display device | |
CN104614660B (zh) | 基于有源光学水印的硬件木马检测方法 | |
US7989766B2 (en) | Sample inspection apparatus | |
CN107533103A (zh) | 在逻辑芯片中基于电压对比的错误及缺陷推导 | |
CN106158679A (zh) | 结合晶圆实体测量与数位模拟以改善半导体元件制程方法 | |
KR20180025321A (ko) | 검사 도구에서의 동적 관리 영역 생성을 위한 시스템 및 방법 | |
CN105845592A (zh) | 用于失效分析的方法 | |
JP4891036B2 (ja) | 半導体装置の製造方法および半導体検査装置 | |
KR20170038016A (ko) | 단일 검사 프로세스의 복수의 프로세스 단계에 대한 검사 | |
JP5590043B2 (ja) | Tft基板検査装置およびtft基板検査方法 | |
JP5292132B2 (ja) | 画像形成装置 | |
US9823290B2 (en) | Method for testing components and measuring arrangement | |
WO2010053040A1 (ja) | 電子線式基板検査装置 | |
JP2006024921A5 (zh) | ||
Chen et al. | Alternative voltage-contrast inspection for pMOS leakage due to adjacent nMOS contact-to-poly misalignment | |
EP4134749A1 (en) | Overlay measurement using balanced capacity targets | |
CN106098583A (zh) | 针对多晶硅氧化物栅极缺失的电子束扫描检测方法 | |
Stepanoff et al. | Localized Stress Effects on the Single Event Effects Sensitivity of Microelectronics | |
JP2008286658A (ja) | 半導体検査装置及びそれを用いた半導体検査方法 | |
TW202401480A (zh) | 帶電粒子束系統,及試料評估資訊生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |