CN105810734A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105810734A
CN105810734A CN201410856188.XA CN201410856188A CN105810734A CN 105810734 A CN105810734 A CN 105810734A CN 201410856188 A CN201410856188 A CN 201410856188A CN 105810734 A CN105810734 A CN 105810734A
Authority
CN
China
Prior art keywords
electrode
cnt
laminated construction
described part
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410856188.XA
Other languages
English (en)
Other versions
CN105810734B (zh
Inventor
肖德元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410856188.XA priority Critical patent/CN105810734B/zh
Priority to US14/981,807 priority patent/US9490300B2/en
Publication of CN105810734A publication Critical patent/CN105810734A/zh
Application granted granted Critical
Publication of CN105810734B publication Critical patent/CN105810734B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Nanotechnology (AREA)
  • Neurology (AREA)
  • Software Systems (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，装置包括：衬底和位于衬底上的绝缘层；碳纳米管，位于绝缘层上方，包括导电类型不同的第一部分和第二部分，第一部分的第一端部和第二部分的第一端部相连；在第一部分和第二部分的沟道区和第一端部的表面均包围有叠层结构；分别包围第一部分和第二部分的沟道区的叠层结构的多个第一电极和多个第二电极；分别包围第一部分和第二部分的第二端部的第三电极和第四电极；在第一部分的第一端部和第二部分的第一端部的连接处形成的第五电极；其中，碳纳米管由第一电极、第二电极、第三电极、第四电极、或第五电极支撑以位于绝缘层上方。本发明实施例增强了浮置栅极对沟道的控制能力。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体装置及其制造方法。
背景技术
随着集成电路的发展及其集成度的提高，传统的基于单一晶体管的硅集成电路出现了很多问题，例如，晶体管数目和互连线的增多会产生信号延迟和串扰误差等诸多问题。
神经元MOS晶体管(NeuronMOSFET，简写为neuMOS或vMOS)为解决集成电路中晶体管数目及互连线增多带来的问题提供了一种有效的途径。典型的vMOS中，多个输入信号由耦合电容耦合输入，通过导电将多个输入信号耦合，得到一个加权的电压值，当加权的电压值大于阈值电压时vMOS导通，否则vMOS不导通。
发明内容
本公开的一个实施例的目的在于提供一种新的碳纳米管神经元器件及其制造工艺，以整体上提升器件性能。
根据本公开的一个实施例，提供了一种半导体装置，包括：衬底和位于所述衬底上的绝缘层；碳纳米管，位于所述绝缘层上方，所述碳纳米管包括第一部分和第二部分，所述第一部分和第二部分分别依次包括第一端部、沟道区和第二端部；其中，所述第一部分的第一端部和所述第二部分的第一端部相连，所述第一部分和所述第二部分具有不同的导电类型；在所述第一部分的沟道区和第一端部以及所述第二部分的沟道区和第一端部的表面包围有叠层结构，所述叠层结构由内向外依次包括第一电介质层、导电材料层和第二电介质层；其中，所述第一部分和所述第二部分连接处的叠层结构被部分去除以暴露所述第一部分的第一端部和所述第二部分的第一端部；包围所述第一部分的沟道区的叠层结构的多个第一电极和包围所述第二部分的沟道区的叠层结构的多个第二电极，所述多个第一电极彼此间隔开，所述多个第二电极彼此间隔开；包围所述第一部分的第二端部的第三电极和包围所述第二部分的第二端部的第四电极；在所述第一部分的第一端部和第二部分的第一端部的连接处形成的第五电极，所述第五电极包围被部分去除的叠层结构以及暴露的所述第一部分的第一端部和所述第二部分的第一端部，且所述被部分去除的叠层结构的导电材料层与所述第五电极绝缘；其中，所述碳纳米管由所述第一电极、所述第二电极、所述第三电极、所述第四电极、或所述第五电极支撑以位于所述绝缘层上方。
在一个实施方式中，所述第一部分的第二端部相对于其第一端部和沟道区为重掺杂；所述第二部分的第二端部相对于其第一端部和沟道区为重掺杂。
在一个实施方式中，上述装置还包括：位于所述第一电极、第二电极、第五电极与所述绝缘层之间且从下至上依次覆盖的第一电介质层、导电材料层以及第二电介质层。
在一个实施方式中，所述导电材料层的材料包括多晶硅或金属；所述第一电介质层和/或第二电介质层的材料包括高K电介质。
在一个实施方式中，所述碳纳米管是通过金属催化剂与碳基化合物反应形成的。
在一个实施方式中，所述碳基化合物包括甲烷、乙烯、乙炔、一氧化碳和苯中的一种或多种；所述金属催化剂包括铂、金、银、铜、镍中的一种或多种。
在一个实施方式中，所述导电材料层的厚度范围为2-10nm；或所述第一电介质层的厚度范围为1-3nm；或所述第二电介质层的厚度范围为1-3nm；或所述碳纳米管的长度范围为50-1000nm；或所述多个第一电极彼此间隔开的距离为10-50nm；或所述多个第二电极彼此间隔开的距离为10-50nm。
根据本公开的另一个实施例，提供一种半导体装置的制造方法，所述方法包括：提供衬底结构，所述衬底结构包括：衬底；位于衬底上的绝缘层；位于绝缘层上的两个支撑垫；以及由所述两个支撑垫支撑的碳纳米管，所述碳纳米管包括第一部分和第二部分，所述第一部分和第二部分分别依次包括第一端部、中间部和第二端部；其中，所述第一部分的第一端部和所述第二部分的第一端部相连，所述第一部分具有第一导电类型，所述第二部分具有第二导电类型；包围所述碳纳米管的表面形成叠层结构，所述叠层结构由内向外依次包括第一电介质层、导电材料层和第二电介质层；包围所述第一部分的中间部的叠层结构形成彼此间隔开的多个第一电极，并且包围所述第二部分的中间部的叠层结构形成彼此间隔开的多个第二电极；包围所述第一部分的第二端部形成第三电极，并且包围所述第二部分的第二端部形成第四电极；在所述第一部分的第一端部和所述第二部分的第一端部的连接处形成第五电极，所述第五电极包围被部分去除的叠层结构以及暴露的所述第一部分的第一端部和所述第二部分的第一端部，且所述被部分去除的叠层结构的导电材料层与所述第五电极绝缘；其中，所述碳纳米管由所述第一电极、所述第二电极、所述第三电极、所述第四电极、或所述第五电极支撑以位于所述绝缘层上方。
在一个实施方式中，所述包围所述第一部分的第二端部形成第三电极，并且包围所述第二部分的第二端部形成第四电极包括：通过选择性刻蚀去除所述第一部分的第二端部的叠层结构、所述第二部分的第二端部的叠层结构、以及所述两个支撑垫；通过蒸发和剥离工艺包围所述第一部分的第二端部形成所述第三电极，以对所述第一部分的第二端部进行第一导电类型的重掺杂；通过蒸发和剥离工艺包围所述第二部分的第二端部形成所述第四电极，以对所述第二部分的第二端部进行第二导电类型的重掺杂。
在一个实施方式中，所述第三电极的材料与所述第四电极的材料不同。
在一个实施方式中，所述在所述第一部分的第一端部和第二部分的第一端部的连接处形成第五电极包括：通过回刻工艺部分去除在所述第一部分的第一端部和所述第二部分的第一端部的连接处的叠层结构，以部分暴露所述第一部分的第一端部和所述第二部分的第一端部；对所述被部分去除的叠层结构的导电材料层的表面进行氧化，形成氧化层；通过蒸发和剥离工艺形成所述第五电极，所述第五电极通过所述氧化层与所述被部分去除的叠层结构绝缘。
在一个实施方式中，所述包围所述碳纳米管的表面形成叠层结构包括：在所述绝缘层和所述两个支撑垫的表面形成所述叠层结构。
在一个实施方式中，所述提供衬底结构的步骤包括：提供衬底；在所述衬底上形成绝缘层；在所述绝缘层上形成多孔硅；在所述多孔硅的表面上期望形成所述碳纳米管的区域中引入金属催化剂；使所述金属催化剂与碳基化合物反应，以在所述多孔硅的表面上形成碳纳米管；对所述碳纳米管进行不同导电类型的掺杂，以形成所述第一部分和所述第二部分；去除所述碳纳米管下面的多孔硅的一部分，仅剩余所述碳纳米管的两端下面的多孔硅作为所述支撑垫。
在一个实施方式中，所述在所述多孔硅的表面上期望形成所述碳纳米管的区域中引入金属催化剂包括：在所述多孔硅的表面上形成光致抗蚀剂；对所述光致抗蚀剂进行图案化，以去除所述期望形成所述碳纳米管的区域上的光致抗蚀剂；将包含所述金属催化剂的溶液注入所述期望形成所述碳纳米管的区域；将所注入的包含所述金属催化剂的溶液在还原性气体的气氛下进行烘烤，以形成金属纳米粒子；以及去除所述多孔硅表面上剩余的光致抗蚀剂。
在一个实施方式中，所述在所述绝缘层上形成多孔硅包括：在所述绝缘层上沉积重掺杂的多晶硅；以及对所述多晶硅进行腐蚀或刻蚀以形成所述多孔硅。
在一个实施方式中，其特征在于，所述碳基化合物包括甲烷、乙烯、乙炔、一氧化碳和苯中的一种或多种；所述金属催化剂包括铂、金、银、铜、镍中的一种或多种。
在一个实施方式中，所述导电材料层的材料包括多晶硅或金属；所述第一电介质层和/或第二电介质层的材料包括高K电介质。
在一个实施方式中，所述导电材料层的厚度范围为2-10nm；或所述第一电介质层的厚度范围为1-3nm；或所述第二电介质层的厚度范围为1-3nm；或所述碳纳米管的长度范围为50-1000nm；或所述多个第一电极彼此间隔开的距离为10-50nm；或所述多个第二电极彼此间隔开的距离为10-50nm。
本公开实施例提供的半导体装置，一方面增强了浮置栅极对沟道的控制能力，避免了短沟道效应；另一方面，器件的制造工艺更优化，且所得到的器件结构也更简单。
根据本公开的不同实施方式，还可以实现至少下列效果中一项或多项：提高器件性能，提高器件可靠性，使得工艺流程相对简单，和/或降低了成本。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：
图1是根据本公开一个实施例的半导体装置的制造方法的简化流程图；
图2是根据本公开一个实施例的半导体装置的制造方法的一个阶段的立体图；
图3是根据本公开一个实施例的半导体装置的制造方法的一个阶段的立体图；
图4是根据本公开一个实施例的半导体装置的制造方法的一个阶段的立体图；
图5A是根据本公开一个实施例的半导体装置的制造方法的一个阶段的立体图；图5B是图5A沿着A-A'方向的截面图；
图6A是根据本公开一个实施例的半导体装置的制造方法的一个阶段的立体图；图6B是图6A沿着A-A'方向的截面图；
图7A是根据本公开一个实施例的半导体装置的制造方法的一个阶段的立体图；图7B是图7A沿着A-A'方向的截面图；
图8A是根据本公开一个实施例的半导体装置的制造方法的一个阶段的立体图；图8B是图8A沿着A-A'方向的截面图；
图9A是根据本公开一个实施例的半导体装置的制造方法的一个阶段的立体图；图9B是图9A沿着A-A'方向的截面图；
图10A是根据本公开一个实施例的半导体装置的制造方法的一个阶段的立体图；图10B是图10A沿着A-A'方向的截面图；
图11A是根据本公开一个实施例的半导体装置的立体图；图11B是图11A沿着A-A'方向的截面图；图11C是图11A所示半导体装置中碳纳米管的示意图。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
本公开实施例提供了一种半导体装置及其制造方法，其中，半导体装置可用作互补型碳纳米管神经元器件，其包括n型碳纳米管神经元器件(以下简称为n型vMOS)和p型碳纳米管神经元器件(以下简称为p型vMOS)，其中，n型vMOS和p型vMOS分别具有多个输入电极，且二者共用一个浮置栅极和一个输出电极。
图1为根据本公开一个实施例的半导体装置的制造方法的简化流程图。如图1所示，该实施例提供的半导体装置的制造方法包括如下步骤：
步骤101，提供衬底结构。该衬底结构包括：衬底；位于衬底上的绝缘层；位于绝缘层上的两个支撑垫；以及由两个支撑垫支撑的碳纳米管，碳纳米管包括第一部分和第二部分，第一部分和第二部分分别依次包括第一端部、中间部和第二端部；其中，第一部分的第一端部和第二部分的第一端部相连，第一部分具有第一导电类型，第二部分具有第二导电类型。
具体地，衬底可以包括但不限于硅衬底，衬底上的绝缘层典型为氧化硅。上述支撑垫在随后的工艺中会被去除，对其材料也没有特别的限制，只要能够支撑碳纳米管即可。
步骤103，包围碳纳米管的表面形成叠层结构，该叠层结构由内向外依次包括第一电介质层、导电材料层和第二电介质层。
其中，导电材料层在之后形成的器件中可以作为浮置栅极。
步骤105，包围第一部分的中间部的叠层结构形成彼此间隔开的多个第一电极，并且包围第二部分的中间部的叠层结构形成彼此间隔开的多个第二电极。
这里，所形成的第一电极和第二电极可以作为输入电极。
步骤107，包围第一部分的第二端部形成第三电极，并且包围第二部分的第二端部形成第四电极。
其中，第三电极和第四电极可以分别作为n型vMOS和p型vMOS的源极/漏极。
步骤109，在第一部分的第一端部和第二部分的第一端部的连接处形成第五电极，第五电极包围被部分去除的叠层结构以及暴露的第一部分的第一端部和第二部分的第一端部，且被部分去除的叠层结构的导电材料层与第五电极绝缘。
第五电极为n型vMOS和p型vMOS共用的输出电极。
其中，碳纳米管由第一电极、第二电极、第三电极、第四电极、或第五电极支撑以位于绝缘层上方。
本实施例提供的半导体装置的制造方法，形成了全包围沟道区的互补碳纳米管神经元器件，一方面增强了浮置栅极对沟道的控制能力，避免了短沟道效应；另一方面，器件的制造工艺更优化，且所得到的器件结构也更简单。
下面结合图2-图11B详细说明上述半导体装置的制造方法。
首先结合图2-图4、图5A、图5B、图6A和图6B对根据本公开一个实施例的衬底结构的制造工艺进行说明。
如图2所示，提供衬底201，如上所述，该衬底201例如可以包括但不限于硅衬底；在衬底201上形成绝缘层202，例如，可以通过氧化的方式在衬底上形成氧化层作为上述绝缘层；在绝缘层202上形成多孔硅203。其中，绝缘层202的厚度范围可以为10-100nm，例如10nm、30nm、60nm、100nm；多孔硅203的厚度范围可以为2-10nm，例如2nm、5nm、8nm、10nm。
其中，在绝缘层202上形成多孔硅203时，首先在绝缘层202上沉积重掺杂的多晶硅，随后可以通过多种方法将使得所沉积的多晶硅变为多孔硅，以下举例说明：
例如，可以利用电化学腐蚀的方式(阳极腐蚀法)来形成多孔硅。具体地，可以将沉积多晶硅后的硅衬底插入装有腐蚀液的电解槽中间的固定架上，硅衬底将电解槽分成两个相互独立的电解槽，用两片铺片分别面对面放在硅片的两侧作为阴极和阳极。在向电极施加电压后，在电场的作用下，电流通过硅衬底从一个“半槽”流向另一个“半槽”，衬底中的空穴流向面向阴极面的硅表面，从而使阴极的硅衬底发生电化学腐蚀，而面向阳极面的硅表面几乎保持不变。通过改变腐蚀电流的大小可以得到不同尺寸大小的孔，通过改变腐蚀时间可以得到不同厚度的多孔硅。
又例如，可以利用光化学方法来形成多孔硅。其步骤具体可以包括：在光的作用下，使得浸泡在氢氟酸(HF)的水溶液或乙醇(C2H5OH)溶液中的硅片与HF反应。由于光照使得在硅片中产生非平衡载流子，提供了反应所必需的电子和空穴，从而加快了表面的反应速度。此外，也可以采用氢氟酸的乙醇溶液，例如，可以采用V(HF):V(C2H5OH)＝1:1(体积比)的氢氟酸的乙醇溶液，腐蚀时间可以为180分钟。在此方法中，若入射光的波长太长，光子的能量会小于硅的禁带宽度而不能产生电子-空穴对；若入射光的波长太短，又会因硅片表面较大的吸收作用而影响电子-空穴对的产出率。所以，在实际操作中可以采用功率为1.5mW、发光波长为632.8nm的氦氖激光器对n型硅片进行光照。此外，可以使用透镜来扩大光的照射半径。
再例如，可以利用刻蚀法形成多孔硅，其步骤包括：将HF酸的溶液通过喷嘴喷射到硅衬底表面，进而生长出多孔硅层。
还例如，可以利用水热腐蚀法形成多孔硅，其步骤包括：首先硅片清洗，将切好的单晶硅片先用丙酮或乙醇浸泡15分钟，以除去表面附着的有机污染物，再用蒸馏水反复冲洗干净；然后将硅片固定于高压水热釜的内芯里；然后注入配制好的腐蚀液(HF酸、HF+HNO3溶液等)，在100-250℃下热处理1-3小时，并自然冷却至室温；最后从水热釜中取出样品，用蒸馏水浸泡、洗净，然后在空气中、在室温下自然晾干。
如图3所示，在多孔硅203的表面上期望形成碳纳米管的区域205中引入金属催化剂。
该步骤的一种实现方式为：首先，可以在多孔硅的表面上形成光致抗蚀剂204。
然后，对光致抗蚀剂204进行图案化，以去除期望形成碳纳米管的区域205上的光致抗蚀剂。具体地，可以根据实际情况决定上述期望形成碳纳米管的区域，从而可以选择性地对该区域上的光抗蚀剂进行光刻，从而露出该区域的多孔硅。应理解，虽然图3所示的期望形成碳纳米管的区域205的形状为矩形，但这仅仅是示例性的，并不用于限制本公开的范围，例如，区域205的形状还可以是椭圆形等等。
之后，将包含金属催化剂的溶液，例如包括铂、金、银、铜、镍中的一种或多种的溶液注入期望形成碳纳米管的区域205。
如图4所示，将所注入的包含金属催化剂的溶液在还原性气体(例如氢气或氮气)的气氛下进行烘烤，使得溶液中的水分蒸发，从而形成金属纳米粒子206。示例性地，所形成的金属纳米粒子的直径可以为，例如3nm或更小，在随后形成碳纳米管的步骤中金属纳米粒子可以作为催化剂。此外，形成金属纳米粒子之后可以去除多孔硅表面上剩余的光致抗蚀剂。
如图5A和图5B所示，使金属催化剂与碳基化合物反应，以在多孔硅的表面上形成碳纳米管207。
需要指出的是，图5B为图5A沿着A-A'方向的截面图。在后面的描述中，图6B、图7B…均为各自立体图沿着A-A'方向的截面图，之后不再赘述。
可以采用多种方式使金属催化剂与碳基化合物进行反应以形成碳纳米管207。例如，可以采用化学气相沉积(chemicalvapordeposition,CVD)的方式，在800～1000℃的温度下，在CVD腔室中使得金属催化剂与碳基化合物进行反应，从而形成碳纳米管207。在一个实施例中，碳基化合物可以包括甲烷、乙烯、乙炔、一氧化碳和苯中的一种或多种。
应理解，本公开并不限于上述形成碳纳米管的方式，本领域技术人员可以采用其他方式来形成碳纳米管。还应理解，上述碳基化合物也并不限于上述几种，只要与金属催化剂进行反应能形成碳纳米管即可。
优选地，所形成的碳纳米管可以为单壁碳纳米管，碳纳米管的直径可以为1-3nm，长度可以为50-500nm，例如50nm、100nm、300nm、500nm。
之后，再参见图5A，对形成的碳纳米管207进行不同导电类型的掺杂，从而将碳纳米管207分为两部分，即第一部分217和第二部分227。掺杂后的碳纳米管的导电类型可以是，例如，第一部分217为n型碳纳米管、第二部分227为p型碳纳米管，反之亦可。其中，第一部分217依次包括第一端部2171、中间部2172和第二端部2173，第二部分217依次包括第一端部2271、中间部2272和第二端部2273。应理解，这里的第一端部(2171、2271)和第二端部(2173、2273)均为相对末端，与中间部(2172、2272)之间并非有具体的界限。因此，第一部分和第二部分各自的第一端部和第二端部也并不必然具有相同的长度。
如图6A和6B所示，去除碳纳米管207下面的多孔硅203的一部分，仅剩余碳纳米管的两端下面的多孔硅203作为支撑垫，从而形成了步骤101中的衬底结构。
下面结合图7A、图7B、图8A、图8B、图9A、图9B、图10A、图10B、图11A和图11B对半导体装置的后续制造工艺进行说明。
如图7A和7B所示，包围碳纳米管207的表面形成叠层结构208，该叠层结构208由内向外依次包括第一电介质层218、导电材料层228和第二电介质层238。
具体地，可以通过如下方式形成上述叠层结构：利用原子层沉积(ALD)工艺包围碳纳米管207的表面沉积第一电介质层218；利用低压化学气相沉积(LPCVD)工艺包围第一电介质层218沉积导电材料层228；利用ALD工艺包围导电材料层228沉积第二电介质层238。其中，导电材料层228可以是任意的导电材料，第一电介质层218和第二电介质层238的材料可以是任意的电介质材料。在一个实施例中，导电材料层的材料可以为多晶硅或者金属材料(例如铝、钨等)；第一电介质层和/或第二电介质层的材料可以为高介电常数(K)电介质材料。在一个实施例中，导电材料层的厚度范围为2-10nm，例如2nm、5nm、8nm、10nm；第一电介质层和/或第二电介质层的厚度范围为1-3nm，例如2nm。
在一个实施例中，参见图7A和图7B，包围碳纳米管207的表面形成叠层结构的过程中，还可以包括：在绝缘层202和两个支撑垫203的表面形成叠层结构208。
如图8A和图8B所示，包围第一部分的中间部的叠层结构形成彼此间隔开的多个(两个或更多个)第一电极301，并且包围第二部分的中间部的叠层结构形成彼此间隔开的多个(两个或更多个)第二电极302。例如，首先沉积电极材料，然后通过光刻和刻蚀形成第一电极301和第二电极302。在一个实施例中，多个第一电极301彼此间隔开的距离为10-50nm，例如10nm、20nm、40nm、50nm；多个第二电极302彼此间隔开的距离为10-50nm，例如10nm、20nm、40nm、50nm。
如图9A和图9B所示，包围第一部分的第二端部形成第三电极303，并且包围第二部分的第二端部形成第四电极304。在一个具体实施例中，可以通过如下方式形成第三电极303和第四电极304：通过选择性刻蚀去除第一部分的第二端部的叠层结构、第二部分的第二端部的叠层结构、以及两个支撑垫；通过蒸发和剥离工艺包围第一部分的第二端部形成第三电极303，以对第一部分的第二端部进行第一导电类型的重掺杂；通过蒸发和剥离工艺包围第二部分的第二端部形成第四电极304，以对第二部分的第二端部进行第二导电类型的重掺杂。可选地，此步骤之后也可以将绝缘层202上的叠层结构去除。
在一个实施例中，第三电极的材料与第四电极的材料不同，例如，第三电极的材料可以包括但不限于：Ca(钙)、Sc(钪)、Y(钇)等；第四电极的材料可以包括但不限于：Pb(铅)、Au(金)等。第三电极的材料与第一部分的第二端部接触，从而将第一部分的第二端部掺杂成重掺杂的第一导电类型，例如n+型；第四电极的材料与第二部分的第二端部接触，从而将第二部分的第二端部掺杂成重掺杂的第二导电类型，例如p+型。
如图10A和图10B所示，通过回刻工艺部分去除在第一部分的第一端部和第二部分的第一端部的连接处的叠层结构，以部分暴露第一部分的第一端部和第二部分的第一端部。例如，可以从上向下去除第一部分的第一端部和第二部分的第一端部的连接处的叠层结构的一半，如图10B所示。或者，从其他方向对连接处的叠层结构进行刻蚀，从而将连接处的碳纳米管的一部分暴露出来。应理解，图10A和图10B所示的连接处的形状仅仅是示意性的，并不用于限制本公开的范围。该步骤之后，只要部分去除连接处的叠层结构，并部分暴露第一部分的第一端部和第二部分的第一端部即可。
部分去除连接处的叠层结构之后，叠层结构的导电材料层228会暴露出来，之后可以对被部分去除的叠层结构的导电材料层228的表面进行氧化，形成氧化层2281。
如图11A和图11B所示，通过蒸发和剥离工艺在第一部分的第一端部和第二部分的第一端部的连接处形成第五电极305，所形成的第五电极305包围被部分去除的叠层结构208以及暴露的第一部分的第一端部和第二部分的第一端部，且被部分去除的叠层结构208的导电材料层228通过氧化层2281与第五电极305绝缘。碳纳米管由第一电极301、第二电极302、第三电极303、第四电极304、或第五电极305支撑以位于绝缘层上方。
至此，详细描述了形成本发明半导体装置的制造方法。通过上述方法形成了全包围沟道区的互补碳纳米管神经元器件，一方面增强了浮置栅极对沟道的控制能力，避免了短沟道效应；另一方面，器件的制造工艺更优化，且所得到的器件结构也更简单。
本发明实施例还提供了一种半导体装置，如图11A、图11B、和图11C所示，其中，图11C为碳纳米管207的示意性示意图。该半导体装置包括：
衬底201和位于衬底201上的绝缘层202；
碳纳米管207，位于绝缘层202上方，碳纳米管207包括第一部分217和第二部分227，第一部分217和第二部分227分别依次包括第一端部、沟道区和第二端部；其中，第一部分217的第一端部2171和第二部分227的第一端部2271相连，第一部分217和第二部分227具有不同的导电类型；
在第一部分217的沟道区2172和第一端部2171以及第二部分227的沟道区2272和第一端部2271的表面包围有叠层结构208，叠层结构208由内向外依次包括第一电介质层218、导电材料层228和第二电介质层238；其中，第一部分217和第二部分227连接处的叠层结构208被部分去除以暴露第一部分217的第一端部2171和第二部分227的第一端部2271；
包围第一部分217的沟道区2172的叠层结构的多个(两个或更多个)第一电极301和包围第二部分227的沟道区2272的叠层结构的多个(两个或更多个)第二电极302，多个第一电极301彼此间隔开，多个第二电极302彼此间隔开；
包围第一部分217的第二端部2172的第三电极303和包围第二部分227的第二端部2272的第四电极304；
在第一部分217的第一端部2171和第二部分227的第一端部2271的连接处形成的第五电极305，第五电极305包围被部分去除的叠层结构以及暴露的第一部分217的第一端部2171和第二部分227的第一端部2271，且被部分去除的叠层结构的导电材料层228与第五电极305绝缘；
其中，碳纳米管207由第一电极301、第二电极302、第三电极303、第四电极304、或第五电极305305支撑以位于绝缘层202上方。
假设第一部分导电类型为n型，第二部分导电类型为p型，在一个实施例中，上述半导体装置可用作互补型的神经元碳纳米管器件，其包括n型vMOS和p型vMOS，其中，n型vMOS具有多个输入电极(第三电极)，p型vMOS具有多个输入电极(第四电极)，且二者共用一个浮置栅极(导电材料层)和一个输出电极(第五电极)。其工作原理如下：第三电极203接地，第四电极204接电源正极，各个第一电极301和第二电极302作为输入电极输入信号，第五电极作为输出电极输出信号。当多个第一电极301和第二电极302输入信号时，信号经加权得到导电材料层228(作为浮置栅极)的电势ФF，该电势ФF施加到碳纳米管的第一部分的沟道区2172和第二部分的沟道区2272上。当ФF为正值，并达到一定预设值时，使得第一部分217的沟道区2172与第一端部2171之间的势垒降低，从而电子从第一部分217的第二端部2173进入沟道区2172并到达第一端部2171，即n型vMOS导通，第五电极输出1；当ФF为负值，并达到一定预设值时，使得第二部分227的沟道区2272与第一端部2271之间的势垒降低，从而空穴从第二部分227的第二端部2273进入沟道区2272并到达第一端部2271，即p型vMOS导通，第五电极输出0。
在一个实施例中，第一部分217的第二端部2173相对于其第一端部2171和沟道区2172为重掺杂；第二部分227的第二端部2273相对于其第一端部2271和沟道区2272为重掺杂。
在一个实施例中，上述装置还包括：位于第一电极301、第二电极302、第五电极305与绝缘层202之间且从下至上依次覆盖的第一电介质层218、导电材料层228以及第二电介质层238。
在一个实施例中，导电材料层228的材料包括多晶硅或金属；第一电介质层和/或第二电介质层的材料包括高K电介质。
在一个实施例中，碳纳米管是通过金属催化剂与碳基化合物反应形成的。在一个实施例中，碳基化合物包括甲烷、乙烯、乙炔、一氧化碳和苯中的一种或多种；金属催化剂包括铂、金、银、铜、镍中的一种或多种。
在一个实施例中，导电材料层228的厚度范围为2-10nm，例如2nm、5nm、8nm、10nm；或第一电介质层218的厚度范围为1-3nm，例如1nm、2nm、3nm；或第二电介质层228的厚度范围为1-3nm，例如1nm、2nm、3nm。
在一个实施例中，碳纳米管的长度范围为50-1000nm；或多个第一电极301彼此间隔开的距离为10-50nm，例如10nm、20nm、40nm、50nm；或多个第二电极302彼此间隔开的距离为10-50nm，例如10nm、20nm、40nm、50nm。
至此，已经详细描述了根据本公开实施例的半导体装置及其制造方法。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。
除非另有说明，诸如“第一”、“第二”、“第三”、“第四”“第五”、的术语用于任意区分这些术语所描述的元素。因此，这些术语并不必然旨在表示这些元素的时间的或其它的优先次序。此外，在说明书和权利要求中使用的诸如“前”、“后”、“顶”、“底”、“上”、“下”的术语，如果有的话，用于描述性的目的，并不必然描述永久性的相对位置。应理解，这样使用的术语在适当的情况下是可以互换的，这里所描述的本公开的实施例能够在这里示出或以另外方式所描述的其它方向取向上操作。
本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。

Claims (18)

1.一种半导体装置，包括：
衬底和位于所述衬底上的绝缘层；
碳纳米管，位于所述绝缘层上方，所述碳纳米管包括第一部分和第二部分，所述第一部分和第二部分分别依次包括第一端部、沟道区和第二端部；其中，所述第一部分的第一端部和所述第二部分的第一端部相连，所述第一部分和所述第二部分具有不同的导电类型；
在所述第一部分的沟道区和第一端部以及所述第二部分的沟道区和第一端部的表面包围有叠层结构，所述叠层结构由内向外依次包括第一电介质层、导电材料层和第二电介质层；其中，所述第一部分和所述第二部分连接处的叠层结构被部分去除以暴露所述第一部分的第一端部和所述第二部分的第一端部；
包围所述第一部分的沟道区的叠层结构的多个第一电极和包围所述第二部分的沟道区的叠层结构的多个第二电极，所述多个第一电极彼此间隔开，所述多个第二电极彼此间隔开；
包围所述第一部分的第二端部的第三电极和包围所述第二部分的第二端部的第四电极；
在所述第一部分的第一端部和第二部分的第一端部的连接处形成的第五电极，所述第五电极包围被部分去除的叠层结构以及暴露的所述第一部分的第一端部和所述第二部分的第一端部，且所述被部分去除的叠层结构的导电材料层与所述第五电极绝缘；
其中，所述碳纳米管由所述第一电极、所述第二电极、所述第三电极、所述第四电极、或所述第五电极支撑以位于所述绝缘层上方。
2.根据权利要求1所述的装置，其特征在于，
所述第一部分的第二端部相对于其第一端部和沟道区为重掺杂；
所述第二部分的第二端部相对于其第一端部和沟道区为重掺杂。
3.根据权利要求1所述的装置，其特征在于，还包括：
位于所述第一电极、第二电极、第五电极与所述绝缘层之间且从下至上依次覆盖的第一电介质层、导电材料层以及第二电介质层。
4.根据权利要求1或3所述的装置，其特征在于，
所述导电材料层的材料包括多晶硅或金属；
所述第一电介质层和/或第二电介质层的材料包括高K电介质。
5.根据权利要求1所述的装置，其特征在于，
所述碳纳米管是通过金属催化剂与碳基化合物反应形成的。
6.根据权利要求5所述的装置，其特征在于，
所述碳基化合物包括甲烷、乙烯、乙炔、一氧化碳和苯中的一种或多种；
所述金属催化剂包括铂、金、银、铜、镍中的一种或多种。
7.根据权利要求1或3所述的装置，其特征在于，
所述导电材料层的厚度范围为2-10nm；或
所述第一电介质层的厚度范围为1-3nm；或
所述第二电介质层的厚度范围为1-3nm；或
所述碳纳米管的长度范围为50-1000nm；或
所述多个第一电极彼此间隔开的距离为10-50nm；或
所述多个第二电极彼此间隔开的距离为10-50nm。
8.一种半导体装置的制造方法，其特征在于，所述方法包括：
提供衬底结构，所述衬底结构包括：衬底；位于衬底上的绝缘层；位于绝缘层上的两个支撑垫；以及由所述两个支撑垫支撑的碳纳米管，所述碳纳米管包括第一部分和第二部分，所述第一部分和第二部分分别依次包括第一端部、中间部和第二端部；其中，所述第一部分的第一端部和所述第二部分的第一端部相连，所述第一部分具有第一导电类型，所述第二部分具有第二导电类型；
包围所述碳纳米管的表面形成叠层结构，所述叠层结构由内向外依次包括第一电介质层、导电材料层和第二电介质层；
包围所述第一部分的中间部的叠层结构形成彼此间隔开的多个第一电极，并且包围所述第二部分的中间部的叠层结构形成彼此间隔开的多个第二电极；
包围所述第一部分的第二端部形成第三电极，并且包围所述第二部分的第二端部形成第四电极；
在所述第一部分的第一端部和所述第二部分的第一端部的连接处形成第五电极，所述第五电极包围被部分去除的叠层结构以及暴露的所述第一部分的第一端部和所述第二部分的第一端部，且所述被部分去除的叠层结构的导电材料层与所述第五电极绝缘；
其中，所述碳纳米管由所述第一电极、所述第二电极、所述第三电极、所述第四电极、或所述第五电极支撑以位于所述绝缘层上方。
9.根据权利要求8所述的方法，其特征在于，所述包围所述第一部分的第二端部形成第三电极，并且包围所述第二部分的第二端部形成第四电极包括：
通过选择性刻蚀去除所述第一部分的第二端部的叠层结构、所述第二部分的第二端部的叠层结构、以及所述两个支撑垫；
通过蒸发和剥离工艺包围所述第一部分的第二端部形成所述第三电极，以对所述第一部分的第二端部进行第一导电类型的重掺杂；
通过蒸发和剥离工艺包围所述第二部分的第二端部形成所述第四电极，以对所述第二部分的第二端部进行第二导电类型的重掺杂。
10.根据权利要求8或9所述的方法，其特征在于，所述第三电极的材料与所述第四电极的材料不同。
11.根据权利要求8所述的方法，其特征在于，所述在所述第一部分的第一端部和第二部分的第一端部的连接处形成第五电极包括：
通过回刻工艺部分去除在所述第一部分的第一端部和所述第二部分的第一端部的连接处的叠层结构，以部分暴露所述第一部分的第一端部和所述第二部分的第一端部；
对所述被部分去除的叠层结构的导电材料层的表面进行氧化，形成氧化层；
通过蒸发和剥离工艺形成所述第五电极，所述第五电极通过所述氧化层与所述被部分去除的叠层结构绝缘。
12.根据权利要求8所述的方法，其特征在于，所述包围所述碳纳米管的表面形成叠层结构包括：
在所述绝缘层和所述两个支撑垫的表面形成所述叠层结构。
13.根据权利要求8所述的方法，其特征在于，所述提供衬底结构的步骤包括：
提供衬底；
在所述衬底上形成绝缘层；
在所述绝缘层上形成多孔硅；
在所述多孔硅的表面上期望形成所述碳纳米管的区域中引入金属催化剂；
使所述金属催化剂与碳基化合物反应，以在所述多孔硅的表面上形成碳纳米管；
对所述碳纳米管进行不同导电类型的掺杂，以形成所述第一部分和所述第二部分；
去除所述碳纳米管下面的多孔硅的一部分，仅剩余所述碳纳米管的两端下面的多孔硅作为所述支撑垫。
14.根据权利要求13所述的方法，其特征在于，所述在所述多孔硅的表面上期望形成所述碳纳米管的区域中引入金属催化剂包括：
在所述多孔硅的表面上形成光致抗蚀剂；
对所述光致抗蚀剂进行图案化，以去除所述期望形成所述碳纳米管的区域上的光致抗蚀剂；
将包含所述金属催化剂的溶液注入所述期望形成所述碳纳米管的区域；
将所注入的包含所述金属催化剂的溶液在还原性气体的气氛下进行烘烤，以形成金属纳米粒子；以及
去除所述多孔硅表面上剩余的光致抗蚀剂。
15.根据权利要求13所述的方法，其特征在于，所述在所述绝缘层上形成多孔硅包括：
在所述绝缘层上沉积重掺杂的多晶硅；以及
对所述多晶硅进行腐蚀或刻蚀以形成所述多孔硅。
16.根据权利要求13-15任一所述的方法，其特征在于，
所述碳基化合物包括甲烷、乙烯、乙炔、一氧化碳和苯中的一种或多种；
所述金属催化剂包括铂、金、银、铜、镍中的一种或多种。
17.根据权利要求8所述的方法，其特征在于，
所述导电材料层的材料包括多晶硅或金属；
所述第一电介质层和/或第二电介质层的材料包括高K电介质。
18.根据权利要求8所述的方法，其特征在于，
所述导电材料层的厚度范围为2-10nm；或
所述第一电介质层的厚度范围为1-3nm；或
所述第二电介质层的厚度范围为1-3nm；或
所述碳纳米管的长度范围为50-1000nm；或
所述多个第一电极彼此间隔开的距离为10-50nm；或
所述多个第二电极彼此间隔开的距离为10-50nm。
CN201410856188.XA 2014-12-29 2014-12-29 半导体装置及其制造方法 Active CN105810734B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410856188.XA CN105810734B (zh) 2014-12-29 2014-12-29 半导体装置及其制造方法
US14/981,807 US9490300B2 (en) 2014-12-29 2015-12-28 Complementary carbon nanotube neuron device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410856188.XA CN105810734B (zh) 2014-12-29 2014-12-29 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN105810734A true CN105810734A (zh) 2016-07-27
CN105810734B CN105810734B (zh) 2018-09-11

Family

ID=56165157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410856188.XA Active CN105810734B (zh) 2014-12-29 2014-12-29 半导体装置及其制造方法

Country Status (2)

Country Link
US (1) US9490300B2 (zh)
CN (1) CN105810734B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141528B1 (en) * 2017-05-23 2018-11-27 International Business Machines Corporation Enhancing drive current and increasing device yield in n-type carbon nanotube field effect transistors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404705A (zh) * 2000-02-21 2003-03-19 阿克隆尼姆责任有限公司 用于固定耳机和/或小麦克风的装置
US20050279988A1 (en) * 2004-06-18 2005-12-22 Nantero, Inc. Nanotube-based transfer devices and related circuits
CN1868002A (zh) * 2003-08-13 2006-11-22 南泰若股份有限公司 具有多个控件的基于纳米管的开关元件及由其制成的电路
US20070099381A1 (en) * 2005-08-03 2007-05-03 Walker Andrew J Dual-gate device and method
CN102034863A (zh) * 2009-09-28 2011-04-27 中芯国际集成电路制造(上海)有限公司 半导体器件、含包围圆柱形沟道的栅的晶体管及制造方法
CN103633123A (zh) * 2013-12-10 2014-03-12 中国科学院微电子研究所 一种纳米线衬底结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
JP5029600B2 (ja) * 2006-03-03 2012-09-19 富士通株式会社 カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ
US8384065B2 (en) * 2009-12-04 2013-02-26 International Business Machines Corporation Gate-all-around nanowire field effect transistors
CN104143513B (zh) * 2013-05-09 2016-12-28 中芯国际集成电路制造(上海)有限公司 纳米真空场效应电子管及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404705A (zh) * 2000-02-21 2003-03-19 阿克隆尼姆责任有限公司 用于固定耳机和/或小麦克风的装置
CN1868002A (zh) * 2003-08-13 2006-11-22 南泰若股份有限公司 具有多个控件的基于纳米管的开关元件及由其制成的电路
US20050279988A1 (en) * 2004-06-18 2005-12-22 Nantero, Inc. Nanotube-based transfer devices and related circuits
US20070099381A1 (en) * 2005-08-03 2007-05-03 Walker Andrew J Dual-gate device and method
CN102034863A (zh) * 2009-09-28 2011-04-27 中芯国际集成电路制造(上海)有限公司 半导体器件、含包围圆柱形沟道的栅的晶体管及制造方法
CN103633123A (zh) * 2013-12-10 2014-03-12 中国科学院微电子研究所 一种纳米线衬底结构及其制备方法

Also Published As

Publication number Publication date
US9490300B2 (en) 2016-11-08
US20160190210A1 (en) 2016-06-30
CN105810734B (zh) 2018-09-11

Similar Documents

Publication Publication Date Title
US11502208B2 (en) Solar cell emitter region fabrication with differentiated P-type and N-type region architectures
CN105810750B (zh) 一种碳纳米管神经元器件及其制作方法
Lin et al. Graphene/semiconductor heterojunction solar cells with modulated antireflection and graphene work function
US7687308B2 (en) Method for fabricating carbon nanotube transistors on a silicon or SOI substrate
US20050224888A1 (en) Integrated circuit array
KR20110063546A (ko) 직접 패턴식 핀 홀 없는 마스킹 층을 사용하여 태양 전지를 제조하기 위한 방법
CN105993079A (zh) 具有隧道电介质的太阳能电池
CN106170870A (zh) 太阳能电池的金属化
CN105322042A (zh) 太阳能电池及其制造方法
CN109216483A (zh) 单层MoS2同质结、光探测器及其制备方法、电子元件
CN110534563A (zh) 一种具有自对准反馈栅的晶体管及其制备方法
US20240097346A1 (en) Solar antenna array fabrication
CN111540745A (zh) 一种低功耗二维材料半浮栅存储器及其制备方法
CN105810734A (zh) 半导体装置及其制造方法
CN113169246B (zh) 用于分离具有pn结的半导体器件的方法和具有pn结的半导体器件
CN106058036B (zh) 一种量子干涉器件结构及其制备方法
US20140080274A1 (en) Method of forming channel layer of electric device and method of manufacturing electric device using the same
CN106133916B (zh) 太阳能电池光接收表面的钝化
CN114068703B (zh) 晶体管及制备方法
CN103187249B (zh) 一种半导体纳米材料器件的制作方法
CN105336687A (zh) 半导体结构及其形成方法
JPS5827365A (ja) 半導体装置およびその作製方法
CN110491940B (zh) 一种基于共振隧穿的纳米线晶体管及其制备方法
JP2008071898A (ja) カーボンナノチューブ電界効果トランジスタ及びその製造方法
CN114613842B (zh) 一种片上集成的超快纳米电子器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant