CN105810657A - 具有高频电介质和热机械缓冲的芯片载体层压体 - Google Patents

具有高频电介质和热机械缓冲的芯片载体层压体 Download PDF

Info

Publication number
CN105810657A
CN105810657A CN201610036191.6A CN201610036191A CN105810657A CN 105810657 A CN105810657 A CN 105810657A CN 201610036191 A CN201610036191 A CN 201610036191A CN 105810657 A CN105810657 A CN 105810657A
Authority
CN
China
Prior art keywords
chip
electric insulation
thermomechanical
chip carrier
electrical conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610036191.6A
Other languages
English (en)
Other versions
CN105810657B (zh
Inventor
W.哈特纳
G.豪布纳
M.R.尼斯纳
S.帕尔克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105810657A publication Critical patent/CN105810657A/zh
Application granted granted Critical
Publication of CN105810657B publication Critical patent/CN105810657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及具有高频电介质和热机械缓冲的芯片载体层压体。一种用于承载经包封的电子芯片（102）的芯片载体（100），其中芯片载体（100）包括形成为多个电气绝缘结构（104）和多个电气传导结构（106）的叠层的层压结构，以及被配置用于电气和机械耦合经包封的电子芯片（102）的层压结构的暴露表面处的芯片耦合区域（108），其中一个电气绝缘结构（104）被配置为由与高频信号的低损传输兼容的材料制成的高频电介质（110），并且其中另一个电气绝缘结构（104）和一个电气传导结构（106）中的至少一个被配置为用于缓冲热学诱导的机械负载的热机械缓冲（112）。

Description

具有高频电介质和热机械缓冲的芯片载体层压体
技术领域
各种实施例一般涉及芯片载体、电子装置和制造芯片载体的方法。
背景技术
封装可以指代为具有从包封物延伸出来的电气连接并且安装到电子外围设备（例如在诸如印刷电路板之类的芯片载体上）的经包封的电子芯片。
然而，仍旧潜在地存在改进由印刷电路板和安装在其上的经包封的电子芯片形成的装置的热学和机械鲁棒性的空间。
发明内容
可能存在针对当经包封的电子芯片安装在其上时示出与经包封的电子芯片的接口处的适当可靠性的芯片载体的需要。
根据示例性实施例，提供了一种用于承载经包封的电子芯片的芯片载体，其中芯片载体包括形成为多个电气绝缘结构和多个电气传导结构的叠层的层压结构，以及被配置用于电气和机械耦合经包封的电子芯片的层压结构的暴露表面处的芯片耦合区域，其中一个电气绝缘结构被配置为由适配用于高频信号（诸如沿高频电介质上和/或高频电介质中的电气传导线路传播的高频电气信号）的低损传输的材料制成的高频电介质，并且其中至少一个其它一个电气绝缘结构和/或至少一个电气传导结构被配置为配置用于缓冲热学诱导的机械负载的热机械缓冲。
根据另一示例性实施例，提供了一种电子装置，其中电子装置包括经包封的电子芯片，以及具有承载或用于承载芯片耦合区域上的经包封的电子芯片的以上提到的特征的芯片载体。
根据又一示例性实施例，提供了一种制造用于承载经包封的电子芯片的芯片载体的方法，其中方法包括形成作为多个电气绝缘结构和多个电气传导结构的叠层的层压结构，配置层压结构的暴露表面处的芯片耦合区域以用于电气和机械耦合经包封的电子芯片，将一个电气绝缘结构配置为由适配用于高频信号的低损传输的材料制成的高频电介质，以及将至少一个其它电气绝缘结构和/或至少一个电气传导结构配置为配置用于缓冲热学诱导的机械负载的一个或多个热机械缓冲。
示例性实施例具有以下优点：由于芯片载体的两个结构元件（即高频电介质和热机械缓冲）的协同组合，芯片载体同时能够在其上或其中的电气线路上输运具有低信号损失的高频信号，而同时可以高效地缓冲热机械应力以从而防止所不期望的变形、翘曲和其它机械退化，特别是在宽范围之上的周围温度改变的影响之下芯片载体与所安装的电子芯片之间的电气和机械接口处。通过向高频电介质分配提供适当电气高频行为的任务并且通过向另一结构元件（即热机械缓冲）分配提供适当热机械行为的任务，这两个结构元件中的每一个可以分别优化以特别地适合于履行相应功能。而且，电路设计者自由选择用于这两个结构元件的材料的自由度有利地增加。这还允许所制造的芯片载体的重现性以及各种材料被按压在一起以用于形成机械稳定层压体的能力的改进。除此之外，分离热机械缓冲的提供已经证实为用于增加形成在芯片载体与经包封的芯片之间的焊料连接的寿命的有价值的手段。这样的焊料连接常规地为层压类型芯片载体上的经包封的芯片的电子装置的明显机械脆弱点并且往往在存在由焊料连接以上和以下的不同材料的不同热膨胀引起的热阻的情况下断裂或破碎。通过提供附加于高频电介质的分离热机械缓冲，焊料连接不太易于在温度改变的事件中出现故障。
当在除此之外仅具有用于电气绝缘结构的FR4材料和用于电气传导结构的铜材料的芯片载体中提供仅高频电介质（即没有热机械缓冲）时，仅极其小数目的材料可以用于高频电介质，如果期望焊料连接的适当可靠性的话。然而，根据示例性实施例，当在芯片载体的电气绝缘和电气传导结构的序列中实现具有不同于标准FR4材料的材料性质的附加热机械缓冲时，针对高频电介质的要求变得缓和并且选择用于高频电介质的材料的自由度有利地增加。因此，根据示例性实施例，优选为芯片载体的最上材料层可以配置为可自由选择的高频电介质并且优选为芯片载体的较低层配置为热机械缓冲。在这样的架构中，高频电介质可以仍旧履行尺寸稳定性的准则，而高频电介质的机械缓冲功能可以是中度的或甚至微弱的，因为机械缓冲功能可以由分离的热机械缓冲贡献。这些效应已经通过本发明人所实施的模拟和实验所确认。因此，可用高频电介质材料的数目在低努力和没有焊料连接的寿命上的妥协的情况下增加。而且，这些效应可以利用有利地仅芯片载体组成的微小改变获得。
另外的示例性实施例的描述
在下文中，将解释方法、芯片载体和装置的另外的示例性实施例。
在本申请的上下文中，术语“层压结构”可以特别地指代由可以通过施加按压力连接到彼此的电气传导结构和电气绝缘结构形成的一体化平坦构件。通过按压的连接可以可选地通过供给热学能量来完成。层压可以因而指代为制造多个层中的复合材料的技术。层压体可以通过热量和/或压力和/或焊接和/或粘合剂永久地组装。
在本申请的上下文中，术语“高频电介质”可以特别地指代当在高频电介质上和/或在高频电介质中一个或多个电气传导线路承载高频电气信号时适合用于高频应用的电气绝缘材料。高频电介质可以能够以信号强度的低损失而承载GHz范围中的信号（例如高于10GHz，特别地高于50GHz，例如在70GHz与80GHz之间）。高频电介质材料的对应能力通过损失角δ或通过对应损失正切tanδ来表征。这些参数指示描述信号阻尼的耗散因子，即当高频信号在形成在高频电介质上或嵌入在高频电介质中的电气线路上传播时的电气损失。电介质损失因而将电介质材料的电磁能量的固有耗散量化成例如热量。其可以根据损失角δ或对应损失正切tanδ参数化。二者是指其实部和虚部是电磁场的电阻（即有损）分量及其电抗（即无损）对应部分的复平面中的相量。优选地，高频电介质的tanδ的值小于或等于0.017（特别是在77GHz的高频处），更特别地小于或等于0.013（特别是在77GHz的高频处）。优选地，高频电介质是适合于高频层压体的形成的层，即可以与其它电气绝缘结构（特别地，层）和电气传导结构（特别地，层）按压在一起以形成具有可重现性质的一体化层压体。而且，高频电介质应当具有可靠的电气绝缘性质，即应当基本上不能够通过其自身传导电气信号。优选地但非必然地，高频电介质的相对介电常数εr的值应当使得能够实现以短渡越时间的高频信号的输运。高频电介质显著影响芯片载体的电气性质。
在本申请的上下文中，术语“热机械缓冲”可以特别地指代在芯片载体（特别地具有被安装、特别地被焊接在其上的经包封的电子芯片）所暴露于的温度改变（特别地，温度循环）的事件中能够缓冲所生成的机械负载的芯片载体的结构组件。通常，具有其相对低的热膨胀系数（CTE）值的经包封的芯片经受比具有其相对高的热膨胀系数值的层压结构的组分（通常为FR4或FR4式材料和铜）显著更小的热膨胀。形成芯片载体的部分的热机械缓冲可以因而由具有相对或充分低的热膨胀系数值的材料制成，特别地具有比芯片载体的其它材料更低的热膨胀系数值。例如，其可以具有低于9ppm/K的热膨胀系数值。热机械缓冲因而可以抵消或补偿一方面芯片载体的其余结构组件和另一方面的经包封的芯片的热膨胀系数值之间的差异。热机械缓冲显著影响芯片载体的机械性质。
在实施例中，热机械缓冲由具有低热膨胀系数的材料制成，特别地，具有关于电气传导结构和电气绝缘结构的堆叠方向垂直的平面内的低热膨胀系数。根据该实施例，当温度上升时，热机械缓冲的材料仅经历小到中度的热膨胀，至少在平坦层压结构的平面内。由此，一方面芯片载体的其它材料与另一方面经包封的芯片材料的热膨胀的明显差异可以平衡以从而抑制芯片载体的热学诱导的变形或翘曲和结果的焊料连接的退化或破碎。
在实施例中，热机械缓冲由具有比其余电气传导结构和电气绝缘结构更低的热膨胀系数的材料制成，特别地具有在关于电气传导结构和电气绝缘结构的堆叠方向垂直的平面内的更低热膨胀系数。术语“其余电气传导结构和电气绝缘结构”可以指代除高频电介质之外的所有电气传导结构和电气绝缘结构，并且可选地还有热机械缓冲。特别地，其余电气传导结构可以由铜制成，并且其余电气绝缘结构可以由FR4制成。在平坦层压结构的平面中，这些其余材料可以具有大于10ppm/K的热膨胀系数值，而经包封的芯片的材料可以例如具有大约3-6ppm/K的热膨胀系数值。当热机械缓冲的热膨胀系数值在这些范围之间时，其可以提供平滑的过渡以从而促进包括焊料连接（诸如焊料点）的电子装置的所有元件的机械集成。
在实施例中，热膨胀系数的值，特别地在关于热机械缓冲的电气传导结构和电气绝缘结构的堆叠方向垂直的平面内，大于经包封的电子芯片的热膨胀系数的值，特别地大于电子芯片和/或其包封物的热膨胀系数的值，并且小于芯片载体的所有其余电气绝缘结构的热膨胀系数的值。利用热膨胀方面的这样的中间性质，热机械缓冲可以提供堆叠方向上的热膨胀程度的平滑、非生硬过渡。具有高质量和高寿命的电子装置可以由此获得。
在实施例中，在300K与400K之间的整个温度范围中，热机械缓冲由具有线性热膨胀系数的材料制成，特别地在关于电气传导结构和电气绝缘结构的堆叠方向垂直的平面内，线性热膨胀系数在1ppm/K与9ppm/K之间的范围中，特别地在3ppm/K与8ppm/K之间的范围中。当值变得过大时，焊料连接的质量下降。当值变得过小时，与经包封的封装的值的不符变得过大。
在实施例中，高频电介质定位成比所有其它电气绝缘结构更靠近芯片耦合区域。特别地，高频电介质可以形成芯片载体的最上电气绝缘层，即最靠近其上附接经包封的芯片封装的焊料点的芯片载体的表面的电气绝缘层。传导高频信号的电气线路可以直接形成在高频电介质的暴露表面上，或者嵌入在其中，以用于低损信号传输。将高频电介质定位成尽可能靠近芯片载体的芯片侧表面已经证实为使得能够实现RF（射频）信号的低损传播的最高效的方式。
然而，在可替换的实施例中，高频电介质还可以位于电气绝缘结构的叠层内部内。
在实施例中，热机械缓冲比所有其余电气绝缘结构更靠近高频电介质。特别地，热机械缓冲可以是从芯片载体的芯片侧表面开始数的第二电气绝缘结构。它可以定位成直接邻近于高频电介质或者可以仅通过诸如（例如图案化的）（例如铜）层之类的电气传导结构与高频电介质分离。当具有在热诱导的机械负载方面将经封装的电子芯片从芯片载体的下部结构机械解耦的功能的热机械缓冲直接位于——在电气绝缘结构的序列中——一方面的高频电介质与另一方面的层压结构的所有其余FR4类型电气绝缘结构之间时，这已经证实为是最高效的。那么热机械缓冲对焊料连接的寿命的影响是最明显的。
在可替换的实施例中，热机械缓冲在其余电气绝缘结构内埋藏得较深而定位。换言之，至少一个其余电气传导结构（例如由RF4材料制成）可以位于高频电介质与热机械缓冲之间。尽管目前认为热机械缓冲的热机械解耦在热机械缓冲定位成尽可能接近高频电介质时工作得最好（因为这将高CTE区段从低CTE区段最理想地解耦），但是可以存在其中期望至少一个其它（特别地电介质）结构布置在高频电介质与热机械缓冲之间（例如出于直接接触结构之间的适当贴附的目的）的情形。在这样的场景中当所描述的实施例提供将热机械缓冲定位在层压叠层内的较深处的自由度时是有利的。
在实施例中，多个分离热机械缓冲可以布置在层压结构内。热机械缓冲可以与彼此通过其它电气传导结构和/或其它电气绝缘结构而分离。通过提供多个热机械缓冲，可以通过改善抵挡芯片载体内的热机械变形的保护来确保甚至更长远的芯片载体（和特别地其到经包封的芯片的焊料连接）的可靠性。
在实施例中，所有其余电气绝缘结构（即除高频电介质之外和可选地还除热机械缓冲之外的所有电气绝缘结构）由FR4或半固化片制成。所提到的材料可以包括树脂和玻璃纤维。
在实施例中，在300K与400K之间的整个温度范围中，热机械缓冲由具有在23GPa与40GPa之间的范围中的杨氏模量值的材料制成，特别地在关于电气传导结构和电气绝缘结构的堆叠方向垂直的平面内。利用既不过于柔软也不过于坚硬的热机械缓冲可以获得最佳结构。如果其变得过于柔软，芯片载体的机械完整性可能退化。如果其变得过于坚硬，其作为PCB材料的能力可能变得成问题。
在实施例中，多个电气绝缘结构的至少部分和/或多个电气传导结构的至少部分被配置为层。这些层的至少部分可以是连续的和/或这些层的至少部分可以被图案化。层可以平行于彼此对准以便形成平坦片状结构。例如，任何电气传导层的厚度可以在0.005mm与0.30mm之间的范围中，特别地在0.01mm与0.23mm之间的范围中。例如，任何电气绝缘层的厚度可以在0.05mm与0.40mm之间的范围中，特别地在0.01mm与0.15mm之间的范围中。
在实施例中，从包括聚四氟乙烯（特氟龙）、树脂（诸如环氧树脂）和/或夹层结构（例如若干层的层压体）的组选择高频电介质材料。适当高频电介质的示例是Roger3003和DupontTK1810018R。然而其它材料也是可能的。
在实施例中，从包括树脂、玻璃纤维-树脂合成物、FR4类型材料、PanasonicR-1515F,PanasonicR-1515G、PanasonicR-1515W、Stablcor、Cu-殷钢（invar）-Cu和PanasonicR-1755的组选择热机械缓冲材料。然而其它材料也是可能的。
在实施例中，（特别地在经封装的芯片的载体侧表面处）提供至少一个、特别地多个焊料点，其被配置用于提供至少一个经包封的电子芯片与芯片耦合区域之间的焊料连接。在一个实施例中，焊料点可以形成经包封的芯片的部分，即可以从封装侧提供给电子装置。
在实施例中，焊料点由锡、银和铜的合金制成。这样的（特别是无铅的）SnxAgyCuz合金在某种程度上能够在存在机械或热负载的情况下徐变，其附加地增加电子装置的寿命和焊料连接的可靠性。
在实施例中，芯片载体被配置为印刷电路板（PCB）。这样的PCB的电气传导结构可以由铜制成，而这样的PCB的电气绝缘结构的部分可以由包括诸如FR4之类的材料的玻璃纤维和树脂制成。这样的材料可以具有10ppm/K与15ppm/K之间的范围中的热膨胀系数的值。可以连同这样的材料一起使用在PCB技术中的铜可以具有大约17ppm/K的热膨胀系数的值。
在实施例中，至少一个电子芯片被配置为高频电子芯片，特别地为包括雷达控制芯片、用于向天线结构发射高频信号的发射器芯片以及用于从天线结构接收高频信号的接收器芯片的组中的至少一个。例如，发射器芯片可以经由高频电介质上的电气传导线路向发射器天线传输初级电气高频信号以便以电磁辐射的形式从车辆发射到从其中其被反射为到电子装置的接收器天线的次级电磁辐射信号的环境中的障碍物。接收器天线捕获次级电磁辐射信号并且将对应电气信号经由高频电介质上的电气传导线路转发至接收器芯片。接收器芯片可以然后基于信号确定指示车辆与障碍物之间的距离的信息。
在实施例中，经包封的电子芯片包括包封至少部分电子芯片的包封结构。通过这样的包封物，芯片可以嵌入到电气绝缘团块（诸如例如塑料或硅树脂浇铸或基于聚酰亚胺的喷涂的模制化合物）中。典型地，这样的材料具有5ppm/K与7ppm/K之间的范围中的热膨胀系数的值，在许多情况中大约为6ppm/K。为了比较，作为电子芯片的典型材料的硅可以具有大约3ppm/K的热膨胀系数的值。
在实施例中，包封物可以是电气绝缘材料或电介质材料。例如，这样的包封物可以是模制化合物或硅树脂浇铸或基于聚酰亚胺的喷涂。包封物可以由热固性材料或热塑性材料制成。包封物可以通过转移模制、注塑模制等形成。包封物还可以是层压体或箔叠层（例如聚合物材料的箔叠层）。为了封装、模制或包封，可以使用塑料材料或陶瓷材料。
在实施例中，经包封的电子芯片包括用于将电子芯片（特别地其半导体部分）电气耦合到芯片载体的芯片耦合区域的电气传导耦合结构。这样的耦合结构可以是重分布层（RDL），即电介质基质中的电气传导引线，其形成经包封的半导体芯片的芯片载体侧表面上的较大尺寸焊料点与小尺寸芯片垫之间的电子和尺寸接口。
对应地，经包封的电子芯片可以配置为嵌入式晶片级球栅阵列（eWLB）封装。特别地，示例性实施例提供一种能够增加球栅阵列封装的焊料连接的可靠性和寿命的PCB构造。更具体地，一个实施例允许通过提供优选地在高频层压体以下的（并且甚至更优选地直接在高频层压体以下的）附加热机械缓冲来独立于PCB内的高频层压材料而增加eWLB封装的焊料连接的可靠性（例如用于汽车雷达高频应用）。
在实施例中，方法还包括将经包封的电子芯片安装在芯片耦合区域处（特别地在焊料连接的形成之下）以用于将经封装的电子芯片电气和机械耦合到芯片载体。至少一个电子芯片可以由此经由芯片载体的电气传导结构电气耦合到也可以表面安装在芯片载体上的其它经封装或未经封装的电子芯片，和/或可以经由电气传导结构电气耦合到其它有源或无源电子组件（诸如一个或多个天线结构）。
在实施例中，方法还包括通过将多个电气绝缘结构和多个电气传导结构按压在一起来形成层压结构。因此，特别地热机械缓冲和高频电介质的材料可以有利地能够承受典型用于PCB技术的按压力和温度。由于提供高频兼容性和热机械应力缓冲的功能任务在芯片载体中是结构分离的，因此选择用于履行这些功能的结构的材料的自由度增加，使得对于电路设计者而言实现与以上要求的依从性是可行的。
一个或多个电子芯片可以是半导体芯片，特别地为管芯。在实施例中，至少一个电子芯片被配置为功率半导体芯片，特别地包括包含二极管和晶体管、更特别地绝缘栅双极型晶体管的组中的至少一个。在实施例中，器件被配置为功率模块。例如，一个或多个电子芯片可以用作用于例如汽车领域中的功率应用的半导体芯片。在实施例中，至少一个电子芯片可以包括逻辑IC或用于RF功率应用的电子芯片。在一个实施例中，（多个）电子芯片可以用作微机电系统（MEMS）中的一个或多个传感器或致动器，例如作为压力传感器或加速度传感器。
作为用于电子芯片的衬底或晶片，可以使用半导体衬底，优选地为硅衬底。可替换第，可以提供氧化硅或另一绝缘体衬底。还可能实现锗衬底或III-V半导体材料。例如，示例性实施例可以实现在GaN或SiC技术中。
可选地，芯片载体的最上电气传导结构可以被用于保护以抵挡氧化和防止形成在紧密间隔的焊料垫之间的焊料桥的阻焊剂覆盖。然而，聚合物的这样的非常薄的漆状层不形成电气传导结构和电气绝缘结构的层压结构的部分，而是可以可选地应用（特别地作为薄膜涂层）在层压结构的顶部上。
当结合附图考虑时，以上和其它目的、特征和优点将从以下描述和随附权利要求变得显而易见，在附图中相同的部分或元件由相同的参考标号指代。
附图说明
被包括以提供示例性实施例的进一步理解并且构成说明书的部分的附图图示了示例性实施例。
在图中：
图1示出根据示例性实施例的包括经包封的电子芯片和芯片载体的电子装置的横截面视图和平面视图。
图2示出根据另一示例性实施例的包括经包封的电子芯片和芯片载体的电子装置的横截面视图。
图3示出根据另一示例性实施例的包括经包封的电子芯片和芯片载体的电子装置的横截面视图。
图4示出根据又一示例性实施例的包括经包封的电子芯片和芯片载体的电子装置的横截面视图。
图5示出根据另一示例性实施例的包括连接到天线结构的两个互连的经包封的电子芯片和芯片载体的电子装置的平面视图并且图6示出其横截面视图。
图7和图8示出根据其它示例性实施例的芯片载体的示意性横截面视图。
图9示出指示根据示例性实施例的用于芯片载体的高频电介质的不同材料的杨氏模量的温度相关性的图。
图10示出指示根据示例性实施例的芯片载体和常规芯片载体的材料对相应芯片载体与经包封的电子芯片之间的焊料连接的寿命的影响的两个表格。
具体实施方式
图中的图示是示意性的并且未按比例。
图1示出包括经包封的电子芯片102（在此体现为塑料的模制化合物的包封结构116内的半导体芯片130的封装）和芯片载体100（在此体现为具体配置的印刷电路板（PCB））的根据示例性实施例的电子装置150的横截面视图。芯片载体100在芯片载体100的芯片耦合区域108上承载经包封的电子芯片102。根据图1的电子装置150是嵌入式晶片级球栅阵列（eWLB）封装。
经包封的电子芯片102包括包封半导体芯片130的部分的体现为可以由塑料材料制成的模制化合物的包封结构116。半导体芯片130进而具有依照半导体芯片130应当在电子装置150方面履行的某个电子应用而具有单片集成电路元件（未示出）。经包封的电子芯片102还包括在此体现为数个基本上球形焊料球的焊料点114的集合，其被配置用于提供芯片耦合区域108处的与芯片载体100的焊料连接。焊料点114由锡、银和铜的电气传导且机械稳定的合金制成，其能够徐变从而抵消机械应力。而且，经包封的电子芯片102包括用于将电子芯片102电气耦合到芯片载体100的芯片耦合区域108的电气传导耦合结构118。耦合结构118体现为重分布层（RDL），即用于在芯片垫（未示出）的小尺寸与焊料点114的较大尺寸之间转化的电介质基质内的电气传导线路的层序列（在图4中进一步详细地示出电气传导耦合结构118的可能组成）。
芯片载体100是包括形成为平行层的叠层的片状平坦层压结构的板。层叠层体现为多个电气绝缘结构104（由不同材料制成，如以下详细描述的）和多个电气传导结构106（在此全部体现为图案化的铜片）的交替序列。在被配置用于电气和机械耦合经包封的电子芯片102的层压结构的暴露的主表面处预见到芯片耦合区域108。
电气绝缘结构104的最上部被配置为指代为高频电介质110的层，其由适配用于在直接在高频电介质110上的电气传导材料上传播的高频信号的低损传输的材料制成。高频电介质110的材料由足够小的损失角δ的值来表征。参数tanδ描述直接在芯片载体100的上部主表面处的最上电气传导结构106上并且因而直接在高频电介质110上传播的高频电气信号的损失。在本实施例中，高频电介质110的材料具有0.013的tanδ的值。而且，根据图1的高频电介质110的材料可以例如具有大约为3的相对介电常数εr的值（但是还可以具有另一值，例如在2与4之间的范围中，或者甚至在该范围之外）以从而确保高频电介质110的可靠电气绝缘性质。高频电介质110与高频应用兼容，例如在若干10GHz（例如77GHz）的频率值处的汽车雷达应用。由于高频电介质110与其它电气绝缘结构104和电气传导结构106一起通过将它们按压在一起而形成以上提到的一体化层压结构的部分，因此高频电介质110也可以指代为高频层压体。例如，高频电介质110的材料可以是Rogers3003或DupontTK1810018R。
最靠近高频电介质110并且仅通过单个电气传导结构106从其分离的下一电气绝缘结构104是指代为热机械缓冲112的层。热机械缓冲112被适配成调节电子装置150的热机械性质并且具体地配置用于缓冲由电子装置150的组分的不同热膨胀系数（CTE）值所引起的热学诱导的机械负载。更具体地，热机械缓冲112将热机械缓冲112之下的层序列从层序列和热机械缓冲112以上的焊料连接的经包封的电子芯片102解耦。热机械缓冲112以下的材料具有相对高的CTE值，热机械缓冲112以上的材料具有相对低的CTE值。热机械缓冲112以下的所有其它电气绝缘结构104是FR4层（即嵌入在环氧树脂中的玻璃纤维），其具有在大约10ppm/K至大约15ppm/K之间的范围中的CTE值。热机械缓冲112以上的经包封的电子芯片102的材料的有效CTE值由半导体芯片130的硅材料（具有大约3ppm/K的CTE值）和包封结构116的塑料模制化合物材料（具有大约6ppm/K的CTE值）主导。在温度改变的事件中，热机械缓冲112以上的材料和以下的材料的热膨胀或热压缩的量可能明显不同，其可以导致电子装置150的翘曲和所不期望的弯曲。这可能在形成经包封的芯片102与芯片载体100之间的电气和机械接口的焊料点114上施加巨大的力。作为结果，随时间并且在许多热循环之后在焊料点114处出现断裂，其降低电子装置150的长期质量和寿命。本发明人已经令人惊喜地发现，正是该效应可以通过提供附加于电气绝缘结构104的平行叠层内的高频电介质110的热机械缓冲112来高效地抑制。热机械缓冲112具有平衡或抵消这样的翘曲和所不期望的变形并且因此特别地保护焊料点114和因此作为整体的经包封的电子芯片102与芯片载体100之间的焊料连接以防故障的能力。为了提供热机械缓冲112以下的相对高CTE部分与以上的相对低CTE之间的平滑过渡，热机械缓冲112有利地由具有相比于其它PCB电介质材料更低的热膨胀系数的材料制成，特别地为FR4材料。更精确地，热机械缓冲112具有至少在根据图1水平并且关于电气传导结构106和电气绝缘结构104的堆叠方向垂直（根据图1竖直）的平面内的所提到的低热膨胀系数。
优选地，根据图1的水平平面中的热机械缓冲112的材料的线性CTE值在300K与400K之间的整个温度范围（即电子装置150的典型操作温度）之上在6ppm/K与9ppm/K之间的范围中。
在300K与400K之间的整个温度范围之上，热机械缓冲112的材料在根据图1的水平平面内具有23PGa与40GPa之间的范围中的杨氏模量值。因此，热机械缓冲112应当既不过于柔软也不过于刚性以完美地履行其在存在热学诱导的应力的情况下抑制电子装置150的机械变形的任务。
由于热机械缓冲112连同其它电气绝缘结构104和电气传导结构106一起通过将它们按压在一起而形成以上提到的一体化层压结构，因此热机械缓冲112还可以指代为热机械缓冲层压体。例如，热机械缓冲112的材料可以是合适的树脂。然而，热机械缓冲112可以可替换地由玻璃纤维-树脂合成物、PanasonicR-1515F、PanasonicR-1515G或PanasonicR-1755制成。
因而，芯片载体100是具有进行改性以用于调节由该芯片载体和高频应用经包封的芯片102形成的电子装置150的机械和电气性质的两个最上电气绝缘层110,112的印刷电路板（PCB）。
图1的细节170示出电子装置150的三维平面视图，并且特别地示出关于根据图1的横截面视图的最上电气传导结构106的电气传导线路172如何沿高频电介质110的上表面行进并且能够在半导体芯片130与电子装置150的其它电子组件（在细节170中未示出）之间输运电气高频信号（例如在若干10GHz幅度的量级上，特别地为77GHz）。这样的其它电子组件可以是一个或多个另外的经包封的芯片或者一个或多个有源和/或无源电子构件，例如天线。
图2示出根据另一示例性实施例的包括经包封的电子芯片102和芯片载体100的电子装置150的横截面视图。根据图2的电子装置150与根据图1的电子装置150的区别在于在图2中提供作为图1的热机械缓冲112下方的一个电气绝缘结构104的附加热机械缓冲112。因此，根据图2，提供两个热机械缓冲112，其通过芯片载体100的FR4类型电气绝缘结构104和（铜的）电气传导结构106与彼此分离。因而，进一步改善电子装置150的可限定部分的机械解耦使得可以甚至更强地抑制芯片载体100的任何翘曲倾向并且可以高效地保护焊料点114以防热学诱导的机械负载。在又一示例性实施例中，还可能提供芯片载体100内的三个、四个或甚至更多热机械缓冲112。
图3示出根据另一示例性实施例的包括经包封的电子芯片102混合芯片载体100的电子装置150的横截面视图。尽管已经证实将至少一个热机械缓冲112中的至少一个定位成直接邻近于电气绝缘结构104的层序列中的高频电介质110（如图1和图2中那样）是特别高效的，然而在其它实施例中可能的是将一个或多个FR4类型电气绝缘结构104插入在高频电介质110与单个热机械缓冲112之间（如图3中那样），或者更一般地，在高频电介质110与多个热机械缓冲112的最上部之间。对应的实施例在图3中示出，其中在芯片载体100的电介质层的竖直叠层中，一个FR4类型电气绝缘结构104位于高频电介质110与热机械缓冲112之间。
图4示出根据再一示例性实施例的包括经包封的电子芯片102和芯片载体100的电子装置150的横截面视图。已经在图1至图3中示出的耦合结构118在图4中进一步详细示出。耦合结构118体现为重分布层（RDL），其包括用于在芯片垫（未示出）的小尺寸与焊料点114的较大尺寸之间转化的电介质基质400内的铜的电气传导线路402。根据图4，各种电气绝缘结构104在厚度方面不同并且相比于图1至图3在其数目方面不同。
图5示出根据又一示例性实施例的包括连接到天线结构500,502的两个互连的经包封的电子芯片102,102'和芯片载体100的电子装置150的平面视图并且图6示出其横截面视图。电子装置150被配置为高频雷达汽车应用以用于确定电子装置150安装在其中的车辆与车辆前方的障碍物之间的距离。
根据图5和图6，经包封的电子芯片102被配置为用于向天线结构500发射电气高频信号的高频发射器芯片。该高频信号经由沿高频电介质110的主表面行进的电气传导线路172从经包封的电子芯片102传输至天线结构500。当接收到该高频信号时，天线结构500发射朝向障碍物（未示出）传播的初级电磁辐射信号504。
此外，另外的经包封的电子芯片102'是安装在芯片载体110上的表面并且被配置为用于从另外的天线结构502接收电气高频信号的高频接收器芯片。经包封的电子芯片102和另外的经包封的电子芯片102'互连以用于经由沿高频电介质110的主表面行进的电气传导线路172交换电气信号。
在以上提到的初级电磁辐射信号504已经到达障碍物之后，其作为次级电磁辐射信号506从障碍物反射，该次级电磁辐射信号506向后传播到另外的天线结构502。另外的天线结构502在接收到次级电磁辐射信号506之后，经由电气传导线路172向另外的经包封的电子芯片102'传输电气高频信号。当接收到该高频信号时，具有关于之前由经包封的电子芯片102发出的高频信号的知识，另外的经包封的电子芯片102'然后能够计算车辆与障碍物之间的距离。
鉴于具有损失角δ的足够小的值的高频电介质110，电气高频信号经由线路172的传输可以以信号强度和信号形状的非常低的损失发生。鉴于热机械缓冲112，可以确保经包封的电子芯片102,102'之间的可靠焊料连接。
图7和图8示出根据其它示例性实施例的芯片载体100的横截面视图。两个实施例示出热机械缓冲112还可以通过电气传导材料实现。根据图7，热机械缓冲112实现为Stablcor材料（即碳复合层压体）。根据图8，热机械缓冲112实现为殷钢材料（即镍-铁合金）。电气传导结构106实现为利用编号1至8指代的铜层。在两个实施例中，两个热机械缓冲112被预见，而可替换地，Stablcor材料或殷钢材料的单个热机械缓冲112也是可能的。另外，所示层压结构的暴露表面可以可选地涂敷有阻焊剂700的薄膜。
图9示出指示根据示例性实施例的用于芯片载体100的高频电介质110的不同材料的杨氏模量的温度相关性的图表900。沿横坐标902，绘制温度。沿纵坐标904，绘制在相应温度处并且针对相应材料的杨氏模量的值。鉴于高频电介质110（优选地在芯片载体100的层压结构的最上端处）和附加的分离热机械缓冲112（优选地作为从芯片载体100的上部主表面数的第二层压电气绝缘层）的提供，增加选择用于高频电介质110的材料的自由度而不涉及翘曲的明显问题。图9中所示的所有材料（除了Panasonic_FR_4的例外）是在预见到附加热机械缓冲112时对于高频电介质110的适当选择。
图10示出指示根据示例性实施例的芯片载体100和常规芯片载体的材料对相应芯片载体100与经包封的电子芯片102之间的焊料连接的寿命的影响的两个表格1000,1050。
表格1000在其第一行指示配置为具有由Rogers3003材料制成的高频电介质的8层PCB和六个电气绝缘FR4层的常规参考芯片载体的焊料连接的归一化到100%的作用于焊料连接的热学诱导的机械负载（即其越大则寿命越短的参数）。表格1000另外在其第二行中示出通过另外的标准FR4层取代由Rogers3003制成的高频电介质使机械负载增加78%。通过另一商业上可得到的高频电介质（DupontTK1810018R）取代由Rogers3003制成的高频电介质实际上没有帮助，因为其还使机械负载增加57%（参见表格1000的第三行）。仍旧参照表格1000，示出作用于焊料点116（更精确地根据图1的最外焊料点116）的最上电气绝缘结构104对负载的影响。利用Rogers3003的参考配置与100%的负载相关。负载越高，所预期的焊料点的寿命越短。对应地，利用标准FR4材料的PCB示出178%的热学负载。也满足尺寸稳定性准则（DupontTK1810018R）的高频层压体具有157%的负载值，即充分地大于Rogers3003。
然而，表格1050指示机械负载可以在与具有xy平面（即根据图1的水平平面）中的充分小的CTE值的热机械缓冲（“第二层”）组合地使用其它商业上可得到的高频电介质（DupontTK1810018R）时显著降低，特别是在杨氏模量的值不太小时。因而，当其它商业上可得到的高频电介质（DupontTK1810018R）被维持并且高频层压体下方的材料层的材料参数被修改时，可以看到当CTE值变小时机械负载降低。负载的降低还取决于第二层的硬度（弹性模量）。第二层的硬度越小（当CTE值保持恒定时），热缓冲效果越小。
应当指出的是，术语“包括”不排除其它元件或特征并且“一”或“一个”不排除多个。而且可以组合与不同实施例相关联地描述的元件。还应当指出的是，参考标记不应当解释为限制权利要求的范围。而且，本申请的范围不意图限于在说明书中描述的事项、构件、方法和步骤的过程、机器、制造、组成的特定实施例。因此，随附权利要求意图在其范围内包括这样的事项、构件、方法或步骤的过程、机器、制造、组成。

Claims (20)

1.一种用于承载经包封的电子芯片（102）的芯片载体（100），芯片载体（100）包括：
·形成为多个电气绝缘结构（104）和多个电气传导结构（106）的叠层的层压结构；
·被配置用于电气和机械耦合经包封的电子芯片（102）的层压结构的暴露表面处的芯片耦合区域（108）；
·其中一个电气绝缘结构（104）被配置为由与高频信号的低损传输兼容的材料制成的高频电介质（110）；
·其中包括另一个电气绝缘结构（104）和一个电气传导结构（106）的组中的至少一个是配置用于缓冲热学诱导的机械负载的热机械缓冲（112）。
2.根据权利要求1的芯片载体（100），其中热机械缓冲（112）由具有低热膨胀系数的材料制成，特别地，具有关于电气传导结构（106）和电气绝缘结构（104）的堆叠方向垂直的平面内的低热膨胀系数。
3.根据权利要求1或2的芯片载体（100），其中热机械缓冲（112）由具有比其余电气传导结构（106）和电气绝缘结构（104）更低的热膨胀系数的材料制成，特别地具有在关于电气传导结构（106）和电气绝缘结构（104）的堆叠方向垂直的平面内的更低热膨胀系数。
4.根据权利要求1至3中任一项的芯片载体（100），其中在300K与400K之间的温度范围中，热机械缓冲（112）由具有线性热膨胀系数的材料制成，特别地在关于电气传导结构（106）和电气绝缘结构（104）的堆叠方向垂直的平面内，线性热膨胀系数在1ppm/K与9ppm/K之间的范围中，特别地在3ppm/K与8ppm/K之间的范围中。
5.根据权利要求1至4中任一项的芯片载体（100），其中高频电介质（110）定位成比所有其它电气绝缘结构（104）更靠近芯片耦合区域（108）。
6.根据权利要求1至5中任一项的芯片载体（100），其中热机械缓冲（112）定位成比所有其余电气绝缘结构（104）更靠近高频电介质（110）。
7.根据权利要求1至6中任一项的芯片载体（100），其中所有其余电气绝缘结构（104）由FR4或半固化片制成。
8.根据权利要求1至7中任一项的芯片载体（100），其中在300K与400K之间的温度范围中，热机械缓冲（112）由具有在23GPa与40GPa之间的范围中的杨氏模量值的材料制成，特别地在关于电气传导结构（106）和电气绝缘结构（104）的堆叠方向垂直的平面内。
9.根据权利要求1至8中任一项的芯片载体（100），其中包括多个电气绝缘结构（104）的至少部分和多个电气传导结构（106）的至少部分的组中的至少一个被配置为至少一层。
10.根据权利要求1至9中任一项的芯片载体（100），被配置为印刷电路板。
11.一种电子装置（150），装置（150）包括：
·经包封的电子芯片（102）；
·根据权利要求1至10中任一项的在芯片耦合区域（108）上承载经包封的电子芯片（102）的芯片载体（100）。
12.根据权利要求11的装置（150），其中至少一个电子芯片（102）被配置为高频电子芯片（102），特别地为包括雷达控制芯片、用于向天线结构（500）发射高频信号的发射器芯片（102）以及用于从天线结构（502）接收高频信号的接收器芯片（102'）的组中的至少一个。
13.根据权利要求11或12的装置（150），其中经包封的电子芯片（102）包括包封至少部分电子芯片（102）的包封结构（116）。
14.根据权利要求11至13中任一项的装置（150），其中经包封的电子芯片（102）包括用于将电子芯片（102）电气耦合到芯片载体（100）的芯片耦合区域（108）的电气传导耦合结构（118），特别地为重分布层。
15.根据权利要求11至14中任一项的装置（150），其中经包封的电子芯片（102）被配置为嵌入式晶片级球栅阵列封装。
16.根据权利要求11至15中任一项的装置（150），其中热机械缓冲（112）的热膨胀系数的值，特别地在关于热机械缓冲的电气传导结构（106）和电气绝缘结构（104）的堆叠方向垂直的平面内，大于经包封的电子芯片（102）的热膨胀系数的值，特别地大于包括电子芯片（102）和其包封物（116）的组中的至少一个的热膨胀系数的值，并且小于所有其余电气绝缘结构（104）的热膨胀系数的值。
17.根据权利要求11至16中任一项的装置（150），其中经包封的电子芯片（102）包括至少一个、特别地多个焊料点（114），其被配置用于提供与芯片耦合区域（108）的焊料连接。
18.一种制造用于承载经包封的电子芯片（102）的芯片载体（100）的方法，方法包括：
·形成作为多个电气绝缘结构（104）和多个电气传导结构（106）的叠层的层压结构；
·配置层压结构的暴露表面处的芯片耦合区域（108）以用于电气和机械耦合经包封的电子芯片（102）；
·将一个电气绝缘结构（104）配置为由与高频信号的低损传输兼容的材料制成的高频电介质（110）；
·将包括另一个电气绝缘结构（104）和一个电气传导结构（106）的组中的至少一个配置为用于缓冲热学诱导的机械负载的热机械缓冲（112）。
19.根据权利要求18的方法，其中方法还包括将经包封的电子芯片（102）安装在芯片耦合区域（108）处以用于将经包封的电子芯片（102）电气和机械耦合到芯片载体（100）。
20.根据权利要求18或19的方法，其中方法还包括通过将多个电气绝缘结构（104）和多个电气传导结构（106）按压在一起来形成层压结构。
CN201610036191.6A 2015-01-20 2016-01-20 具有高频电介质和热机械缓冲的芯片载体层压体 Active CN105810657B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015100771.1 2015-01-20
DE102015100771.1A DE102015100771B4 (de) 2015-01-20 2015-01-20 Chipträgerlaminat mit Hochfrequenzdielektrikum und thermomechanischem Dämpfer

Publications (2)

Publication Number Publication Date
CN105810657A true CN105810657A (zh) 2016-07-27
CN105810657B CN105810657B (zh) 2019-03-15

Family

ID=56293650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610036191.6A Active CN105810657B (zh) 2015-01-20 2016-01-20 具有高频电介质和热机械缓冲的芯片载体层压体

Country Status (3)

Country Link
US (1) US10607911B2 (zh)
CN (1) CN105810657B (zh)
DE (1) DE102015100771B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309276A (zh) * 2017-07-28 2019-02-05 奥特斯奥地利科技与系统技术有限公司 部件承载件的腔体中位于高频电介质上的天线结构
CN109560061A (zh) * 2017-09-26 2019-04-02 台湾积体电路制造股份有限公司 集成扇出型封装体
CN113764385A (zh) * 2020-06-02 2021-12-07 亚德诺半导体国际无限责任公司 电子部件
CN115088067A (zh) * 2020-02-12 2022-09-20 高通股份有限公司 包括含有应力缓冲层的衬底的封装件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947634B1 (en) * 2017-06-13 2018-04-17 Northrop Grumman Systems Corporation Robust mezzanine BGA connector
MY202351A (en) * 2018-04-04 2024-04-24 Intel Corp Composite stacked interconnects for high-speed applications and methods of assembling same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080098595A1 (en) * 2006-11-01 2008-05-01 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate with enhanced circuitry and electrical assembly utilizing said substrate
US8143108B2 (en) * 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US8890302B2 (en) * 2012-06-29 2014-11-18 Intel Corporation Hybrid package transmission line circuits

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849284A (en) 1987-02-17 1989-07-18 Rogers Corporation Electrical substrate material
EP1099246A1 (de) 1998-07-15 2001-05-16 Siemens Aktiengesellschaft Verfahren zur herstellung eines keramischen körpers mit einem integrierten passiven elektronischen bauelement, derartiger körper und verwendung des körpers
DE10161101A1 (de) 2001-12-12 2003-03-13 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US7429789B2 (en) 2004-03-31 2008-09-30 Endicott Interconnect Technologies, Inc. Fluoropolymer dielectric composition for use in circuitized substrates and circuitized substrate including same
US7888782B2 (en) * 2007-10-26 2011-02-15 Infineon Technologies Ag Apparatus and method configured to lower thermal stresses
US8034661B2 (en) * 2009-11-25 2011-10-11 Stats Chippac, Ltd. Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP
US8633600B2 (en) * 2010-09-21 2014-01-21 Infineon Technologies Ag Device and method for manufacturing a device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143108B2 (en) * 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US20080098595A1 (en) * 2006-11-01 2008-05-01 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate with enhanced circuitry and electrical assembly utilizing said substrate
US8890302B2 (en) * 2012-06-29 2014-11-18 Intel Corporation Hybrid package transmission line circuits

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309276A (zh) * 2017-07-28 2019-02-05 奥特斯奥地利科技与系统技术有限公司 部件承载件的腔体中位于高频电介质上的天线结构
CN109309276B (zh) * 2017-07-28 2023-02-17 奥特斯奥地利科技与系统技术有限公司 部件承载件的腔体中位于高频电介质上的天线结构
CN109560061A (zh) * 2017-09-26 2019-04-02 台湾积体电路制造股份有限公司 集成扇出型封装体
CN109560061B (zh) * 2017-09-26 2022-11-29 台湾积体电路制造股份有限公司 集成扇出型封装体及其制造方法
CN115088067A (zh) * 2020-02-12 2022-09-20 高通股份有限公司 包括含有应力缓冲层的衬底的封装件
CN115088067B (zh) * 2020-02-12 2023-10-20 高通股份有限公司 包括含有应力缓冲层的衬底的封装件
CN113764385A (zh) * 2020-06-02 2021-12-07 亚德诺半导体国际无限责任公司 电子部件

Also Published As

Publication number Publication date
US10607911B2 (en) 2020-03-31
DE102015100771A1 (de) 2016-07-21
CN105810657B (zh) 2019-03-15
DE102015100771B4 (de) 2022-05-05
US20160211189A1 (en) 2016-07-21

Similar Documents

Publication Publication Date Title
CN105810657A (zh) 具有高频电介质和热机械缓冲的芯片载体层压体
US11776945B2 (en) Package-on-package structure including a thermal isolation material
US10217695B2 (en) Connector block with two sorts of through connections, and electronic device comprising a connector block
JP4510020B2 (ja) 電子モジュールの製造方法
US8482116B2 (en) Semiconductor device having stacked components
CN109757025B (zh) 部件承载件及其制造方法
US9807874B2 (en) Wiring substrate, component embedded substrate, and package structure
WO2016080333A1 (ja) モジュール
US20130082372A1 (en) Package on Packaging Structure and Methods of Making Same
CN103201833A (zh) 密封管芯、包含该密封管芯的微电子封装以及制造所述微电子封装的方法
KR101111425B1 (ko) 팬아웃 타입의 반도체 패키지
US20170311447A1 (en) Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
TWI765343B (zh) 半導體封裝及其製造方法
CN103227164A (zh) 半导体封装构造及其制造方法
CN104217966A (zh) 包括两个基板的功率模块及其制造方法
US9748213B2 (en) Circuit device and method for the production thereof
US20160211207A1 (en) Semiconductor assembly having wiring board with electrical isolator and moisture inhibiting cap incorporated therein and method of making wiring board
CN109314064B (zh) 部件承载件的批量制造
CN106257654B (zh) 半导体封装件及其制造方法
KR20170048869A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
WO2018125164A1 (en) Semiconductor package having package substrate containing non-homogeneous dielectric layer
KR100988403B1 (ko) 반도체 패키지 및 웨이퍼 레벨 반도체 패키지 제조 방법
KR101771801B1 (ko) 인쇄회로기판 및 그 제조방법
US8962390B2 (en) Method for manufacturing a chip packaging structure
KR20170031050A (ko) 단일-층 지지 구조를 갖는 집적 회로 패키징 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant