CN105810587A - N型薄膜晶体管的制备方法 - Google Patents

N型薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN105810587A
CN105810587A CN201410849259.3A CN201410849259A CN105810587A CN 105810587 A CN105810587 A CN 105810587A CN 201410849259 A CN201410849259 A CN 201410849259A CN 105810587 A CN105810587 A CN 105810587A
Authority
CN
China
Prior art keywords
layer
dielectric base
semiconductor carbon
preparation
carbon nanometer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410849259.3A
Other languages
English (en)
Other versions
CN105810587B (zh
Inventor
李关红
李群庆
金元浩
范守善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Original Assignee
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Tsinghua University
Priority to CN201410849259.3A priority Critical patent/CN105810587B/zh
Priority to TW104109108A priority patent/TWI560888B/zh
Priority to US14/981,864 priority patent/US9843006B2/en
Publication of CN105810587A publication Critical patent/CN105810587A/zh
Application granted granted Critical
Publication of CN105810587B publication Critical patent/CN105810587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种N型薄膜晶体管的制备方法，其包括：提供一绝缘基底；在所述绝缘基底的表面蒸镀一氧化镁层；对所述氧化镁层进行酸化处理，形成一第一介质层；在所述形成有第一介质层的绝缘基底的表面形成一半导体碳纳米管层，并覆盖所述第一介质层；形成间隔设置的一源极和一漏极分别与所述半导体碳纳米管层电连接；在所述半导体碳纳米管层远离所述绝缘基底的表面形成一第二介质层；以及在所述第二介质层远离所述氧化镁层的表面形成一栅极与所述半导体碳纳米管层绝缘设置。

Description

N型薄膜晶体管的制备方法
技术领域
本发明涉及一种薄膜晶体管的制备方法，尤其涉及一种基于氧化镁双介质层的N型薄膜晶体管的制备方法。
背景技术
碳纳米管由于其优异的电学、光学和力学性质成为了新一代半导体材料的有力竞争者，目前已经广泛用于薄膜晶体管的制备和研究。科学研究表明，碳纳米管本身表现为本征半导体，但在通常情况下如空气中碳纳米管表现为P型半导体特征，所以容易制备P型薄膜晶体管。但仅有P型薄膜晶体管会极大降低集成电路的相关性能，增加损耗。
现有技术中，基于碳纳米管的N型薄膜晶体管的制备方法主要有化学掺杂、选择低功函数金属做电极材料等。然而这些方法也存在一些问题，如使用化学掺杂的方法无法保持器件性能长期稳定，而且存在掺杂扩散污染的潜在缺点；选择低功函数金属做电极材料，对于N型单极性特征表现不明显。
发明内容
有鉴于此，确有必要提供一种制备方法简单、性能稳定的N型薄膜晶体管。
一种N型薄膜晶体管的制备方法，其包括：提供一绝缘基底；在所述绝缘基底的表面蒸镀一氧化镁层；对所述氧化镁层进行酸化处理，形成一第一介质层；在所述形成有第一介质层的绝缘基底的表面形成一半导体碳纳米管层，并覆盖所述第一介质层；形成间隔设置的一源极和一漏极分别与所述半导体碳纳米管层电连接；在所述半导体碳纳米管层远离所述绝缘基底的表面形成一第二介质层；以及在所述第二介质层远离所述氧化镁层的表面形成一栅极与所述半导体碳纳米管层绝缘设置。
一种N型薄膜晶体管的制备方法，其包括：提供一绝缘基底；对所述绝缘基底的表面进行预处理，使所述绝缘基底的表面带有极性基团；在所述预处理后的绝缘基底的表面蒸镀一氧化镁层；对所述氧化镁层进行酸化处理，形成一第一介质层；在所述形成有第一介质层的绝缘基底的表面形成一半导体碳纳米管层，并覆盖所述第一介质层；形成间隔设置的一源极和一漏极分别与所述半导体碳纳米管层电连接；在所述半导体碳纳米管层远离所述绝缘基底的表面形成一第二介质层；以及在所述第二介质层远离所述氧化镁层的表面形成一栅极与所述半导体碳纳米管层绝缘设置。
与现有技术相比较，本发明提供的N型薄膜晶体管的制备方法具有以下优点：在所述半导体碳纳米管层相对的两个表面分别形成第一介质层及第二介质层，使得半导体碳纳米管层呈现N型半导体性，从而能够得到N型的薄膜晶体管，制备方法简单，无污染，并且性能稳定，能够延长N型薄膜晶体管的使用寿命。
附图说明
图1为本发明第一实施例提供的N型薄膜晶体管的制备方法的流程图。
图2为本发明第一实施例中半导体碳纳米管层的扫描电镜照片。
图3为只沉积氧化镁层的薄膜晶体管的I-V图。
图4为只沉积介质层的薄膜晶体管的I-V图。
图5为本发明第一实施例的N型薄膜晶体管的I-V图。
图6为本发明第二实施例提供的N型薄膜晶体管的制备方法流程图。
主要元件符号说明
N型薄膜晶体管 10，20，30
绝缘基底 100
氧化镁层 110
第一介质层 112
半导体碳纳米管层 120
第二介质层 130
源极 104
漏极 105
栅极 140
栅极绝缘层 150
沟道 125
如下具体实施例将结合上述附图进一步说明本发明。
具体实施方式
下面将结合具体实施例，对本发明提供的N型薄膜晶体管，N型薄膜晶体管的制备方法作进一步详细说明。
请参阅图1，本发明第一实施例提供一种N型薄膜晶体管的制备方法，包括如下步骤：
步骤S10，提供一绝缘基底100；
步骤S20，在所述绝缘基底100的表面蒸镀一氧化镁层110；
步骤S30，对所述氧化镁层110进行酸化处理，形成一第一介质层112；
步骤S40，在所述形成有第一介质层112的绝缘基底100的表面形成一半导体碳纳米管层120，并覆盖所述第一介质层112；
步骤S50，形成间隔设置的一源极104和一漏极105分别与所述半导体碳纳米管层120电连接；
步骤S60，在所述半导体碳纳米管层120远离所述绝缘基底100的表面形成一第二介质层130；以及
步骤S70，在所述第二介质层130远离所述氧化镁层110的表面形成一栅极140与所述半导体碳纳米管层120绝缘设置。
在步骤S10中，所述绝缘基底100可以根据后续酸化处理中酸的不同种类进行选择，以避免被腐蚀。所述绝缘基底100可为玻璃、石英、陶瓷、金刚石等硬性材料，也可选择塑料、树脂等柔性材料。进一步，所述绝缘基底100为一柔性材料，如聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚酰亚胺等柔性材料。本实施例中，所述绝缘基底100的材料为柔性材料，优选为聚对苯二甲酸乙二醇酯。所述绝缘基底100为设置于绝缘基底100上的元件提供支撑作用。
在步骤S20中，所述氧化镁层110可通过磁控溅射法、蒸镀法、电子束沉积法等形成于所述绝缘基底100的整个表面。具体地，在沉积过程中，所述氧化镁层110连续附着于绝缘基底100的表面，以确保后续所述半导体碳纳米管层120中的碳纳米管与空气完全隔离。所述氧化镁层102的厚度大于1纳米。优选地，该氧化镁层102的厚度大于10纳米。可以理解，所述氧化镁层102的厚度小于1纳米时，后续处理后形成的结构就会不够稳定，从而使得降低半导体层碳纳米管层101空穴数量的作用就不够明显。本实施例中，所述氧化镁层110为通过电子束蒸镀法形成于所述绝缘基底100的表面，所述氧化镁层110的厚度为10纳米。
在步骤S30中，所述氧化镁层110可利用盐酸、硫酸、硝酸等酸中的至少一种对所述氧化镁层110进行酸化处理。在所述酸化处理的过程中，至少部分的氧化镁层110被所述酸腐蚀，从而使得处理后的氧化镁层110逐渐呈现不连续的状态，形成所述第一介质层112。具体的，所述第一介质层112可包括多个颗粒分散于所述绝缘基底100的表面，并且固定于所述绝缘基底的表面。
在步骤S40中，所述半导体碳纳米管层120设置于所述绝缘基底100的表面，并且覆盖所述第一介质层112。进一步，所述半导体碳纳米管层120设置于所述第一介质层112的覆盖范围之内，且与所述第一介质层112直接接触设置。具体地，所述第一介质层112可直接附着于所述半导体碳纳米管层101靠近绝缘基底110的表面，所述第一介质层112附着于所述半导体碳纳米管层101表面的面积大于等于80%。所述半导体碳纳米管层120包括多个碳纳米管。所述半导体碳纳米管层120整体表现出良好的半导体性。该半导体碳纳米管层120可仅由半导体性碳纳米管组成，也可由半导体性碳纳米管与少量金属性碳纳米管共同组成，但整体上所述半导体碳纳米管层120仍然表现为半导体性质。
所述半导体碳纳米管层120包括多个碳纳米管，该多个碳纳米管相互连接形成一连续的导电网络结构。所述半导体碳纳米管层120可为一纯碳纳米管结构，所述纯碳纳米管结构由多个碳纳米管组成，多个碳纳米管的排列方向可以是无序的、无规则的，比如多个碳纳米管交叉、缠绕排列的网状结构。所述半导体碳纳米管层120中多个碳纳米管的排列方向也可以是有序的、有规则的，比如多个碳纳米管沿同一方向排列或分别沿两个方向有序排列。所述半导体碳纳米管层120也可以由碳纳米管膜、碳纳米管线状结构或碳纳米管线状结构与碳纳米管膜的组合构成。所述碳纳米管线状结构可由单根或者多根平行排列的碳纳米管线组成。所述半导体碳纳米管层120可以是一自支撑结构，所谓自支撑是指碳纳米管层不需要大面积的载体支撑，而只要相对两边提供支撑力即能整体上悬空而保持自身层状状态。所述半导体碳纳米管层120也可形成在一绝缘支撑体的表面。所述半导体碳纳米管层120可由单层或多层碳纳米管组成。
所述半导体碳纳米管层120整体上表现为半导体性质。所述半导体碳纳米管层120中半导体性碳纳米管所占比例为大于66.7%，优选地，半导体性碳纳米管所占比例为90%-100%，优选地，所述半导体碳纳米管层120由纯半导体性的碳纳米管组成。所述半导体碳纳米管层120可由多根交错排列的单壁碳纳米管组成。该半导体碳纳米管层120中的单壁碳纳米管的直径小于2纳米，单壁碳纳米管的长度为2微米-4微米，该半导体碳纳米管层120的厚度为0.5纳米-2纳米。优选地，该单壁碳纳米管的直径为0.9纳米-1.4纳米。
请参阅图2，本实施例中，所述半导体碳纳米管层120是由单层单壁碳纳米管组成，该半导体碳纳米管层120中半导体性碳纳米管所占比例为98%。所述半导体碳纳米管层120中多个单壁碳纳米管交叉、缠绕形成网络结构，该半导体碳纳米管层120中单壁碳纳米管的直径为1.2纳米，即该半导体碳纳米管层120厚度为1.2纳米。
具体的，所述半导体碳纳米管层120可通过以下步骤设置在所述第一介质层112的表面：
步骤S41，提供半导体性碳纳米管颗粒；
步骤S42，将所述半导体性碳纳米管颗粒与溶剂混合，得到一碳纳米管悬浮液；
步骤S43，将所述碳纳米管悬浮液中的碳纳米管沉积于所述绝缘基底100的表面，形成一半导体碳纳米管层120。
在步骤S41中，所述半导体性碳纳米管颗粒可为通过电弧放电法制备得到的混合型单壁碳纳米管，也可为进一步通过化学分离方法得到纯半导体性碳纳米管或含少量金属性的碳纳米管，只要所述碳纳米管颗粒中半导体性碳纳米管所占比例大于66.7%，以使所述碳纳米管颗粒整体表现出半导体性即可。本实施例中，所述半导体性碳纳米管颗粒为通过电弧放电法得到的混合型单壁碳纳米管，再经过化学分离，得到含半导体性碳纳米管比例为98%的碳纳米管颗粒。
在步骤S42中，所述形成碳纳米管悬浮液的方法可为搅拌法或超声分散法等，只要使得所述半导体性碳纳米管颗粒均匀分散于该碳纳米管悬浮液中即可。具体地，将一定质量的半导体性碳纳米管颗粒放置于一定体积的溶剂中，然后超声一段时间，以使所述半导体性碳纳米管颗粒均匀分散。所述超声的时间可为30分钟～3小时。所述超声的功率可为300瓦～600瓦。所述溶剂不限，只要所述半导体性碳纳米管颗粒不与溶剂反应，而是形成悬浮液即可。所述溶剂优选为水，乙醇，N-甲基吡咯烷酮(NMP)，丙酮，氯仿，四氢呋喃等，由于其含有羟基或羧基等极性基团，从而其表现出极强的极性，具有较大的介电常数。该半导体性碳纳米管颗粒与溶剂的混合比例不限，只要可使该碳纳米管悬浮液沉积的半导体碳纳米管层120为一导电网络即可。本实施例中，通过超声将半导体性碳纳米管颗粒分散于NMP中，所述半导体碳纳米管颗粒与所述NMP的混合比例为1mg：30mL。
在步骤S43中，所述沉积碳纳米管的步骤具体为：将所述绝缘基底100预先放入一容器的底部，然后将碳纳米管悬浮液置于该容器内。经过一段时间的静置，所述碳纳米管在重力以及绝缘基底100吸附的作用下，会缓慢的沉积于所述绝缘基底100的表面，而形成半导体碳纳米管层120。另外，在沉积的过程中，所述碳纳米管会覆盖在所述第一介质层112上，并且与所述第一介质层112直接接触。
进一步，所述半导体碳纳米管层120为一自支撑结构时，即所述半导体碳纳米管层120可由多根碳纳米管线或碳纳米管膜组成，则该半导体碳纳米管层120可通过将自支撑的碳纳米管线或碳纳米管膜直接铺设在绝缘基底100表面形成。所述碳纳米管线可由碳纳米管拉膜通过有机溶剂处理得到。具体地，将有机溶剂浸润所述碳纳米管拉膜的整个表面，在挥发性有机溶剂挥发时产生的表面张力的作用下，碳纳米管拉膜中的相互平行的多个碳纳米管通过范德华力紧密结合，从而使碳纳米管拉膜收缩为一碳纳米管线。其中，所述有机溶剂为挥发性有机溶剂，如乙醇、甲醇、丙醇、二氯乙烷或氯仿，本实施例中采用乙醇。
在步骤S50中，所述源极104、漏极105可通过磁控溅射法、蒸镀法、电子束沉积法等形成于所述半导体碳纳米管层120的表面，也可以通过丝网印刷、刀片刮涂等方法直接涂覆导电浆料于半导体碳纳米管层120表面的方式形成。本实施例中，所述源极104、漏极105为通过蒸镀法在所述半导体碳纳米管层120的表面复合沉积得到。
所述源极104、漏极105均由导电材料组成，该导电材料可选择为金属、ITO、ATO、导电银胶、导电聚合物以及导电碳纳米管等。该金属材料可以为铝、铜、钨、钼、金、钛、钯或任意组合的合金。优选地，所述源极104和漏极105均为一层导电薄膜，该导电薄膜的厚度为2纳米-50纳米。本实施例中，所述源极104、漏极105为金属Au和Ti得到的金属复合结构，具体地，所述金属复合结构是由金属Au在金属Ti的表面复合而成，所述金属Ti的厚度为2纳米，金属Au的厚度为50纳米。本实施例中，所述源极104、漏极105间隔设置于所述绝缘基底100的表面，且分别与所述半导体碳纳米管层120相对的两边缘电连接，从而在所述源极104及漏极105之间形成沟道125。
在步骤S60中，所述第二介质层130设置于所述半导体碳纳米管层120远离绝缘基底100的表面。优选地，所述第二介质层130设置于所述半导体碳纳米管层120的整个表面。所述第二介质层130为一功能性介质层，所述“功能性介质层”是指所述第二介质层130可在所述第一介质层112的作用之下，可对该半导体碳纳米管层120进行电子掺杂，并具有良好的绝缘效果和隔绝空气中的氧气和水分子的作用，使得所述半导体碳纳米管层120呈现N型半导体的特性，如氧化铝、氧化铪、氧化钇等。进一步，符合上述条件的材料均适用于第二介质层130。具体地，所述第二介质层130设置于所述半导体碳纳米管层120远离绝缘基底100的表面，可以起到绝缘的作用，使栅极140与所述碳纳米管层120绝缘；另外，由于所述第二介质层130的结构致密，该第二介质层130可使得所述半导体碳纳米管层120与空气中的氧气与水分子隔绝；进一步，所述第二介质层130的结构中存在正电荷缺陷，可对所述半导体碳纳米管层120进行电子掺杂，从而使得半导体碳纳米管层120具有N型特性。所述第二介质层130的厚度为20-40纳米。优选地，该第二介质层130的厚度为25-30纳米。本实施例中，所述第二介质层130的材料为氧化铝，所述第二介质层130的厚度为30纳米。
所述第二介质层130可通过原子层沉积工艺在120℃下形成于所述半导体碳纳米管层120的表面，使得所述第二介质层130结构致密，并且在第二介质层130结构中形成正电荷缺陷，从而使得该第二介质层130不仅可起到良好的绝缘作用，还能起到电子掺杂的效果。其中，该制备方法所采用的生长源为三甲基铝和水，载气为氮气。
在步骤S70中，所述栅极140设置于所述第二介质层130远离所述半导体碳纳米管层120的表面，该栅极140通过所述第二介质层130与所述沟道125绝缘设置，并且该栅极140的长度可略小于该沟道125的长度。所述栅极140均由导电材料组成，该导电材料可选择为金属、ITO、ATO、导电银胶、导电聚合物以及导电碳纳米管等。该金属材料可以为铝、铜、钨、钼、金、钛、钯或任意组合的合金。本实施例中，所述栅极140为金属Au和Ti得到的金属复合结构，具体地，所述金属复合结构是由金属Au在金属Ti的表面复合而成。
所述栅极140可通过磁控溅射法、蒸镀法、电子束沉积法或原子层沉积法等形成在所述第二介质层130的表面，也可以通过丝网印刷、刀片刮涂等方法直接涂覆导电浆料于所述第二介质层130的表面的方式形成。本实施例中，通过蒸镀法在所述第二介质层130表面沉积Au和Ti的组合结构作为所述栅极140。
所述N型薄膜晶体管10在使用时，将源极104接地，在栅极140上施加一栅极电压Vg，并在漏极105上施加一漏极电压Vd。当栅极140施加一定的正电压或负电压，在沟道125中产生电场，并在沟道125表面处产生载流子。随着栅极电压的增加，沟道125转变为载流子积累层，当栅极电压达到源极104和漏极105之间的开启电压时，源极104与漏极105之间的沟道125导通，从而会在源极104和漏极105之间产生电流，从而使得薄膜晶体管处于开启状态。
请参阅图3，图3为半导体碳纳米管表面只沉积氧化镁层110的薄膜晶体管的测试图。从图中可以看出，半导体碳纳米管层120表面沉积氧化镁层110的薄膜晶体管，与未沉积氧化镁层110的薄膜晶体管对比，P型特性明显降低，而N型特性有相应提升。
请参阅图4，图4为半导体碳纳米管表面只沉积第二介质层130的薄膜晶体管的测试图。从图中可以看出，半导体碳纳米管层120表面只沉积第二介质层130的薄膜晶体管的N型特性显著增加，而P型特性没有明显改变，具体地，所述薄膜晶体管表现为双极性特征。
请参阅图5，从图中可以看出，沉积双功能性介质层的半导体碳纳米管层120的薄膜晶体管只表现为N型特征。
本发明提供的N型薄膜晶体管的制备方法，通过在所述半导体碳纳米管层120相对的两个表面分别形成一第一介质层112及一第二介质层130，使得半导体碳纳米管层120呈现N型半导体性，从而能够得到N型的薄膜晶体管，制备方法简单，无污染，并且性能稳定，能够延长N型薄膜晶体管的使用寿命。进一步，所述N型薄膜晶体管的制备方法能够与目前的半导体加工工艺完全兼容，可与光刻等半导体加工过程穿插进行。另外，该制备方法可将P型碳纳米管器件有效改变为N型碳纳米管器件，从而可容易实现P型与N型器件共同组成CMOS高效电路的制备，从而可极大提高集成电路的相关性能，并且减少损耗。
请一并参阅图6，本发明第一实施例提供一种N型薄膜晶体管的制备方法，包括如下步骤：
步骤S10，提供一绝缘基底100；
步骤S10’，对所述绝缘基底100的一表面进行预处理，使所述绝缘基底100的表面带有极性基团；
步骤S20，在预处理后的所述绝缘基底100的表面蒸镀一氧化镁层110；
步骤S30，酸化处理所述氧化镁层110，形成一第一介质层112；
步骤S40，在所述形成有第一介质层112的绝缘基底100的表面形成一半导体碳纳米管层120，并覆盖所述第一介质层112；
步骤S50，形成间隔设置的一源极104和一漏极105与所述半导体碳纳米管层120电连接；
步骤S60，在所述半导体碳纳米管层120远离所述绝缘基底100的表面形成一第二介质层130；以及
步骤S70，在所述第二介质层130远离所述氧化镁层110的表面形成一栅极140与所述半导体碳纳米管层120绝缘设置。
本发明第二实施例提供的制备方法与第一实施例基本相同，其不同在于，在蒸镀氧化镁层110之前，进一步包括一对所述绝缘基底100的表面进行预处理的步骤。
在步骤S10’中，为了使所述碳纳米管更好地贴附于所述绝缘基底100的表面，可预先对所述绝缘基底100的表面进行预处理，使绝缘基底100的表面带有极性基团。
具体的，所述绝缘基底100的预处理可包括以下步骤：
步骤S11’，利用离子刻蚀法对所述绝缘基底100进行亲水处理；
步骤S12’，将亲水处理后的绝缘基底100用一有机溶剂进行功能化处理，使得所述绝缘基底100的表面带有极性基团。
在步骤S11’中，所述绝缘基底100经过离子刻蚀法处理之后，可以更好的吸附有机溶剂中有机物质，从而将其牢固的吸附于所述绝缘基底100的表面。
在步骤S12’中，所述有机溶剂可为氨丙基三乙氧基硅烷(APTES)溶液、多聚赖氨酸（poly-L-lysine）等，也可为其他带有极性基团的溶液，可以根据需要进行选择，以使所述绝缘基底100表面带有极性基团即可。本实施例中，所述有机溶剂为氨丙基三乙氧基硅烷溶液。亲水处理后的绝缘基底100可与APTES更好的结合。进一步，APTES中的氨基可以与氧化镁层110很好的结合，从而使得氧化镁层110可以快速且牢固的粘附于绝缘基底100的表面，并且经过酸化处理后形成的第一介质层112中的颗粒也可以被牢固的固定于所述绝缘基底100的表面，使得所述N型薄膜晶体管更稳定。
另外，本领域技术人员还可在本发明精神内作其它变化，当然这些依据本发明精神所作的变化，都应包含在本发明所要求保护的范围内。

Claims (14)

1.一种N型薄膜晶体管的制备方法，其包括：
提供一绝缘基底；
在所述绝缘基底的表面蒸镀一氧化镁层；
对所述氧化镁层进行酸化处理，形成一第一介质层；
在所述形成有第一介质层的绝缘基底的表面形成一半导体碳纳米管层，并覆盖所述第一介质层；
形成间隔设置的一源极和一漏极分别与所述半导体碳纳米管层电连接；
在所述半导体碳纳米管层远离所述绝缘基底的表面形成一第二介质层；以及
在所述第二介质层远离所述氧化镁层的表面形成一栅极与所述半导体碳纳米管层绝缘设置。
2.如权利要求1所述的N型薄膜晶体管的制备方法，其特征在于，所述氧化镁层通过磁控溅射法、蒸镀法或电子束沉积法形成于所述绝缘基底的表面。
3.如权利要求2所述的N型薄膜晶体管的制备方法，其特征在于，所述氧化镁层连续的附着于所述绝缘基底的整个表面，所述氧化镁层的厚度大于10纳米。
4.如权利要求1所述的N型薄膜晶体管的制备方法，其特征在于，所述氧化镁层利用盐酸、硫酸或硝酸中的至少一种进行处理。
5.如权利要求1所述的N型薄膜晶体管的制备方法，其特征在于，所述半导体碳纳米管层设置于所述第一介质层的覆盖范围之内，且与所述第一介质层直接接触设置。
6.如权利要求1所述的N型薄膜晶体管的制备方法，其特征在于，所述半导体碳纳米管层通过以下方式形成于所述绝缘基底的表面：
提供半导体性碳纳米管颗粒；
将所述半导体性碳纳米管颗粒与溶剂混合，得到一碳纳米管悬浮液；
将所述碳纳米管悬浮液中的碳纳米管沉积于所述设置有第一介质层的绝缘基底的表面，形成一半导体碳纳米管层。
7.如权利要求6所述的N型薄膜晶体管的制备方法，其特征在于，所述半导体碳纳米管层中的多个半导体性碳纳米管颗粒形成一导电网络结构。
8.如权利要求6所述的N型薄膜晶体管的制备方法，其特征在于，所述碳纳米管通过以下方式沉积于所述绝缘基底的表面：将所述绝缘基底预先放入一容器的底部；将碳纳米管悬浮液置于该容器内；经过一段时间的静置，所述碳纳米管沉积于所述绝缘基底的表面，形成半导体碳纳米管层。
9.如权利要求6所述的N型薄膜晶体管的制备方法，其特征在于，所述半导体碳纳米管层的厚度为0.5纳米-2纳米。
10.如权利要求1所述的N型薄膜晶体管的制备方法，其特征在于，所述半导体碳纳米管层为一自支撑结构，所述半导体碳纳米管层通过将一自支撑的碳纳米管膜或碳纳米管线直接铺设于所述绝缘基底的表面形成。
11.如权利要求1所述的N型薄膜晶体管的制备方法，其特征在于，所述第二介质层的厚度为20-40纳米，所述第二介质层的材料为氧化铝、氧化铪、氧化钇中的一种或几种，所述第二介质层通过原子层沉积工艺形成于所述半导体碳纳米管层表面。
12.一种N型薄膜晶体管的制备方法，其包括：
提供一绝缘基底；
对所述绝缘基底的表面进行预处理，使所述绝缘基底的表面带有极性基团；
在所述预处理后的绝缘基底的表面蒸镀一氧化镁层；
对所述氧化镁层进行酸化处理，形成一第一介质层；
在所述形成有第一介质层的绝缘基底的表面形成一半导体碳纳米管层，并覆盖所述第一介质层；
形成间隔设置的一源极和一漏极分别与所述半导体碳纳米管层电连接；
在所述半导体碳纳米管层远离所述绝缘基底的表面形成一第二介质层；以及
在所述第二介质层远离所述氧化镁层的表面形成一栅极与所述半导体碳纳米管层绝缘设置。
13.如权利要求12所述的N型薄膜晶体管的制备方法，其特征在于，通过以下方式对所述绝缘基底的表面进行预处理：
利用离子刻蚀法对所述绝缘基底进行亲水处理；
将亲水处理后的绝缘基底用一有机溶剂进行功能化处理，使得所述绝缘基底的表面带有极性基团。
14.如权利要求13所述的N型薄膜晶体管的制备方法，其特征在于，所述有机溶剂为氨丙基三乙氧基硅烷溶液、多聚赖氨酸中的一种或多种。
CN201410849259.3A 2014-12-31 2014-12-31 N型薄膜晶体管的制备方法 Active CN105810587B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410849259.3A CN105810587B (zh) 2014-12-31 2014-12-31 N型薄膜晶体管的制备方法
TW104109108A TWI560888B (en) 2014-12-31 2015-03-20 Method of making n-type thin film transistor
US14/981,864 US9843006B2 (en) 2014-12-31 2015-12-28 Method of making N-type thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410849259.3A CN105810587B (zh) 2014-12-31 2014-12-31 N型薄膜晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN105810587A true CN105810587A (zh) 2016-07-27
CN105810587B CN105810587B (zh) 2019-07-12

Family

ID=56165277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410849259.3A Active CN105810587B (zh) 2014-12-31 2014-12-31 N型薄膜晶体管的制备方法

Country Status (3)

Country Link
US (1) US9843006B2 (zh)
CN (1) CN105810587B (zh)
TW (1) TWI560888B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336090A (zh) * 2017-01-20 2018-07-27 清华大学 肖特基二极管及肖特基二极管阵列
CN110137356A (zh) * 2019-06-05 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、电子装置
CN112578012A (zh) * 2020-12-08 2021-03-30 湘潭大学 碳基场效应晶体管传感器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108023016B (zh) * 2016-10-31 2020-07-10 清华大学 薄膜晶体管的制备方法
CN111785682B (zh) * 2020-07-08 2022-11-11 山西大学 一种3d打印全碳三维多层集成电路的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04333559A (ja) * 1991-05-10 1992-11-20 Matsushita Electric Ind Co Ltd 誘電体薄膜の製造方法
US20060097275A1 (en) * 2004-11-10 2006-05-11 Toppoly Optoelectronics Corp. Full-color active matrix organic electroluminescent device, fabrication method thereof and electronic devices employing the same
US20090008629A1 (en) * 2005-02-10 2009-01-08 Japan Science And Technology Agency N-type transistor, production methods for n-type transistor and n-type transistor-use channel, and production method of nanotube structure exhibiting n-type semiconductor-like characteristics
CN102047430A (zh) * 2008-05-29 2011-05-04 三美电机株式会社 场效应晶体管和其制造方法
CN102742013A (zh) * 2008-08-04 2012-10-17 松下电器产业株式会社 柔性半导体装置的制造方法
CN103839834A (zh) * 2008-07-31 2014-06-04 株式会社半导体能源研究所 半导体装置及其制造方法
CN104129805A (zh) * 2014-07-27 2014-11-05 许盛英 酸化后的氧化镁

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5630932A (en) * 1995-09-06 1997-05-20 Molecular Imaging Corporation Tip etching system and method for etching platinum-containing wire
US7253434B2 (en) 2002-10-29 2007-08-07 President And Fellows Of Harvard College Suspended carbon nanotube field effect transistor
US8052932B2 (en) * 2006-12-22 2011-11-08 Research Triangle Institute Polymer nanofiber-based electronic nose
US20090200912A1 (en) 2005-10-20 2009-08-13 The Trustees Of Boston College Methods for Growing Carbon Nanotubes on Single Crystal Substrates
WO2007105575A1 (en) * 2006-03-10 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
US8216636B2 (en) 2006-07-28 2012-07-10 Nanyang Technological University Method of aligning nanotubes
JP5255870B2 (ja) * 2007-03-26 2013-08-07 株式会社半導体エネルギー研究所 記憶素子の作製方法
KR101365411B1 (ko) 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
WO2012017533A1 (ja) * 2010-08-05 2012-02-09 富士通株式会社 半導体装置の製造方法及びグラフェンの成長方法
TWI479547B (zh) 2011-05-04 2015-04-01 Univ Nat Cheng Kung 薄膜電晶體之製備方法及頂閘極式薄膜電晶體
US8435832B2 (en) * 2011-05-26 2013-05-07 Cbrite Inc. Double self-aligned metal oxide TFT
JP4982619B1 (ja) 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
US8569121B2 (en) * 2011-11-01 2013-10-29 International Business Machines Corporation Graphene and nanotube/nanowire transistor with a self-aligned gate structure on transparent substrates and method of making same
JP5875068B2 (ja) * 2012-03-08 2016-03-02 国立大学法人 奈良先端科学技術大学院大学 棒状分子の分子長分布の狭小化方法
US9287516B2 (en) * 2014-04-07 2016-03-15 International Business Machines Corporation Forming pn junction contacts by different dielectrics

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04333559A (ja) * 1991-05-10 1992-11-20 Matsushita Electric Ind Co Ltd 誘電体薄膜の製造方法
US20060097275A1 (en) * 2004-11-10 2006-05-11 Toppoly Optoelectronics Corp. Full-color active matrix organic electroluminescent device, fabrication method thereof and electronic devices employing the same
US20090008629A1 (en) * 2005-02-10 2009-01-08 Japan Science And Technology Agency N-type transistor, production methods for n-type transistor and n-type transistor-use channel, and production method of nanotube structure exhibiting n-type semiconductor-like characteristics
CN102047430A (zh) * 2008-05-29 2011-05-04 三美电机株式会社 场效应晶体管和其制造方法
CN103839834A (zh) * 2008-07-31 2014-06-04 株式会社半导体能源研究所 半导体装置及其制造方法
CN102742013A (zh) * 2008-08-04 2012-10-17 松下电器产业株式会社 柔性半导体装置的制造方法
CN104129805A (zh) * 2014-07-27 2014-11-05 许盛英 酸化后的氧化镁

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336090A (zh) * 2017-01-20 2018-07-27 清华大学 肖特基二极管及肖特基二极管阵列
CN108336090B (zh) * 2017-01-20 2020-09-08 清华大学 肖特基二极管及肖特基二极管阵列
CN110137356A (zh) * 2019-06-05 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、电子装置
US11844227B2 (en) 2019-06-05 2023-12-12 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, and electronic device
CN112578012A (zh) * 2020-12-08 2021-03-30 湘潭大学 碳基场效应晶体管传感器
CN112578012B (zh) * 2020-12-08 2023-06-27 湘潭大学 碳基场效应晶体管传感器

Also Published As

Publication number Publication date
US20160190491A1 (en) 2016-06-30
CN105810587B (zh) 2019-07-12
US9843006B2 (en) 2017-12-12
TWI560888B (en) 2016-12-01
TW201624725A (zh) 2016-07-01

Similar Documents

Publication Publication Date Title
CN105810748B (zh) N型薄膜晶体管
JP5616227B2 (ja) 堆積物および堆積物を含む電子デバイス
CN105810587A (zh) N型薄膜晶体管的制备方法
CN105810746A (zh) N型薄膜晶体管
US20190088722A1 (en) Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
JP2005089738A (ja) カーボンナノチューブ分散溶液およびカーボンナノチューブ分散体
CN105097428B (zh) 碳纳米管复合膜
Fan et al. Controllable synthesis of flake-like Al-doped ZnO nanostructures and its application in inverted organic solar cells
CN105810749B (zh) N型薄膜晶体管
CN105097429B (zh) 碳纳米管复合膜的制备方法
US20130130020A1 (en) Electrode paste composition, electrode for electronic device using the same, and method of manufacturing the same
CN105810586A (zh) N型薄膜晶体管的制备方法
Song et al. Performance-determining factors in flexible transparent conducting single-wall carbon nanotube film
CN105810747B (zh) N型薄膜晶体管
US20170323931A1 (en) Three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
Liu et al. Improving graphene conductivity through selective atomic layer deposition
Hart et al. Electronic, optical, and optoelectronic applications of carbon nanotubes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant