TW201624725A - N型薄膜電晶體的製備方法 - Google Patents

N型薄膜電晶體的製備方法 Download PDF

Info

Publication number
TW201624725A
TW201624725A TW104109108A TW104109108A TW201624725A TW 201624725 A TW201624725 A TW 201624725A TW 104109108 A TW104109108 A TW 104109108A TW 104109108 A TW104109108 A TW 104109108A TW 201624725 A TW201624725 A TW 201624725A
Authority
TW
Taiwan
Prior art keywords
carbon nanotube
layer
insulating substrate
dielectric layer
thin film
Prior art date
Application number
TW104109108A
Other languages
English (en)
Other versions
TWI560888B (en
Inventor
李關紅
李群慶
金元浩
范守善
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Publication of TW201624725A publication Critical patent/TW201624725A/zh
Application granted granted Critical
Publication of TWI560888B publication Critical patent/TWI560888B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明涉及一種N型薄膜電晶體的製備方法,其包括:提供一絕緣基底;在所述絕緣基底的表面蒸鍍一氧化鎂層;對所述氧化鎂層進行酸化處理,形成一第一介質層;在所述形成有第一介質層的絕緣基底的表面形成一半導體奈米碳管層,並覆蓋所述第一介質層;形成間隔設置的一源極和一汲極分別與所述半導體奈米碳管層電連接;在所述半導體奈米碳管層遠離所述絕緣基底的表面形成一第二介質層;以及在所述第二介質層遠離所述氧化鎂層的表面形成一閘極與所述半導體奈米碳管層絕緣設置。

Description

N型薄膜電晶體的製備方法
本發明涉及一種薄膜電晶體的製備方法,尤其涉及一種基於氧化鎂雙介質層的N型薄膜電晶體的製備方法。
奈米碳管由於其優異的電學、光學和力學性質成為了新一代半導體材料的有力競爭者,目前已經廣泛用於薄膜電晶體的製備和研究。科學研究表明,奈米碳管本身表現為本徵半導體,但在通常情況下如空氣中奈米碳管表現為P型半導體特徵,所以容易製備P型薄膜電晶體。但僅有P型薄膜電晶體會極大降低積體電路的相關性能,增加損耗。
先前技術中,基於奈米碳管的N型薄膜電晶體的製備方法主要有化學摻雜、選擇低功函數金屬做電極材料等。然而這些方法也存在一些問題,如使用化學摻雜的方法無法保持器件性能長期穩定,而且存在摻雜擴散污染的潛在缺點;選擇低功函數金屬做電極材料,對於N型單極性特徵表現不明顯。
有鑒於此,提供一種製備方法簡單、性能穩定的N型薄膜電晶體實為必要。
一種N型薄膜電晶體的製備方法,其包括:提供一絕緣基底;在所述絕緣基底的表面蒸鍍一氧化鎂層;對所述氧化鎂層進行酸化處理,形成一第一介質層;在所述形成有第一介質層的絕緣基底的表面形成一半導體奈米碳管層,並覆蓋所述第一介質層;形成間隔設置的一源極和一汲極分別與所述半導體奈米碳管層電連接;在所述半導體奈米碳管層遠離所述絕緣基底的表面形成一第二介質層;以及在所述第二介質層遠離所述氧化鎂層的表面形成一閘極與所述半導體奈米碳管層絕緣設置。
一種N型薄膜電晶體的製備方法,其包括:提供一絕緣基底;對所述絕緣基底的表面進行預處理,使所述絕緣基底的表面帶有極性基團;在所述預處理後的絕緣基底的表面蒸鍍一氧化鎂層;對所述氧化鎂層進行酸化處理,形成一第一介質層;在所述形成有第一介質層的絕緣基底的表面形成一半導體奈米碳管層,並覆蓋所述第一介質層;形成間隔設置的一源極和一汲極分別與所述半導體奈米碳管層電連接;在所述半導體奈米碳管層遠離所述絕緣基底的表面形成一第二介質層;以及在所述第二介質層遠離所述氧化鎂層的表面形成一閘極與所述半導體奈米碳管層絕緣設置。
與先前技術相比較,本發明提供的N型薄膜電晶體的製備方法具有以下優點:在所述半導體奈米碳管層相對的兩個表面分別形成第一介質層及第二介質層,使得半導體奈米碳管層呈現N型半導體性,從而能夠得到N型的薄膜電晶體,製備方法簡單,無污染,並且性能穩定,能夠延長N型薄膜電晶體的使用壽命。
圖1為本發明第一實施例提供的N型薄膜電晶體的製備方法的流程圖。
圖2為本發明第一實施例中半導體奈米碳管層的掃描電鏡照片。
圖3為只沈積氧化鎂層的薄膜電晶體的I-V圖。
圖4為只沈積介質層的薄膜電晶體的I-V圖。
圖5為本發明第一實施例的N型薄膜電晶體的I-V圖。
圖6為本發明第二實施例提供的N型薄膜電晶體的製備方法流程圖。
下面將結合具體實施例,對本發明提供的N型薄膜電晶體,N型薄膜電晶體的製備方法作進一步詳細說明。
請參閱圖1,本發明第一實施例提供一種N型薄膜電晶體的製備方法,包括如下步驟:
步驟S10,提供一絕緣基底100;
步驟S20,在所述絕緣基底100的表面蒸鍍一氧化鎂層110;
步驟S30,對所述氧化鎂層110進行酸化處理,形成一第一介質層112;
步驟S40,在所述形成有第一介質層112的絕緣基底100的表面形成一半導體奈米碳管層120,並覆蓋所述第一介質層112;
步驟S50,形成間隔設置的一源極104和一汲極105分別與所述半導體奈米碳管層120電連接;
步驟S60,在所述半導體奈米碳管層120遠離所述絕緣基底100的表面形成一第二介質層130;以及
步驟S70,在所述第二介質層130遠離所述氧化鎂層110的表面形成一閘極140與所述半導體奈米碳管層120絕緣設置。
在步驟S10中,所述絕緣基底100可以根據後續酸化處理中酸的不同種類進行選擇,以避免被腐蝕。所述絕緣基底100可為玻璃、石英、陶瓷、金剛石等硬性材料,也可選擇塑膠、樹脂等柔性材料。進一步,所述絕緣基底100為一柔性材料,如聚對苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚醯亞胺等柔性材料。本實施例中,所述絕緣基底100的材料為柔性材料,優選為聚對苯二甲酸乙二醇酯。所述絕緣基底100為設置於絕緣基底100上的元件提供支撐作用。
在步驟S20中,所述氧化鎂層110可通過磁控濺射法、蒸鍍法、電子束沈積法等形成於所述絕緣基底100的整個表面。具體地,在沈積過程中,所述氧化鎂層110連續附著於絕緣基底100的表面,以確保後續所述半導體奈米碳管層120中的奈米碳管與空氣完全隔離。所述氧化鎂層110的厚度大於1奈米。優選地,該氧化鎂層110的厚度大於10奈米。可以理解,所述氧化鎂層110的厚度小於1奈米時,後續處理後形成的結構就會不夠穩定,從而使得降低半導體層奈米碳管層120電洞數量的作用就不夠明顯。本實施例中,所述氧化鎂層110為通過電子束蒸鍍法形成於所述絕緣基底100的表面,所述氧化鎂層110的厚度為10奈米。
在步驟S30中,所述氧化鎂層110可利用鹽酸、硫酸、硝酸等酸中的至少一種對所述氧化鎂層110進行酸化處理。在所述酸化處理的過程中,至少部分的氧化鎂層110被所述酸腐蝕,從而使得處理後的氧化鎂層110逐漸呈現不連續的狀態,形成所述第一介質層112。具體的,所述第一介質層112可包括複數顆粒分散於所述絕緣基底100的表面,並且固定於所述絕緣基底的表面。
在步驟S40中,所述半導體奈米碳管層120設置於所述絕緣基底100的表面,並且覆蓋所述第一介質層112。進一步,所述半導體奈米碳管層120設置於所述第一介質層112的覆蓋範圍之內,且與所述第一介質層112直接接觸設置。具體地,所述第一介質層112可直接附著於所述半導體奈米碳管層120靠近絕緣基底100的表面,所述第一介質層112附著於所述半導體奈米碳管層120表面的面積大於等於80%。所述半導體奈米碳管層120包括複數奈米碳管。所述半導體奈米碳管層120整體表現出良好的半導體性。該半導體奈米碳管層120可僅由半導體性奈米碳管組成,也可由半導體性奈米碳管與少量金屬性奈米碳管共同組成,但整體上所述半導體奈米碳管層120仍然表現為半導體性質。
所述半導體奈米碳管層120包括複數奈米碳管,該複數奈米碳管相互連接形成一連續的導電網路結構。所述半導體奈米碳管層120可為一純奈米碳管結構,所述純奈米碳管結構由複數奈米碳管組成,複數奈米碳管的排列方向可以是無序的、無規則的,比如複數奈米碳管交叉、纏繞排列的網狀結構。所述半導體奈米碳管層120中複數奈米碳管的排列方向也可以是有序的、有規則的,比如複數奈米碳管沿同一方向排列或分別沿兩個方向有序排列。所述半導體奈米碳管層120也可以由奈米碳管膜、奈米碳管線狀結構或奈米碳管線狀結構與奈米碳管膜的組合構成。所述奈米碳管線狀結構可由單根或者複數平行排列的奈米碳管線組成。所述半導體奈米碳管層120可以是一自支撐結構,所謂自支撐是指奈米碳管層不需要大面積的載體支撐,而只要相對兩邊提供支撐力即能整體上懸空而保持自身層狀狀態。所述半導體奈米碳管層120也可形成在一絕緣支撐體的表面。所述半導體奈米碳管層120可由單層或多層奈米碳管組成。
所述半導體奈米碳管層120整體上表現為半導體性質。所述半導體奈米碳管層120中半導體性奈米碳管所佔比例為大於66.7%,優選地,半導體性奈米碳管所佔比例為90%-100%,優選地,所述半導體奈米碳管層120由純半導體性的奈米碳管組成。所述半導體奈米碳管層120可由複數交錯排列的單壁奈米碳管組成。該半導體奈米碳管層120中的單壁奈米碳管的直徑小於2奈米,單壁奈米碳管的長度為2微米-4微米,該半導體奈米碳管層120的厚度為0.5奈米-2奈米。優選地,該單壁奈米碳管的直徑為0.9奈米-1.4奈米。
請參閱圖2,本實施例中,所述半導體奈米碳管層120是由單層單壁奈米碳管組成,該半導體奈米碳管層120中半導體性奈米碳管所佔比例為98%。所述半導體奈米碳管層120中複數單壁奈米碳管交叉、纏繞形成網路結構,該半導體奈米碳管層120中單壁奈米碳管的直徑為1.2奈米,即該半導體奈米碳管層120厚度為1.2奈米。
具體的,所述半導體奈米碳管層120可通過以下步驟設置在所述第一介質層112的表面:
步驟S41,提供半導體性奈米碳管顆粒;
步驟S42,將所述半導體性奈米碳管顆粒與溶劑混合,得到一奈米碳管懸浮液;
步驟S43,將所述奈米碳管懸浮液中的奈米碳管沈積於所述絕緣基底100的表面,形成一半導體奈米碳管層120。
在步驟S41中,所述半導體性奈米碳管顆粒可為通過電弧放電法製備得到的混合型單壁奈米碳管,也可為進一步通過化學分離方法得到純半導體性奈米碳管或含少量金屬性的奈米碳管,只要所述奈米碳管顆粒中半導體性奈米碳管所佔比例大於66.7%,以使所述奈米碳管顆粒整體表現出半導體性即可。本實施例中,所述半導體性奈米碳管顆粒為通過電弧放電法得到的混合型單壁奈米碳管,再經過化學分離,得到含半導體性奈米碳管比例為98%的奈米碳管顆粒。
在步驟S42中,所述形成奈米碳管懸浮液的方法可為攪拌法或超聲分散法等,只要使得所述半導體性奈米碳管顆粒均勻分散於該奈米碳管懸浮液中即可。具體地,將一定質量的半導體性奈米碳管顆粒放置於一定體積的溶劑中,然後超聲一段時間,以使所述半導體性奈米碳管顆粒均勻分散。所述超聲的時間可為30分鐘~3小時。所述超聲的功率可為300瓦~600瓦。所述溶劑不限,只要所述半導體性奈米碳管顆粒不與溶劑反應,而是形成懸浮液即可。所述溶劑優選為水,乙醇,N-甲基吡咯烷酮(NMP),丙酮,氯仿,四氫呋喃等,由於其含有羥基或羧基等極性基團,從而其表現出極強的極性,具有較大的介電常數。該半導體性奈米碳管顆粒與溶劑的混合比例不限,只要可使該奈米碳管懸浮液沈積的半導體奈米碳管層120為一導電網路即可。本實施例中,通過超聲將半導體性奈米碳管顆粒分散於NMP中,所述半導體奈米碳管顆粒與所述NMP的混合比例為1mg:30mL。
在步驟S43中,所述沈積奈米碳管的步驟具體為:將所述絕緣基底100預先放入一容器的底部,然後將奈米碳管懸浮液置於該容器內。經過一段時間的靜置,所述奈米碳管在重力以及絕緣基底100吸附的作用下,會緩慢的沈積於所述絕緣基底100的表面,而形成半導體奈米碳管層120。另外,在沈積的過程中,所述奈米碳管會覆蓋在所述第一介質層112上,並且與所述第一介質層112直接接觸。
進一步,所述半導體奈米碳管層120為一自支撐結構時,即所述半導體奈米碳管層120可由複數奈米碳管線或奈米碳管膜組成,則該半導體奈米碳管層120可通過將自支撐的奈米碳管線或奈米碳管膜直接鋪設在絕緣基底100表面形成。所述奈米碳管線可由奈米碳管拉膜通過有機溶劑處理得到。具體地,將有機溶劑浸潤所述奈米碳管拉膜的整個表面,在揮發性有機溶劑揮發時產生的表面張力的作用下,奈米碳管拉膜中的相互平行的複數奈米碳管通過凡得瓦力緊密結合,從而使奈米碳管拉膜收縮為一奈米碳管線。其中,所述有機溶劑為揮發性有機溶劑,如乙醇、甲醇、丙醇、二氯乙烷或氯仿,本實施例中採用乙醇。
在步驟S50中,所述源極104、汲極105可通過磁控濺射法、蒸鍍法、電子束沈積法等形成於所述半導體奈米碳管層120的表面,也可以通過絲網印刷、刀片刮塗等方法直接塗覆導電漿料於半導體奈米碳管層120表面的方式形成。本實施例中,所述源極104、汲極105為通過蒸鍍法在所述半導體奈米碳管層120的表面複合沈積得到。
所述源極104、汲極105均由導電材料組成,該導電材料可選擇為金屬、ITO、ATO、導電銀膠、導電聚合物以及導電奈米碳管等。該金屬材料可以為鋁、銅、鎢、鉬、金、鈦、鈀或任意組合的合金。優選地,所述源極104和汲極105均為一層導電薄膜,該導電薄膜的厚度為2奈米-50奈米。本實施例中,所述源極104、汲極105為金屬Au和Ti得到的金屬複合結構,具體地,所述金屬複合結構是由金屬Au在金屬Ti的表面複合而成,所述金屬Ti的厚度為2奈米,金屬Au的厚度為50奈米。本實施例中,所述源極104、汲極105間隔設置於所述絕緣基底100的表面,且分別與所述半導體奈米碳管層120相對的兩邊緣電連接,從而在所述源極104及汲極105之間形成溝道115。
在步驟S60中,所述第二介質層130設置於所述半導體奈米碳管層120遠離絕緣基底100的表面。優選地,所述第二介質層130設置於所述半導體奈米碳管層120的整個表面。所述第二介質層130為一功能性介質層,所述“功能性介質層”是指所述第二介質層130可在所述第一介質層112的作用之下,可對該半導體奈米碳管層120進行電子摻雜,並具有良好的絕緣效果和隔絕空氣中的氧氣和水分子的作用,使得所述半導體奈米碳管層120呈現N型半導體的特性,如氧化鋁、氧化鉿、氧化釔等。進一步,符合上述條件的材料均適用於第二介質層130。具體地,所述第二介質層130設置於所述半導體奈米碳管層120遠離絕緣基底100的表面,可以起到絕緣的作用,使閘極140與所述奈米碳管層120絕緣;另外,由於所述第二介質層130的結構緻密,該第二介質層130可使得所述半導體奈米碳管層120與空氣中的氧氣與水分子隔絕;進一步,所述第二介質層130的結構中存在正電荷缺陷,可對所述半導體奈米碳管層120進行電子摻雜,從而使得半導體奈米碳管層120具有N型特性。所述第二介質層130的厚度為20-40奈米。優選地,該第二介質層130的厚度為25-30奈米。本實施例中,所述第二介質層130的材料為氧化鋁,所述第二介質層130的厚度為30奈米。
所述第二介質層130可通過原子層沈積工藝在120℃下形成於所述半導體奈米碳管層120的表面,使得所述第二介質層130結構緻密,並且在第二介質層130結構中形成正電荷缺陷,從而使得該第二介質層130不僅可起到良好的絕緣作用,還能起到電子摻雜的效果。其中,該製備方法所採用的生長源為三甲基鋁和水,載氣為氮氣。
在步驟S70中,所述閘極140設置於所述第二介質層130遠離所述半導體奈米碳管層120的表面,該閘極140通過所述第二介質層130與所述溝道115絕緣設置,並且該閘極140的長度可略小於該溝道115的長度。所述閘極140均由導電材料組成,該導電材料可選擇為金屬、ITO、ATO、導電銀膠、導電聚合物以及導電奈米碳管等。該金屬材料可以為鋁、銅、鎢、鉬、金、鈦、鈀或任意組合的合金。本實施例中,所述閘極140為金屬Au和Ti得到的金屬複合結構,具體地,所述金屬複合結構是由金屬Au在金屬Ti的表面複合而成。
所述閘極140可通過磁控濺射法、蒸鍍法、電子束沈積法或原子層沈積法等形成在所述第二介質層130的表面,也可以通過絲網印刷、刀片刮塗等方法直接塗覆導電漿料於所述第二介質層130的表面的方式形成。本實施例中,通過蒸鍍法在所述第二介質層130表面沈積Au和Ti的組合結構作為所述閘極140。
所述N型薄膜電晶體10在使用時,將源極104接地,在閘極140上施加一閘極電壓Vg ,並在汲極105上施加一汲極電壓Vd 。當閘極140施加一定的正電壓或負電壓,在溝道115中產生電場,並在溝道115表面處產生載流子。隨著閘極電壓的增加,溝道115轉變為載流子積累層,當閘極電壓達到源極104和汲極105之間的開啟電壓時,源極104與汲極105之間的溝道115導通,從而會在源極104和汲極105之間產生電流,從而使得薄膜電晶體處於開啟狀態。
請參閱圖3,圖3為半導體奈米碳管表面只沈積氧化鎂層110的薄膜電晶體的測試圖。從圖中可以看出,半導體奈米碳管層120表面沈積氧化鎂層110的薄膜電晶體,與未沈積氧化鎂層110的薄膜電晶體對比,P型特性明顯降低,而N型特性有相應提升。
請參閱圖4,圖4為半導體奈米碳管表面只沈積第二介質層130的薄膜電晶體的測試圖。從圖中可以看出,半導體奈米碳管層120表面只沈積第二介質層130的薄膜電晶體的N型特性顯著增加,而P型特性沒有明顯改變,具體地,所述薄膜電晶體表現為雙極性特徵。
請參閱圖5,從圖中可以看出,沈積雙功能性介質層的半導體奈米碳管層120的薄膜電晶體只表現為N型特徵。
本發明提供的N型薄膜電晶體的製備方法,通過在所述半導體奈米碳管層120相對的兩個表面分別形成一第一介質層112及一第二介質層130,使得半導體奈米碳管層120呈現N型半導體性,從而能夠得到N型的薄膜電晶體,製備方法簡單,無污染,並且性能穩定,能夠延長N型薄膜電晶體的使用壽命。進一步,所述N型薄膜電晶體的製備方法能夠與目前的半導體加工工藝完全相容,可與光刻等半導體加工過程穿插進行。另外,該製備方法可將P型奈米碳管器件有效改變為N型奈米碳管器件,從而可容易實現P型與N型器件共同組成CMOS高效電路的製備,從而可極大提高積體電路的相關性能,並且減少損耗。
請一併參閱圖6,本發明第一實施例提供一種N型薄膜電晶體的製備方法,包括如下步驟:
步驟S10,提供一絕緣基底100;
步驟S10’,對所述絕緣基底100的一表面進行預處理,使所述絕緣基底100的表面帶有極性基團;
步驟S20,在預處理後的所述絕緣基底100的表面蒸鍍一氧化鎂層110;
步驟S30,酸化處理所述氧化鎂層110,形成一第一介質層112;
步驟S40,在所述形成有第一介質層112的絕緣基底100的表面形成一半導體奈米碳管層120,並覆蓋所述第一介質層112;
步驟S50,形成間隔設置的一源極104和一汲極105與所述半導體奈米碳管層120電連接;
步驟S60,在所述半導體奈米碳管層120遠離所述絕緣基底100的表面形成一第二介質層130;以及
步驟S70,在所述第二介質層130遠離所述氧化鎂層110的表面形成一閘極140與所述半導體奈米碳管層120絕緣設置。
本發明第二實施例提供的製備方法與第一實施例基本相同,其不同在於,在蒸鍍氧化鎂層110之前,進一步包括一對所述絕緣基底100的表面進行預處理的步驟。
在步驟S10’中,為了使所述奈米碳管更好地貼附於所述絕緣基底100的表面,可預先對所述絕緣基底100的表面進行預處理,使絕緣基底100的表面帶有極性基團。
具體的,所述絕緣基底100的預處理可包括以下步驟:
步驟S11’,利用電漿蝕刻法對所述絕緣基底100進行親水處理;
步驟S12’,將親水處理後的絕緣基底100用一有機溶劑進行功能化處理,使得所述絕緣基底100的表面帶有極性基團。
在步驟S11’中,所述絕緣基底100經過電漿蝕刻法處理之後,可以更好的吸附有機溶劑中有機物質,從而將其牢固的吸附於所述絕緣基底100的表面。
在步驟S12’中,所述有機溶劑可為氨丙基三乙氧基矽烷(APTES)溶液、多聚賴氨酸(poly-L-lysine)等,也可為其他帶有極性基團的溶液,可以根據需要進行選擇,以使所述絕緣基底100表面帶有極性基團即可。本實施例中,所述有機溶劑為氨丙基三乙氧基矽烷溶液。親水處理後的絕緣基底100可與APTES更好的結合。進一步,APTES中的氨基可以與氧化鎂層110很好的結合,從而使得氧化鎂層110可以快速且牢固的粘附於絕緣基底100的表面,並且經過酸化處理後形成的第一介質層112中的顆粒也可以被牢固的固定於所述絕緣基底100的表面,使得所述N型薄膜電晶體更穩定。
綜上所述,本發明確已符合發明專利之要件,遂依法提出專利申請。惟,以上所述者僅為本發明之較佳實施例,自不能以此限制本案之申請專利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
10,20,30‧‧‧N型薄膜電晶體
100‧‧‧絕緣基底
110‧‧‧氧化鎂層
112‧‧‧第一介質層
120‧‧‧半導體奈米碳管層
130‧‧‧第二介質層
104‧‧‧源極
105‧‧‧汲極
140‧‧‧閘極
150‧‧‧閘極絕緣層
115‧‧‧溝道
10‧‧‧N型薄膜電晶體
100‧‧‧絕緣基底
110‧‧‧氧化鎂層
112‧‧‧第一介質層
120‧‧‧半導體奈米碳管層
130‧‧‧第二介質層
104‧‧‧源極
105‧‧‧汲極
140‧‧‧閘極
115‧‧‧溝道

Claims (14)

  1. 一種N型薄膜電晶體的製備方法,其包括:
    提供一絕緣基底;
    在所述絕緣基底的表面蒸鍍一氧化鎂層;
    對所述氧化鎂層進行酸化處理,形成一第一介質層;
    在所述形成有第一介質層的絕緣基底的表面形成一半導體奈米碳管層,並覆蓋所述第一介質層;
    形成間隔設置的一源極和一汲極分別與所述半導體奈米碳管層電連接;
    在所述半導體奈米碳管層遠離所述絕緣基底的表面形成一第二介質層;以及
    在所述第二介質層遠離所述氧化鎂層的表面形成一閘極與所述半導體奈米碳管層絕緣設置。
  2. 如請求項1所述的N型薄膜電晶體的製備方法,其中,所述氧化鎂層通過磁控濺射法、蒸鍍法或電子束沈積法形成於所述絕緣基底的表面。
  3. 如請求項2所述的N型薄膜電晶體的製備方法,其中,所述氧化鎂層連續的附著於所述絕緣基底的整個表面,所述氧化鎂層的厚度大於10奈米。
  4. 如請求項1所述的N型薄膜電晶體的製備方法,其中,所述氧化鎂層利用鹽酸、硫酸或硝酸中的至少一種進行處理。
  5. 如請求項1所述的N型薄膜電晶體的製備方法,其中,所述半導體奈米碳管層設置於所述第一介質層的覆蓋範圍之內,且與所述第一介質層直接接觸設置。
  6. 如請求項1所述的N型薄膜電晶體的製備方法,其中,所述半導體奈米碳管層通過以下方式形成於所述絕緣基底的表面:
    提供半導體性奈米碳管顆粒;
    將所述半導體性奈米碳管顆粒與溶劑混合,得到一奈米碳管懸浮液;
    將所述奈米碳管懸浮液中的奈米碳管沈積於所述設置有第一介質層的絕緣基底的表面,形成一半導體奈米碳管層。
  7. 如請求項6所述的N型薄膜電晶體的製備方法,其中,所述半導體奈米碳管層中的複數半導體性奈米碳管顆粒形成一導電網路結構。
  8. 如請求項6所述的N型薄膜電晶體的製備方法,其中,所述奈米碳管通過以下方式沈積於所述絕緣基底的表面:將所述絕緣基底預先放入一容器的底部;將奈米碳管懸浮液置於該容器內;經過一段時間的靜置,所述奈米碳管沈積於所述絕緣基底的表面,形成半導體奈米碳管層。
  9. 如請求項6所述的N型薄膜電晶體的製備方法,其中,所述半導體奈米碳管層的厚度為0.5奈米-2奈米。
  10. 如請求項1所述的N型薄膜電晶體的製備方法,其中,所述半導體奈米碳管層為一自支撐結構,所述半導體奈米碳管層通過將一自支撐的奈米碳管膜或奈米碳管線直接鋪設於所述絕緣基底的表面形成。
  11. 如請求項1所述的N型薄膜電晶體的製備方法,其中,所述第二介質層的厚度為20-40奈米,所述第二介質層的材料為氧化鋁、氧化鉿、氧化釔中的一種或幾種,所述第二介質層通過原子層沈積工藝形成於所述半導體奈米碳管層表面。
  12. 一種N型薄膜電晶體的製備方法,其包括:
    提供一絕緣基底;
    對所述絕緣基底的表面進行預處理,使所述絕緣基底的表面帶有極性基團;
    在所述預處理後的絕緣基底的表面蒸鍍一氧化鎂層;
    對所述氧化鎂層進行酸化處理,形成一第一介質層;
    在所述形成有第一介質層的絕緣基底的表面形成一半導體奈米碳管層,並覆蓋所述第一介質層;
    形成間隔設置的一源極和一汲極分別與所述半導體奈米碳管層電連接;
    在所述半導體奈米碳管層遠離所述絕緣基底的表面形成一第二介質層;以及
    在所述第二介質層遠離所述氧化鎂層的表面形成一閘極與所述半導體奈米碳管層絕緣設置。
  13. 如請求項12所述的N型薄膜電晶體的製備方法,其中,通過以下方式對所述絕緣基底的表面進行預處理:
    利用電漿蝕刻法對所述絕緣基底進行親水處理;
    將親水處理後的絕緣基底用一有機溶劑進行功能化處理,使得所述絕緣基底的表面帶有極性基團。
  14. 如請求項13所述的N型薄膜電晶體的製備方法,其中,所述有機溶劑為氨丙基三乙氧基矽烷溶液、多聚賴氨酸中的一種或多種。
TW104109108A 2014-12-31 2015-03-20 Method of making n-type thin film transistor TWI560888B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410849259.3A CN105810587B (zh) 2014-12-31 2014-12-31 N型薄膜晶体管的制备方法

Publications (2)

Publication Number Publication Date
TW201624725A true TW201624725A (zh) 2016-07-01
TWI560888B TWI560888B (en) 2016-12-01

Family

ID=56165277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104109108A TWI560888B (en) 2014-12-31 2015-03-20 Method of making n-type thin film transistor

Country Status (3)

Country Link
US (1) US9843006B2 (zh)
CN (1) CN105810587B (zh)
TW (1) TWI560888B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108023016B (zh) * 2016-10-31 2020-07-10 清华大学 薄膜晶体管的制备方法
CN108336090B (zh) * 2017-01-20 2020-09-08 清华大学 肖特基二极管及肖特基二极管阵列
CN110137356B (zh) 2019-06-05 2021-12-24 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、电子装置
CN111785682B (zh) * 2020-07-08 2022-11-11 山西大学 一种3d打印全碳三维多层集成电路的方法
CN112578012B (zh) * 2020-12-08 2023-06-27 湘潭大学 碳基场效应晶体管传感器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04333559A (ja) * 1991-05-10 1992-11-20 Matsushita Electric Ind Co Ltd 誘電体薄膜の製造方法
US5630932A (en) * 1995-09-06 1997-05-20 Molecular Imaging Corporation Tip etching system and method for etching platinum-containing wire
US7253434B2 (en) 2002-10-29 2007-08-07 President And Fellows Of Harvard College Suspended carbon nanotube field effect transistor
US8052932B2 (en) * 2006-12-22 2011-11-08 Research Triangle Institute Polymer nanofiber-based electronic nose
TWI250481B (en) * 2004-11-10 2006-03-01 Toppoly Optoelectronics Corp Active matrix organic electroluminescent device, fabrication method thereof and electric device employing the same
JP4891550B2 (ja) * 2005-02-10 2012-03-07 独立行政法人科学技術振興機構 n型トランジスタ、n型トランジスタセンサ及びn型トランジスタ用チャネルの製造方法
WO2007047949A2 (en) 2005-10-20 2007-04-26 The Trustees Of Boston College Methods for growing carbon nanotubes on single crystal substrates
CN101401209B (zh) * 2006-03-10 2011-05-25 株式会社半导体能源研究所 存储元件以及半导体器件
WO2008013508A1 (en) 2006-07-28 2008-01-31 Nanyang Technological University Method of aligning nanotubes
JP5255870B2 (ja) * 2007-03-26 2013-08-07 株式会社半導体エネルギー研究所 記憶素子の作製方法
KR101365411B1 (ko) 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
JP5256850B2 (ja) * 2008-05-29 2013-08-07 ミツミ電機株式会社 電界効果トランジスタ及びその製造方法
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010016206A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置の製造方法
WO2012017533A1 (ja) * 2010-08-05 2012-02-09 富士通株式会社 半導体装置の製造方法及びグラフェンの成長方法
TWI479547B (zh) * 2011-05-04 2015-04-01 Univ Nat Cheng Kung 薄膜電晶體之製備方法及頂閘極式薄膜電晶體
US8435832B2 (en) * 2011-05-26 2013-05-07 Cbrite Inc. Double self-aligned metal oxide TFT
JP4982619B1 (ja) 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
US8569121B2 (en) * 2011-11-01 2013-10-29 International Business Machines Corporation Graphene and nanotube/nanowire transistor with a self-aligned gate structure on transparent substrates and method of making same
JP5875068B2 (ja) * 2012-03-08 2016-03-02 国立大学法人 奈良先端科学技術大学院大学 棒状分子の分子長分布の狭小化方法
US9287516B2 (en) * 2014-04-07 2016-03-15 International Business Machines Corporation Forming pn junction contacts by different dielectrics
CN104129805B (zh) * 2014-07-27 2015-10-14 苏州市泽镁新材料科技有限公司 酸化后的氧化镁

Also Published As

Publication number Publication date
TWI560888B (en) 2016-12-01
CN105810587B (zh) 2019-07-12
US9843006B2 (en) 2017-12-12
CN105810587A (zh) 2016-07-27
US20160190491A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
TWI550878B (zh) N型薄膜電晶體
TWI578545B (zh) N型薄膜電晶體
TW201624725A (zh) N型薄膜電晶體的製備方法
US10790335B2 (en) Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
TWI572554B (zh) 奈米碳管複合膜
TWI573264B (zh) 薄膜電晶體
TWI553883B (zh) N型薄膜電晶體
CN105097429B (zh) 碳纳米管复合膜的制备方法
TWI578522B (zh) N型薄膜電晶體
TWI658598B (zh) N型薄膜電晶體的製備方法
US10192930B2 (en) Three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
Lee et al. Field emission of self-assembled carbon nanotubes on triode structure