TWI553883B - N型薄膜電晶體 - Google Patents

N型薄膜電晶體 Download PDF

Info

Publication number
TWI553883B
TWI553883B TW104109112A TW104109112A TWI553883B TW I553883 B TWI553883 B TW I553883B TW 104109112 A TW104109112 A TW 104109112A TW 104109112 A TW104109112 A TW 104109112A TW I553883 B TWI553883 B TW I553883B
Authority
TW
Taiwan
Prior art keywords
layer
carbon nanotube
semiconductor carbon
thin film
film transistor
Prior art date
Application number
TW104109112A
Other languages
English (en)
Other versions
TW201624728A (zh
Inventor
李關紅
李群慶
金元浩
范守善
Original Assignee
鴻海精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司 filed Critical 鴻海精密工業股份有限公司
Publication of TW201624728A publication Critical patent/TW201624728A/zh
Application granted granted Critical
Publication of TWI553883B publication Critical patent/TWI553883B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/88Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

N型薄膜電晶體
本發明涉及一種薄膜電晶體,尤其涉及一種基於氧化鎂雙介質層的N型薄膜電晶體。
奈米碳管由於其優異的電學、光學和力學性質成為了新一代半導體材料的有力競爭者,目前已經廣泛用於薄膜電晶體的製備和研究。科學研究表明,奈米碳管本身表現為本徵半導體,但在通常情況下如空氣中奈米碳管表現為P型半導體特徵,所以容易製備P型薄膜電晶體。但僅有P型薄膜電晶體會極大降低積體電路的相關性能,增加損耗。
先前技術中,基於奈米碳管的N型薄膜電晶體的製備方法主要有化學摻雜、選擇低功函數金屬做電極材料等。然而這些方法也存在一些問題,如使用化學摻雜的方法無法保持器件性能長期穩定,而且存在摻雜擴散污染的潛在缺點;選擇低功函數金屬做電極材料,對於N型單極性特徵表現不明顯。
有鑒於此,提供一種製備方法簡單、性能穩定的N型薄膜電晶體實為必要。
一種N型薄膜電晶體,其包括:一絕緣基底;一閘極,所述閘極設置於所述絕緣基底的表面;一閘極絕緣層,所述閘極絕緣層設置於所述閘極遠離絕緣基底的表面;一半導體奈米碳管層,所述半導體奈米碳管層設置於所述閘極絕緣層遠離閘極的表面;一源極及一汲極,所述源極和汲極間隔設置,且分別與該半導體奈米碳管層電連接,源極與汲極之間的半導體奈米碳管層形成一溝道;一功能介質層,所述功能介質層設置於所述半導體奈米碳管層遠離所述閘極絕緣層的表面;其中,進一步包括一氧化鎂層,所述氧化鎂層設置於所述半導體奈米碳管層與功能介質層之間,並分別與半導體奈米碳管層、功能介質層接觸設置。
與先前技術相比較,本發明提供的N型薄膜電晶體具有以下優點:由於半導體奈米碳管層表面設置有氧化鎂層和功能介質層組成的雙介質層,使得所述薄膜電晶體表現出良好的N型單極性且性能穩定;並且所述氧化鎂層102的設置可使得半導體奈米碳管層101的N型特性進一步顯著增加。
圖1為本發明第一實施例提供的N型薄膜電晶體的剖視圖。
圖2為本發明第一實施例中半導體奈米碳管層的掃描電鏡照片。
圖3為只沈積氧化鎂層的薄膜電晶體的I-V圖。
圖4為只沈積功能介質層的薄膜電晶體的I-V圖。
圖5為本發明第一實施例的N型薄膜電晶體的I-V圖。
圖6為本發明第一實施例提供的N型薄膜電晶體的製備方法流程圖。
圖7為本發明第二實施例提供的N型薄膜電晶體的剖視圖。
圖8為本發明第二實施例提供的N型薄膜電晶體的製備方法流程圖。
下面將結合具體實施例,對本發明提供的N型薄膜電晶體,N型薄膜電晶體的製備方法作進一步詳細說明。
請參閱圖1,本發明第一實施例提供的N型薄膜電晶體10,包括一絕緣基底110、一半導體奈米碳管層101、一源極104、一汲極105、一氧化鎂層102、一功能介質層103及一閘極106。所述半導體奈米碳管層101設置於絕緣基底110表面。所述源極104、汲極105間隔設置,並分別與該半導體奈米碳管層101電連接。位於源極104與汲極105之間的半導體奈米碳管層101形成一溝道125。所述功能介質層103設置於所述半導體奈米碳管層101遠離絕緣基底110的表面。所述氧化鎂層102設置於所述半導體奈米碳管層101與功能介質層103之間,並與所述半導體奈米碳管層101接觸設置。所述閘極106設置於所述功能介質層103遠離所述半導體奈米碳管層101的表面,並與所述半導體奈米碳管層101、源極104、汲極105絕緣設置。
具體地,所述絕緣基底110起支撐作用,該絕緣基底110的材料不限,可選擇為玻璃、石英、陶瓷、金剛石等硬性材料,也可選擇塑膠、樹脂等柔性材料。進一步,所述絕緣基底110為一柔性材料,如聚對苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚醯亞胺等柔性材料。本實施例中,所述絕緣基底110的材料為柔性材料,優選為聚對苯二甲酸乙二醇酯。所述絕緣基底110用於對N型薄膜電晶體10提供支撐。
所述半導體奈米碳管層101包括複數奈米碳管,該複數奈米碳管相互連接形成一連續的導電網路結構。所述半導體奈米碳管層101可為一純奈米碳管結構,所述純奈米碳管結構由複數奈米碳管組成,複數奈米碳管的排列方向可以是無序的、無規則的,比如複數奈米碳管交叉、纏繞排列的網狀結構。所述半導體奈米碳管層101中複數奈米碳管的排列方向也可以是有序的、有規則的,比如複數奈米碳管沿同一方向排列或分別沿兩個方向有序排列。所述半導體奈米碳管層101也可以由奈米碳管膜、奈米碳管線狀結構或奈米碳管線狀結構與奈米碳管膜的組合構成。所述奈米碳管線狀結構可由單根或者複數平行排列的奈米碳管線組成。所述半導體奈米碳管層101可以是一自支撐結構,所謂自支撐是指奈米碳管層不需要大面積的載體支撐,而只要相對兩邊提供支撐力即能整體上懸空而保持自身層狀狀態。所述半導體奈米碳管層101也可形成在一絕緣支撐體的表面。所述半導體奈米碳管層101可由單層或多層奈米碳管組成。
所述半導體奈米碳管層101整體上表現為半導體性質。所述半導體奈米碳管層101中半導體性奈米碳管所佔比例為大於66.7%,優選地,半導體性奈米碳管所佔比例為90%-100%,優選地,所述半導體奈米碳管層101由純半導體性的奈米碳管組成。所述半導體奈米碳管層101可由複數交錯排列的單壁奈米碳管組成。該半導體奈米碳管層101中的單壁奈米碳管的直徑小於2奈米,單壁奈米碳管的長度為2微米-4微米,該半導體奈米碳管層101的厚度為0.5奈米-2奈米。優選地,該單壁奈米碳管的直徑為0.9奈米-1.4奈米。
請參閱圖2,本實施例中,所述半導體奈米碳管層101是由單層單壁奈米碳管組成,該半導體奈米碳管層101中半導體性奈米碳管所佔比例為98%。所述半導體奈米碳管層101中複數單壁奈米碳管交叉、纏繞形成網路結構,該半導體奈米碳管層101中單壁奈米碳管的直徑為1.2奈米,即該半導體奈米碳管層101厚度為1.2奈米。
所述功能介質層103設置於所述半導體奈米碳管層101遠離絕緣基底110的表面。優選地,所述功能介質層103設置於所述半導體奈米碳管層101的整個表面。所述功能介質層103的材料可對該半導體奈米碳管層101進行電子摻雜,並具有良好的絕緣效果和隔絕空氣中的氧氣和水分子的作用。進而,符合上述條件的材料(不包括氧化鎂)均適用於功能介質層103,如氧化鋁、氧化鉿、氧化釔等。具體地,所述功能介質層103設置於所述閘極106與所述半導體奈米碳管層101、源極104、及汲極105之間,可以起到絕緣的作用,又由於所述功能介質層103的結構緻密,該功能介質層103可使得所述半導體奈米碳管層101與空氣中的氧氣與水分子隔絕;所述功能介質層103的結構中存在正電荷缺陷,可對所述半導體奈米碳管層101進行電子摻雜,從而使得半導體奈米碳管層101具有N型特性。所述功能介質層103的厚度為20-40奈米。優選地,該功能介質層103的厚度為25-30奈米。本實施例中,所述功能介質層103的材料為氧化鋁,所述功能介質層103的厚度為30奈米。
所述氧化鎂層102設置於所述半導體奈米碳管層101與功能介質層103之間,並與所述半導體奈米碳管層101接觸設置。具體地,所述氧化鎂層102連續且直接附著於所述半導體奈米碳管層101遠離絕緣基底110的表面,所述氧化鎂層102附著於所述半導體奈米碳管層101表面的面積大於等於80%。優選地,所述氧化鎂層102附著於所述半導體奈米碳管層101的整個表面,以確保該半導體奈米碳管層101中的奈米碳管與空氣完全隔離。所述氧化鎂層102連續覆蓋於所述溝道125的表面,並確保溝道125與空氣完全隔離。所述功能介質層103直接附著於該氧化鎂層102遠離半導體奈米碳管層101的表面。優選地,該功能介質層103附著於該氧化鎂層102的整個表面。
所述氧化鎂層102可隔絕所述半導體奈米碳管層101與空氣中的水分子接觸,並且還可吸收該半導體奈米碳管層101中的水分子。該氧化鎂層102降低了水分子與半導體奈米碳管層101中電子結合的幾率,從而使得所述半導體奈米碳管層101中的電子數量提高,並相應降低了半導體奈米碳管層101中的空穴數量。所以,所述氧化鎂層102可增加半導體奈米碳管層101的N型特性,並相應降低半導體奈米碳管層101的P型特性。進而,在所述半導體奈米碳管層101與功能介質層103之間進一步設置一氧化鎂層102後,該氧化鎂層102可顯著降低半導體奈米碳管層101的P型特性,並使得半導體奈米碳管層101的N型特性進一步顯著增加。
所述氧化鎂層102的厚度為1-15奈米。優選地,該氧化鎂層102的厚度為1-10奈米。可以理解,所述氧化鎂層102的厚度大於等於1奈米時,其結構就會越穩定,降低半導體層奈米碳管層101空穴數量越顯著;所述氧化鎂層102的厚度小於等於15奈米時,所述閘極106越接近溝道125、源極104、汲極105,所述N型薄膜電晶體10的調製效率會相應提高。本實施例中,所述氧化鎂層102的厚度為1奈米。
進一步,所述半導體奈米碳管層101與絕緣基底110接觸的表面也可包括所述氧化鎂層102,使得所述半導體奈米碳管層101相對的兩個表面均覆蓋有氧化鎂層102,半導體奈米碳管層101夾持於二氧化鎂層102之間,從而進一步確保該半導體奈米碳管層101中的奈米碳管與空氣完全隔離。
所述閘極106設置於所述功能介質層103遠離所述半導體奈米碳管層101的表面,該閘極106通過所述功能介質層103與所述溝道125絕緣設置,並且該閘極106的長度可略小於該溝道125的長度。所述閘極106均由導電材料組成,該導電材料可選擇為金屬、ITO、ATO、導電銀膠、導電聚合物及導電奈米碳管等。該金屬材料可以為鋁、銅、鎢、鉬、金、鈦、鈀或任意組合的合金。本實施例中,所述閘極106為金屬Au和Ti得到的金屬複合結構,具體地,所述金屬複合結構是由金屬Au在金屬Ti的表面複合而成。
所述源極104、汲極105均由導電材料組成,該導電材料可選擇為金屬、ITO、ATO、導電銀膠、導電聚合物及導電奈米碳管等。該金屬材料可以為鋁、銅、鎢、鉬、金、鈦、鈀或任意組合的合金。優選地,所述源極104和汲極105均為一層導電薄膜,該導電薄膜的厚度為2奈米-50奈米。本實施例中,所述源極104、汲極105為金屬Au和Ti得到的金屬複合結構,具體地,所述金屬複合結構是由金屬Au在金屬Ti的表面複合而成,所述金屬Ti的厚度為2奈米,金屬Au的厚度為50奈米。本實施例中,所述源極104、汲極105間隔設置於所述絕緣基底110的表面,且分別與所述半導體奈米碳管層101相對的兩邊緣電連接,從而在所述源極104及汲極105之間形成所述溝道125。
使用時,將源極104接地,在閘極106上施加一閘極電壓V g,並在汲極105上施加一汲極電壓V d。當閘極106施加一定的正電壓或負電壓,在溝道125中產生電場,並在溝道125表面處產生載流子。隨著閘極電壓的增加,溝道125轉變為載流子積累層,當閘極電壓達到源極104和汲極105之間的開啟電壓時,源極104與汲極105之間的溝道125導通,從而會在源極104和汲極105之間產生電流,從而使得薄膜電晶體處於開啟狀態。
請參閱圖3,圖3為半導體奈米碳管表面只沈積氧化鎂層102的薄膜電晶體的測試圖。從圖中可以看出,半導體奈米碳管層101表面沈積氧化鎂層102的薄膜電晶體,與未沈積氧化鎂層102的薄膜電晶體對比,P型特性明顯降低,而N型特性有相應提升。
請參閱圖4,圖4為半導體奈米碳管表面只沈積功能介質層103的薄膜電晶體的測試圖。從圖中可以看出,半導體奈米碳管層101表面只沈積功能介質層103的薄膜電晶體的N型特性顯著增加,而P型特性沒有明顯改變,具體地,所述薄膜電晶體表現為雙極性特徵。
請參閱圖5,圖5為本發明第一實施例提供的薄膜電晶體。從圖中可以看出,同時沈積氧化鎂層102和功能介質層103的半導體奈米碳管層101的薄膜電晶體只表現為N型特徵。
本發明提供的N型薄膜電晶體,所述半導體奈米碳管層101表面設置一功能介質層103和一氧化鎂層102,所述功能介質層103的結構緻密且存在正電荷缺陷,可向所述半導體奈米碳管層101提供電子,使得半導體奈米碳管層101具有N型特性;所述氧化鎂層102可隔絕所述半導體奈米碳管層101與空氣中的水分子接觸,並吸收該半導體奈米碳管層101中的水分子,降低水分子與半導體奈米碳管層101中電子結合的幾率,從而顯著降低半導體奈米碳管層101的P型特性,並且所述氧化鎂層102的設置可使得半導體奈米碳管層101的N型特性進一步顯著增加。所以,所述N型薄膜電晶體10表現出良好的N型單極性且性能穩定。
請參閱圖6,本發明第一實施例還提供一種N型薄膜電晶體10的製備方法,該製備方法依次包括以下步驟:
S11,提供一絕緣基底110,在所述絕緣基底110表面形成一半導體奈米碳管層101;
S12,形成間隔設置的一源極104和一汲極105與所述半導體奈米碳管層101電連接;
S13,在所述半導體奈米碳管層101遠離所述絕緣基底110的表面形成一氧化鎂層102;
S14,在所述氧化鎂層102遠離所述半導體奈米碳管層101的表面形成一功能介質層103;及
S15,在所述功能介質層103遠離所述氧化鎂層102的表面形成一閘極106與所述半導體奈米碳管層101絕緣設置。
在步驟S11中,所述半導體奈米碳管層101整體表現出良好的半導體性。該半導體奈米碳管層101可僅由半導體性奈米碳管組成,也可由半導體性奈米碳管與少量金屬性奈米碳管共同組成。
具體的,所述半導體奈米碳管層101可通過以下步驟設置在所述絕緣基底110的表面:
步驟S111,提供半導體性奈米碳管顆粒;
步驟S112,將所述半導體性奈米碳管顆粒與溶劑混合,得到一奈米碳管懸浮液;
步驟S113,將所述奈米碳管懸浮液中的奈米碳管沈積於所述絕緣基底110的表面,形成一半導體奈米碳管層101。
在步驟S111中,所述半導體性奈米碳管顆粒可為通過電弧放電法製備得到的混合型單壁奈米碳管,也可為進一步通過化學分離方法得到純半導體性奈米碳管或含少量金屬性的奈米碳管,只要所述奈米碳管顆粒中半導體性奈米碳管所佔比例大於66.7%,以使所述奈米碳管顆粒整體表現出半導體性即可。本實施例中,所述半導體性奈米碳管顆粒為通過電弧放電法得到的混合型單壁奈米碳管,再經過化學分離,得到含半導體性奈米碳管比例為98%的奈米碳管顆粒。
在步驟S112中,所述形成奈米碳管懸浮液的方法可為攪拌法或超聲分散法等,只要使得所述半導體性奈米碳管顆粒均勻分散於該奈米碳管懸浮液中即可。具體地,將一定品質的半導體性奈米碳管顆粒放置於一定體積的溶劑中,然後超聲一段時間,以使所述半導體性奈米碳管顆粒均勻分散。所述超聲的時間可為30分鐘~3小時。所述超聲的功率可為300瓦~600瓦。所述溶劑不限,只要所述半導體性奈米碳管顆粒不與溶劑反應,而是形成懸浮液即可。所述溶劑優選為水,乙醇,N-甲基吡咯烷酮(NMP),丙酮,氯仿,四氫呋喃等,由於其含有羥基或羧基等極性基團,從而其表現出極強的極性,具有較大的介電常數。該半導體性奈米碳管顆粒與溶劑的混合比例不限,只要可使該奈米碳管懸浮液沈積的半導體奈米碳管層101為一導電網路即可。本實施例中,通過超聲將半導體性奈米碳管顆粒分散於NMP中,所述半導體奈米碳管顆粒與所述NMP的混合比例為1mg:30mL。
在步驟S113中,在奈米碳管沈積於絕緣基底110的表面之前,為了使所述奈米碳管更好地貼附於所述絕緣基底110的表面,可預先對所述絕緣基底110的表面進行預處理,使絕緣基底110的表面帶有極性基團。
本實施例中,對所述絕緣基底110進行預處理具體包括以下步驟:首先,利用離子蝕刻法對所述絕緣基底110進行親水處理;然後,將親水處理後的絕緣基底110用一有機溶劑進行功能化處理。其中,所述有機溶劑為氨丙基三乙氧基矽烷(APTES)溶液,親水處理後的絕緣基底110可與APTES更好的結合,而APTES中的氨基可以與奈米碳管很好的結合,從而使得奈米碳管顆粒可以快速且牢固的黏附於絕緣基底110的表面。
所述沈積奈米碳管的步驟具體為:將預處理後的絕緣基底110預先放入一容器的底部,然後將奈米碳管懸浮液置於該容器內。經過一段時間的靜置,所述奈米碳管在重力及絕緣基底110表面極性基團的作用下,會緩慢的沈積於所述絕緣基底110的表面,而形成半導體奈米碳管膜。
進一步,所述半導體奈米碳管層101為一自支撐結構,即所述半導體奈米碳管層101是由複數奈米碳管線或奈米碳管膜組成,則該半導體奈米碳管層101可通過將自支撐的奈米碳管線或奈米碳管膜直接鋪設在絕緣基底110表面形成。所述奈米碳管線可由奈米碳管拉膜通過有機溶劑處理得到。具體地,將有機溶劑浸潤所述奈米碳管拉膜的整個表面,在揮發性有機溶劑揮發時產生的表面張力的作用下,奈米碳管拉膜中的相互平行的複數奈米碳管通過凡得瓦力緊密結合,從而使奈米碳管拉膜收縮為一奈米碳管線。其中,所述有機溶劑為揮發性有機溶劑,如乙醇、甲醇、丙醇、二氯乙烷或氯仿,本實施例中採用乙醇。
在步驟S12中,所述源極104、汲極105可通過磁控濺射法、蒸鍍法、電子束沈積法等形成於所述半導體奈米碳管層101的表面,也可以通過絲網印刷、刀片刮塗等方法直接塗覆導電漿料於半導體奈米碳管層101表面的方式形成。本實施例中,所述源極104、汲極105為通過蒸鍍法在所述半導體奈米碳管層101的表面複合沈積得到。
在步驟S13中,所述氧化鎂層102可通過磁控濺射法、蒸鍍法、電子束沈積法等形成於所述半導體奈米碳管層101的整個表面,從而將半導體奈米碳管層101與空氣、水分子等隔絕。具體地,在沈積過程中,所述氧化鎂層102連續附著於該半導體奈米碳管層101遠離絕緣基底110的表面,以確保該半導體奈米碳管層101中的奈米碳管與空氣完全隔離。本實施例中,所述氧化鎂層102為通過電子束蒸鍍法形成於該半導體奈米碳管層101的表面,所述氧化鎂層102的厚度為1奈米。
在步驟S14中,所述功能介質層103通過原子層沈積工藝在120℃下形成於所述氧化鎂層102的表面,從而使得所述功能介質層103結構緻密,而且結構中形成正電荷缺陷,從而使得該功能介質層103不僅可起到良好的絕緣作用,還能起到電子摻雜的效果。其中,該製備方法所採用的生長源為三甲基鋁和水,載氣為氮氣。所述功能介質層103的厚度為20-40奈米,優選地,該功能介質層103的厚度為25-30奈米。本實施例中,所述功能介質層103的厚度為30奈米。
在步驟S15中,所述閘極106可通過磁控濺射法、蒸鍍法、電子束沈積法或原子層沈積法等形成在所述功能介質層103的表面,也可以通過絲網印刷、刀片刮塗等方法直接塗覆導電漿料於所述功能介質層103的表面的方式形成。本實施例中,通過蒸鍍法在所述功能介質層103表面沈積Au和Ti的組合結構作為所述閘極106。
進一步,設置所述半導體奈米碳管層101之前,進一步包括一在所述絕緣基底110的表面形成另一氧化鎂層108的步驟,該另一氧化鎂層108設置於所述半導體奈米碳管層101與絕緣基底110之間,並與所述半導體奈米碳管層101接觸,在形成半導體奈米碳管層101後再一次沈積氧化鎂層102,從而使得所述半導體奈米碳管層101相對的兩個表面均覆蓋有氧化鎂層,確保該半導體奈米碳管層101中的奈米碳管與空氣完全隔離。
本發明提供的N型薄膜電晶體的製備方法,通過在所述半導體奈米碳管層101表面沈積一氧化鎂層102及一功能介質層103,使得半導體奈米碳管層101呈現N型半導體性,從而能夠得到N型的薄膜電晶體,製備方法簡單,無污染,並且性能穩定,能夠延長N型薄膜電晶體的使用壽命。進一步,所述N型薄膜電晶體的製備方法能夠與目前的半導體加工工藝完全相容,可與光刻等半導體加工過程穿插進行。另外,該製備方法可將P型奈米碳管器件有效改變為N型奈米碳管器件,從而可容易實現P型與N型器件共同組成CMOS高效電路的製備,從而可極大提高積體電路的相關性能,並且減少損耗。
請參閱圖7,本發明第二實施例提供的N型薄膜電晶體20,包括一絕緣基底110、一閘極106、一閘極絕緣層107、一半導體奈米碳管層101、一氧化鎂層102、一功能介質層103、一源極104及一汲極105。所述閘極106設置於所述絕緣基底110的表面。所述閘極絕緣層107設置於所述閘極106遠離絕緣基底110的表面。所述半導體奈米碳管層101設置於所述閘極絕緣層107遠離閘極106的表面。所述源極104與汲極105間隔設置,且所述源極104及汲極105與所述半導體奈米碳管層101電連接。位於源極104與汲極105之間的半導體奈米碳管層101形成一溝道125。所述閘極106通過所述閘極絕緣層107與所述半導體奈米碳管層101、所述源極104及汲極105絕緣設置。所述功能介質層103設置於所述半導體奈米碳管層101遠離所述閘極絕緣層107的表面。所述氧化鎂層102設置於所述半導體奈米碳管層101與功能介質層103之間,並與所述半導體奈米碳管層101接觸設置。
本發明第二實施例提供的N型薄膜電晶體20與第一實施例提供的N型薄膜電晶體10基本相同,其區別在於:第二實施例中,所述閘極106設置於所述半導體奈米碳管層101與絕緣基底110之間,所述閘極106通過所述閘極絕緣層107與所述半導體奈米碳管層101、所述源極104及汲極105絕緣設置。所述功能介質層103設置於所述半導體奈米碳管層101遠離所述閘極絕緣層107的表面。所述氧化鎂層102設置於所述半導體奈米碳管層101與功能介質層103之間,並分別與半導體奈米碳管層101、功能介質層103接觸設置。
進一步,所述半導體奈米碳管層101與閘極絕緣層107之間也可包括另一氧化鎂層108,該另一氧化鎂層108與所述半導體奈米碳管層101接觸,使得所述半導體奈米碳管層101相對的兩個表面均覆蓋有氧化鎂層,半導體奈米碳管層101夾持於二氧化鎂層之間,從而進一步確保該半導體奈米碳管層101中的奈米碳管與空氣完全隔離。
所述閘極絕緣層107材料可選擇為氧化鋁、氧化鉿、氮化矽、氧化矽等硬性材料或苯並環丁烯(BCB)、聚酯或丙烯酸樹脂等柔性材料。該閘極絕緣層107的厚度為0.5奈米~100微米。本實施例中,所述閘極絕緣層107的材料為氧化鋁,其厚度為40奈米。
請參閱圖8,本發明第二實施例還提供一種N型薄膜電晶體20的製備方法,該製備方法依次包括以下步驟:
S21,提供一絕緣基底110,在所述絕緣基底110的一表面形成一閘極106;
S22,在所述閘極106遠離絕緣基底110的表面形成一閘極絕緣層107;
S23,在所述閘極絕緣層107遠離閘極106的表面形成一半導體奈米碳管層101;
S24,形成間隔設置的一源極104和一汲極105,使得源極104、汲極105與所述半導體奈米碳管層101電連接;
S25,在所述半導體奈米碳管層101遠離閘極絕緣層107的表面形成一氧化鎂層102;
S26,在所述氧化鎂層102遠離該半導體奈米碳管層101的表面形成一功能介質層103。
本發明第二實施例提供的N型薄膜電晶體20的製備方法與第一實施例提供的N型薄膜電晶體10的製備方法基本相同,其區別在於:第二實施例先沈積所述閘極106於所述絕緣基底110表面,而且進一步包括一閘極絕緣層107的製備過程。所述半導體奈米碳管層101、氧化鎂層102、功能介質層103從下至上依次沈積於所述閘極絕緣層107的表面,且半導體奈米碳管層101與所述閘極106通過所述閘極絕緣層107絕緣設置。
在步驟S22中,所述閘極絕緣層107通過磁控濺射法、電子束沈積法或原子層沈積法等形成於所述閘極106遠離絕緣基底110的表面並覆蓋所述閘極106。本實施例中,所述閘極絕緣層107通過原子層沈積法形成,該閘極絕緣層107為氧化鋁層。
綜上所述,本發明確已符合發明專利之要件,遂依法提出專利申請。惟,以上所述者僅為本發明之較佳實施例,自不能以此限制本案之申請專利範圍。舉凡習知本案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
N型薄膜電晶體:10,20
半導體奈米碳管層:101
氧化鎂層:102
功能介質層:103
源極:104
汲極:105
閘極:106
閘極絕緣層:107
另一氧化鎂層:108
絕緣基底:110
溝道:125
N型薄膜電晶體:20
半導體奈米碳管層:101
氧化鎂層:102
功能介質層:103
源極:104
汲極:105
閘極:106
閘極絕緣層:107
絕緣基底:110
溝道:125

Claims (10)

  1. 一種N型薄膜電晶體,其包括:
    一絕緣基底;
    一閘極,所述閘極設置於所述絕緣基底的表面;
    一閘極絕緣層,所述閘極絕緣層設置於所述閘極遠離絕緣基底的表面;
    一半導體奈米碳管層,所述半導體奈米碳管層設置於所述閘極絕緣層遠離閘極的表面;
    一源極及一汲極,所述源極和汲極間隔設置,且分別與該半導體奈米碳管層電連接,源極與汲極之間的半導體奈米碳管層形成一溝道;
    一功能介質層,所述功能介質層設置於所述半導體奈米碳管層遠離所述閘極絕緣層的表面;
    其改進在於,進一步包括一氧化鎂層,所述氧化鎂層設置於所述半導體奈米碳管層與功能介質層之間,並與所述半導體奈米碳管層接觸設置。
  2. 如請求項1所述的N型薄膜電晶體,其中,所述半導體奈米碳管層為由複數單壁奈米碳管組成的導電網路結構。
  3. 如請求項1所述的N型薄膜電晶體,其中,所述半導體奈米碳管層的厚度為0.5奈米-2奈米。
  4. 如請求項1所述的N型薄膜電晶體,其中,所述氧化鎂層連續且直接附著於所述半導體奈米碳管層表面的面積大於等於80%。
  5. 如請求項1所述的N型薄膜電晶體,其中,所述氧化鎂層連續且直接附著於所述半導體奈米碳管層的整個表面。
  6. 如請求項1所述的N型薄膜電晶體,其中,所述氧化鎂層的厚度為1奈米-15奈米。
  7. 如請求項1所述的N型薄膜電晶體,其中,所述功能介質層直接附著於該氧化鎂層遠離半導體奈米碳管層的表面。
  8. 如請求項1所述的N型薄膜電晶體,其中,所述功能介質層的厚度為20奈米-40奈米。
  9. 如請求項1所述的N型薄膜電晶體,其中,所述功能介質層的材料為氧化鋁、氧化鉿、氧化釔中的一種或幾種。
  10. 如請求項1所述的N型薄膜電晶體,其中,進一步包括另一氧化鎂層,該另一氧化鎂層設置於所述半導體奈米碳管層與閘極絕緣層之間,並與所述半導體奈米碳管層接觸。
TW104109112A 2014-12-31 2015-03-20 N型薄膜電晶體 TWI553883B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410848450.6A CN105810749B (zh) 2014-12-31 2014-12-31 N型薄膜晶体管

Publications (2)

Publication Number Publication Date
TW201624728A TW201624728A (zh) 2016-07-01
TWI553883B true TWI553883B (zh) 2016-10-11

Family

ID=56165281

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104109112A TWI553883B (zh) 2014-12-31 2015-03-20 N型薄膜電晶體

Country Status (3)

Country Link
US (2) US9583723B2 (zh)
CN (1) CN105810749B (zh)
TW (1) TWI553883B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810586B (zh) * 2014-12-31 2018-10-02 清华大学 N型薄膜晶体管的制备方法
US9966416B2 (en) * 2016-05-03 2018-05-08 Tsinghua Univeristy Three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
US10177199B2 (en) 2016-05-03 2019-01-08 Tsinghua University Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201110354A (en) * 2009-09-01 2011-03-16 Hon Hai Prec Ind Co Ltd Thin film transistor
US8125824B1 (en) * 2010-09-02 2012-02-28 Lockheed Martin Corporation Nanotube random access memory (NRAM) and transistor integration
TW201246309A (en) * 2011-05-04 2012-11-16 Univ Nat Cheng Kung Method of fabricating thin film transistor and top-gate type thin film transistor
WO2014043514A1 (en) * 2012-09-14 2014-03-20 University Of Connecticut Method of making a nanotube array structure

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9311129D0 (en) * 1993-05-28 1993-07-14 Philips Electronics Uk Ltd Electronic devices with-film circuit elements forming a sampling circuit
US5804837A (en) * 1994-06-27 1998-09-08 Samsung Electronics Co., Ltd. Polysilicon thin-film transistor and method for fabricating the same
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
TW324862B (en) * 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
KR100399291B1 (ko) * 1997-01-27 2004-01-24 가부시키가이샤 아드반스트 디스프레이 반도체 박막트랜지스터, 그 제조방법, 반도체 박막트랜지스터어레이 기판 및 해당 반도체 박막트랜지스터어레이 기판을 사용한 액정표시장치
JP3804594B2 (ja) * 2002-08-02 2006-08-02 日本電気株式会社 触媒担持基板およびそれを用いたカーボンナノチューブの成長方法ならびにカーボンナノチューブを用いたトランジスタ
US7253434B2 (en) 2002-10-29 2007-08-07 President And Fellows Of Harvard College Suspended carbon nanotube field effect transistor
KR100647305B1 (ko) * 2004-12-23 2006-11-23 삼성에스디아이 주식회사 광전소자 및 이를 이용한 램프 및 디스플레이패널
JP4891550B2 (ja) 2005-02-10 2012-03-07 独立行政法人科学技術振興機構 n型トランジスタ、n型トランジスタセンサ及びn型トランジスタ用チャネルの製造方法
WO2007047949A2 (en) 2005-10-20 2007-04-26 The Trustees Of Boston College Methods for growing carbon nanotubes on single crystal substrates
CN102222765B (zh) 2006-03-10 2012-12-12 株式会社半导体能源研究所 存储元件以及半导体器件
US8216636B2 (en) 2006-07-28 2012-07-10 Nanyang Technological University Method of aligning nanotubes
GB0801494D0 (en) * 2007-02-23 2008-03-05 Univ Ind & Acad Collaboration Nonvolatile memory electronic device using nanowire used as charge channel and nanoparticles used as charge trap and method for manufacturing the same
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
US8319214B2 (en) * 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP5489445B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US8435832B2 (en) 2011-05-26 2013-05-07 Cbrite Inc. Double self-aligned metal oxide TFT
JP4982619B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
CN103762247B (zh) * 2014-01-10 2016-07-06 北京京东方光电科技有限公司 薄膜晶体管、阵列基板及其制作方法及有机发光显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201110354A (en) * 2009-09-01 2011-03-16 Hon Hai Prec Ind Co Ltd Thin film transistor
US8125824B1 (en) * 2010-09-02 2012-02-28 Lockheed Martin Corporation Nanotube random access memory (NRAM) and transistor integration
TW201246309A (en) * 2011-05-04 2012-11-16 Univ Nat Cheng Kung Method of fabricating thin film transistor and top-gate type thin film transistor
WO2014043514A1 (en) * 2012-09-14 2014-03-20 University Of Connecticut Method of making a nanotube array structure

Also Published As

Publication number Publication date
US20170133612A1 (en) 2017-05-11
TW201624728A (zh) 2016-07-01
US9786854B2 (en) 2017-10-10
CN105810749A (zh) 2016-07-27
US20160190495A1 (en) 2016-06-30
CN105810749B (zh) 2018-12-21
US9583723B2 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
TWI550878B (zh) N型薄膜電晶體
TWI578545B (zh) N型薄膜電晶體
US10790335B2 (en) Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
TWI572554B (zh) 奈米碳管複合膜
TW201624725A (zh) N型薄膜電晶體的製備方法
TWI573264B (zh) 薄膜電晶體
TWI553883B (zh) N型薄膜電晶體
CN105097429B (zh) 碳纳米管复合膜的制备方法
TWI578522B (zh) N型薄膜電晶體
TWI658598B (zh) N型薄膜電晶體的製備方法
US9966416B2 (en) Three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit