CN105810749A - N型薄膜晶体管 - Google Patents

N型薄膜晶体管 Download PDF

Info

Publication number
CN105810749A
CN105810749A CN201410848450.6A CN201410848450A CN105810749A CN 105810749 A CN105810749 A CN 105810749A CN 201410848450 A CN201410848450 A CN 201410848450A CN 105810749 A CN105810749 A CN 105810749A
Authority
CN
China
Prior art keywords
layer
semiconductor carbon
carbon nanometer
nanometer tube
tube layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410848450.6A
Other languages
English (en)
Other versions
CN105810749B (zh
Inventor
李关红
李群庆
金元浩
范守善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Original Assignee
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Tsinghua University
Priority to CN201410848450.6A priority Critical patent/CN105810749B/zh
Priority to TW104109112A priority patent/TWI553883B/zh
Priority to US14/985,246 priority patent/US9583723B2/en
Publication of CN105810749A publication Critical patent/CN105810749A/zh
Priority to US15/409,849 priority patent/US9786854B2/en
Application granted granted Critical
Publication of CN105810749B publication Critical patent/CN105810749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/88Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种N型薄膜晶体管,其包括:一绝缘基底;一栅极,所述栅极设置于所述绝缘基底的表面;一栅极绝缘层,所述栅极绝缘层设置于所述栅极远离绝缘基底的表面;一半导体碳纳米管层,所述半导体碳纳米管层设置于所述栅极绝缘层远离栅极的表面;一源极及一漏极,所述源极和漏极间隔设置,且分别与该半导体碳纳米管层电连接,源极与漏极之间的半导体碳纳米管层形成一沟道;一功能介质层,所述功能介质层设置于所述半导体碳纳米管层远离所述栅极绝缘层的表面;其中,进一步包括一氧化镁层,所述氧化镁层设置于所述半导体碳纳米管层与功能介质层之间,并分别与半导体碳纳米管层、功能介质层接触设置。

Description

N型薄膜晶体管
技术领域
本发明涉及一种薄膜晶体管,尤其涉及一种基于氧化镁双介质层的N型薄膜晶体管。
背景技术
碳纳米管由于其优异的电学、光学和力学性质成为了新一代半导体材料的有力竞争者,目前已经广泛用于薄膜晶体管的制备和研究。科学研究表明,碳纳米管本身表现为本征半导体,但在通常情况下如空气中碳纳米管表现为P型半导体特征,所以容易制备P型薄膜晶体管。但仅有P型薄膜晶体管会极大降低集成电路的相关性能,增加损耗。
现有技术中,基于碳纳米管的N型薄膜晶体管的制备方法主要有化学掺杂、选择低功函数金属做电极材料等。然而这些方法也存在一些问题,如使用化学掺杂的方法无法保持器件性能长期稳定,而且存在掺杂扩散污染的潜在缺点;选择低功函数金属做电极材料,对于N型单极性特征表现不明显。
发明内容
有鉴于此,确有必要提供一种制备方法简单、性能稳定的N型薄膜晶体管。
一种N型薄膜晶体管,其包括:一绝缘基底;一栅极,所述栅极设置于所述绝缘基底的表面;一栅极绝缘层,所述栅极绝缘层设置于所述栅极远离绝缘基底的表面;一半导体碳纳米管层,所述半导体碳纳米管层设置于所述栅极绝缘层远离栅极的表面;一源极及一漏极,所述源极和漏极间隔设置,且分别与该半导体碳纳米管层电连接,源极与漏极之间的半导体碳纳米管层形成一沟道;一功能介质层,所述功能介质层设置于所述半导体碳纳米管层远离所述栅极绝缘层的表面;其中,进一步包括一氧化镁层,所述氧化镁层设置于所述半导体碳纳米管层与功能介质层之间,并分别与半导体碳纳米管层、功能介质层接触设置。
与现有技术相比较,本发明提供的N型薄膜晶体管具有以下优点:由于半导体碳纳米管层表面设置有氧化镁层和功能介质层组成的双介质层,使得所述薄膜晶体管表现出良好的N型单极性且性能稳定;并且所述氧化镁层102的设置可使得半导体碳纳米管层101的N型特性进一步显著增加。
附图说明
图1为本发明第一实施例提供的N型薄膜晶体管的剖视图。
图2为本发明第一实施例中半导体碳纳米管层的扫描电镜照片。
图3为只沉积氧化镁层的薄膜晶体管的I-V图。
图4为只沉积功能介质层的薄膜晶体管的I-V图。
图5为本发明第一实施例的N型薄膜晶体管的I-V图。
图6为本发明第一实施例提供的N型薄膜晶体管的制备方法流程图。
图7为本发明第二实施例提供的N型薄膜晶体管的剖视图。
图8为本发明第二实施例提供的N型薄膜晶体管的制备方法流程图。
主要元件符号说明
N型薄膜晶体管 10,20
半导体碳纳米管层 101
氧化镁层 102
功能介质层 103
源极 104
漏极 105
栅极 106
栅极绝缘层 107
另一氧化镁层 108
绝缘基底 110
沟道 125
如下具体实施例将结合上述附图进一步说明本发明。
具体实施方式
下面将结合具体实施例,对本发明提供的N型薄膜晶体管,N型薄膜晶体管的制备方法作进一步详细说明。
请参阅图1,本发明第一实施例提供的N型薄膜晶体管10,包括一绝缘基底110、一半导体碳纳米管层101、一源极104、一漏极105、一氧化镁层102、一功能介质层103及一栅极106。所述半导体碳纳米管层101设置于绝缘基底110表面。所述源极104、漏极105间隔设置,并分别与该半导体碳纳米管层101电连接。位于源极104与漏极105之间的半导体碳纳米管层101形成一沟道125。所述功能介质层103设置于所述半导体碳纳米管层101远离绝缘基底110的表面。所述氧化镁层102设置于所述半导体碳纳米管层101与功能介质层103之间,并与所述半导体碳纳米管层101接触设置。所述栅极106设置于所述功能介质层103远离所述半导体碳纳米管层101的表面,并与所述半导体碳纳米管层101、源极104、漏极105绝缘设置。所述N型薄膜晶体管10为顶栅型薄膜晶体管。
具体地,所述绝缘基底110起支撑作用,该绝缘基底110的材料不限,可选择为玻璃、石英、陶瓷、金刚石等硬性材料,也可选择塑料、树脂等柔性材料。进一步,所述绝缘基底110为一柔性材料,如聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚酰亚胺等柔性材料。本实施例中,所述绝缘基底110的材料为柔性材料,优选为聚对苯二甲酸乙二醇酯。所述绝缘基底110用于对N型薄膜晶体管10提供支撑。
所述半导体碳纳米管层101包括多个碳纳米管,该多个碳纳米管相互连接形成一连续的导电网络结构。所述半导体碳纳米管层101可为一纯碳纳米管结构,所述纯碳纳米管结构由多个碳纳米管组成,多个碳纳米管的排列方向可以是无序的、无规则的,比如多个碳纳米管交叉、缠绕排列的网状结构。所述半导体碳纳米管层101中多个碳纳米管的排列方向也可以是有序的、有规则的,比如多个碳纳米管沿同一方向排列或分别沿两个方向有序排列。所述半导体碳纳米管层101也可以由碳纳米管膜、碳纳米管线状结构或碳纳米管线状结构与碳纳米管膜的组合构成。所述碳纳米管线状结构可由单根或者多根平行排列的碳纳米管线组成。所述半导体碳纳米管层101可以是一自支撑结构,所谓自支撑是指碳纳米管层不需要大面积的载体支撑,而只要相对两边提供支撑力即能整体上悬空而保持自身层状状态。所述半导体碳纳米管层101也可形成在一绝缘支撑体的表面。所述半导体碳纳米管层101可由单层或多层碳纳米管组成。
所述半导体碳纳米管层101整体上表现为半导体性质。所述半导体碳纳米管层101中半导体性碳纳米管所占比例为大于66.7%,优选地,半导体性碳纳米管所占比例为90%-100%,优选地,所述半导体碳纳米管层101由纯半导体性的碳纳米管组成。所述半导体碳纳米管层101可由多根交错排列的单壁碳纳米管组成。该半导体碳纳米管层101中的单壁碳纳米管的直径小于2纳米,单壁碳纳米管的长度为2微米-4微米,该半导体碳纳米管层101的厚度为0.5纳米-2纳米。优选地,该单壁碳纳米管的直径为0.9纳米-1.4纳米。
请参阅图2,本实施例中,所述半导体碳纳米管层101是由单层单壁碳纳米管组成,该半导体碳纳米管层101中半导体性碳纳米管所占比例为98%。所述半导体碳纳米管层101中多个单壁碳纳米管交叉、缠绕形成网络结构,该半导体碳纳米管层101中单壁碳纳米管的直径为1.2纳米,即该半导体碳纳米管层101厚度为1.2纳米。
所述功能介质层103设置于所述半导体碳纳米管层101远离绝缘基底110的表面。优选地,所述功能介质层103设置于所述半导体碳纳米管层101的整个表面。所述功能介质层103的材料可对该半导体碳纳米管层101进行电子掺杂,并具有良好的绝缘效果和隔绝空气中的氧气和水分子的作用。进而,符合上述条件的材料(不包括氧化镁)均适用于功能介质层103,如氧化铝、氧化铪、氧化钇等。具体地,所述功能介质层103设置于所述栅极106与所述半导体碳纳米管层101、源极104、及漏极105之间,可以起到绝缘的作用,又由于所述功能介质层103的结构致密,该功能介质层103可使得所述半导体碳纳米管层101与空气中的氧气与水分子隔绝;所述功能介质层103的结构中存在正电荷缺陷,可对所述半导体碳纳米管层101进行电子掺杂,从而使得半导体碳纳米管层101具有N型特性。所述功能介质层103的厚度为20-40纳米。优选地,该功能介质层103的厚度为25-30纳米。本实施例中,所述功能介质层103的材料为氧化铝,所述功能介质层103的厚度为30纳米。
所述氧化镁层102设置于所述半导体碳纳米管层101与功能介质层103之间,并与所述半导体碳纳米管层101接触设置。具体地,所述氧化镁层102连续且直接附着于所述半导体碳纳米管层101远离绝缘基底110的表面,所述氧化镁层102附着于所述半导体碳纳米管层101表面的面积大于等于80%。优选地,所述氧化镁层102附着于所述半导体碳纳米管层101的整个表面,以确保该半导体碳纳米管层101中的碳纳米管与空气完全隔离。所述氧化镁层102连续覆盖于所述沟道125的表面,并确保沟道125与空气完全隔离。所述功能介质层103直接附着于该氧化镁层102远离半导体碳纳米管层101的表面。优选地,该功能介质层103附着于该氧化镁层102的整个表面。
所述氧化镁层102可隔绝所述半导体碳纳米管层101与空气中的水分子接触,并且还可吸收该半导体碳纳米管层101中的水分子。该氧化镁层102降低了水分子与半导体碳纳米管层101中电子结合的几率,从而使得所述半导体碳纳米管层101中的电子数量提高,并相应降低了半导体碳纳米管层101中的空穴数量。所以,所述氧化镁层102可增加半导体碳纳米管层101的N型特性,并相应降低半导体碳纳米管层101的P型特性。进而,在所述半导体碳纳米管层101与功能介质层103之间进一步设置一氧化镁层102后,该氧化镁层102可显著降低半导体碳纳米管层101的P型特性,并使得半导体碳纳米管层101的N型特性进一步显著增加。
所述氧化镁层102的厚度为1-15纳米。优选地,该氧化镁层102的厚度为1-10纳米。可以理解,所述氧化镁层102的厚度大于等于1纳米时,其结构就会越稳定,降低半导体层碳纳米管层101空穴数量越显著;所述氧化镁层102的厚度小于等于15纳米时,所述栅极106越接近沟道125、源极104、漏极105,薄膜晶体管10的调制效率会相应提高。本实施例中,所述氧化镁层102的厚度为1纳米。
进一步,所述半导体碳纳米管层101与绝缘基底110接触的表面也可包括所述氧化镁层102,使得所述半导体碳纳米管层101相对的两个表面均覆盖有氧化镁层102,半导体碳纳米管层101夹持于二氧化镁层102之间,从而进一步确保该半导体碳纳米管层101中的碳纳米管与空气完全隔离。
所述栅极106设置于所述功能介质层103远离所述半导体碳纳米管层101的表面,该栅极106通过所述功能介质层103与所述沟道125绝缘设置,并且该栅极106的长度可略小于该沟道125的长度。所述栅极106均由导电材料组成,该导电材料可选择为金属、ITO、ATO、导电银胶、导电聚合物以及导电碳纳米管等。该金属材料可以为铝、铜、钨、钼、金、钛、钯或任意组合的合金。本实施例中,所述栅极106为金属Au和Ti得到的金属复合结构,具体地,所述金属复合结构是由金属Au在金属Ti的表面复合而成。
所述源极104、漏极105均由导电材料组成,该导电材料可选择为金属、ITO、ATO、导电银胶、导电聚合物以及导电碳纳米管等。该金属材料可以为铝、铜、钨、钼、金、钛、钯或任意组合的合金。优选地,所述源极104和漏极105均为一层导电薄膜,该导电薄膜的厚度为2纳米-50纳米。本实施例中,所述源极104、漏极105为金属Au和Ti得到的金属复合结构,具体地,所述金属复合结构是由金属Au在金属Ti的表面复合而成,所述金属Ti的厚度为2纳米,金属Au的厚度为50纳米。本实施例中,所述源极104、漏极105间隔设置于所述绝缘基底110的表面,且分别与所述半导体碳纳米管层101相对的两边缘电连接,从而在所述源极104及漏极105之间形成所述沟道125。
使用时,将源极104接地,在栅极106上施加一栅极电压Vg,并在漏极105上施加一漏极电压Vd。当栅极106施加一定的正电压或负电压,在沟道125中产生电场,并在沟道125表面处产生载流子。随着栅极电压的增加,沟道125转变为载流子积累层,当栅极电压达到源极104和漏极105之间的开启电压时,源极104与漏极105之间的沟道125导通,从而会在源极104和漏极105之间产生电流,从而使得薄膜晶体管处于开启状态。
请参阅图3,图3为半导体碳纳米管表面只沉积氧化镁层102的薄膜晶体管的测试图。从图中可以看出,半导体碳纳米管层101表面沉积氧化镁层102的薄膜晶体管,与未沉积氧化镁层102的薄膜晶体管对比,P型特性明显降低,而N型特性有相应提升。
请参阅图4,图4为半导体碳纳米管表面只沉积功能介质层103的薄膜晶体管的测试图。从图中可以看出,半导体碳纳米管层101表面只沉积功能介质层103的薄膜晶体管的N型特性显著增加,而P型特性没有明显改变,具体地,所述薄膜晶体管表现为双极性特征。
请参阅图5,图5为本发明第一实施例提供的薄膜晶体管。从图中可以看出,同时沉积氧化镁层102和功能介质层103的半导体碳纳米管层101的薄膜晶体管只表现为N型特征。
本发明提供的N型薄膜晶体管,所述半导体碳纳米管层101表面设置一功能介质层103和一氧化镁层102,所述功能介质层103的结构致密且存在正电荷缺陷,可向所述半导体碳纳米管层101提供电子,使得半导体碳纳米管层101具有N型特性;所述氧化镁层102可隔绝所述半导体碳纳米管层101与空气中的水分子接触,并吸收该半导体碳纳米管层101中的水分子,降低水分子与半导体碳纳米管层101中电子结合的几率,从而显著降低半导体碳纳米管层101的P型特性,并且所述氧化镁层102的设置可使得半导体碳纳米管层101的N型特性进一步显著增加。所以,所述薄膜晶体管10表现出良好的N型单极性且性能稳定。
请参阅图6,本发明第一实施例还提供一种N型薄膜晶体管10的制备方法,该制备方法依次包括以下步骤:
S11,提供一绝缘基底110,在所述绝缘基底110表面形成一半导体碳纳米管层101;
S12,形成间隔设置的一源极104和一漏极105与所述半导体碳纳米管层101电连接;
S13,在所述半导体碳纳米管层101远离所述绝缘基底110的表面形成一氧化镁层102;
S14,在所述氧化镁层102远离所述半导体碳纳米管层101的表面形成一功能介质层103;以及
S15,在所述功能介质层103远离所述氧化镁层102的表面形成一栅极106与所述半导体碳纳米管层101绝缘设置。
在步骤S11中,所述半导体碳纳米管层101整体表现出良好的半导体性。该半导体碳纳米管层101可仅由半导体性碳纳米管组成,也可由半导体性碳纳米管与少量金属性碳纳米管共同组成。
具体的,所述半导体碳纳米管层101可通过以下步骤设置在所述绝缘基底110的表面:
步骤S111,提供半导体性碳纳米管颗粒;
步骤S112,将所述半导体性碳纳米管颗粒与溶剂混合,得到一碳纳米管悬浮液;
步骤S113,将所述碳纳米管悬浮液中的碳纳米管沉积于所述绝缘基底110的表面,形成一半导体碳纳米管层101。
在步骤S111中,所述半导体性碳纳米管颗粒可为通过电弧放电法制备得到的混合型单壁碳纳米管,也可为进一步通过化学分离方法得到纯半导体性碳纳米管或含少量金属性的碳纳米管,只要所述碳纳米管颗粒中半导体性碳纳米管所占比例大于66.7%,以使所述碳纳米管颗粒整体表现出半导体性即可。本实施例中,所述半导体性碳纳米管颗粒为通过电弧放电法得到的混合型单壁碳纳米管,再经过化学分离,得到含半导体性碳纳米管比例为98%的碳纳米管颗粒。
在步骤S112中,所述形成碳纳米管悬浮液的方法可为搅拌法或超声分散法等,只要使得所述半导体性碳纳米管颗粒均匀分散于该碳纳米管悬浮液中即可。具体地,将一定质量的半导体性碳纳米管颗粒放置于一定体积的溶剂中,然后超声一段时间,以使所述半导体性碳纳米管颗粒均匀分散。所述超声的时间可为30分钟~3小时。所述超声的功率可为300瓦~600瓦。所述溶剂不限,只要所述半导体性碳纳米管颗粒不与溶剂反应,而是形成悬浮液即可。所述溶剂优选为水,乙醇,N-甲基吡咯烷酮(NMP),丙酮,氯仿,四氢呋喃等,由于其含有羟基或羧基等极性基团,从而其表现出极强的极性,具有较大的介电常数。该半导体性碳纳米管颗粒与溶剂的混合比例不限,只要可使该碳纳米管悬浮液沉积的半导体碳纳米管层101为一导电网络即可。本实施例中,通过超声将半导体性碳纳米管颗粒分散于NMP中,所述半导体碳纳米管颗粒与所述NMP的混合比例为1mg:30mL。
在步骤S113中,在碳纳米管沉积于绝缘基底110的表面之前,为了使所述碳纳米管更好地贴附于所述绝缘基底110的表面,可预先对所述绝缘基底110的表面进行预处理,使绝缘基底110的表面带有极性基团。
本实施例中,对所述绝缘基底110进行预处理具体包括以下步骤:首先,利用离子刻蚀法对所述绝缘基底110进行亲水处理;然后,将亲水处理后的绝缘基底110用一有机溶剂进行功能化处理。其中,所述有机溶剂为氨丙基三乙氧基硅烷(APTES)溶液,亲水处理后的绝缘基底110可与APTES更好的结合,而APTES中的氨基可以与碳纳米管很好的结合,从而使得碳纳米管颗粒可以快速且牢固的粘附于绝缘基底110的表面。
所述沉积碳纳米管的步骤具体为:将预处理后的绝缘基底110预先放入一容器的底部,然后将碳纳米管悬浮液置于该容器内。经过一段时间的静置,所述碳纳米管在重力以及绝缘基底110表面极性基团的作用下,会缓慢的沉积于所述绝缘基底110的表面,而形成半导体碳纳米管膜。
进一步,所述半导体碳纳米管层101为一自支撑结构,即所述半导体碳纳米管层101是由多根碳纳米管线或碳纳米管膜组成,则该半导体碳纳米管层101可通过将自支撑的碳纳米管线或碳纳米管膜直接铺设在绝缘基底110表面形成。所述碳纳米管线可由碳纳米管拉膜通过有机溶剂处理得到。具体地,将有机溶剂浸润所述碳纳米管拉膜的整个表面,在挥发性有机溶剂挥发时产生的表面张力的作用下,碳纳米管拉膜中的相互平行的多个碳纳米管通过范德华力紧密结合,从而使碳纳米管拉膜收缩为一碳纳米管线。其中,所述有机溶剂为挥发性有机溶剂,如乙醇、甲醇、丙醇、二氯乙烷或氯仿,本实施例中采用乙醇。
在步骤S12中,所述源极104、漏极105可通过磁控溅射法、蒸镀法、电子束沉积法等形成于所述半导体碳纳米管层101的表面,也可以通过丝网印刷、刀片刮涂等方法直接涂覆导电浆料于半导体碳纳米管层101表面的方式形成。本实施例中,所述源极104、漏极105为通过蒸镀法在所述半导体碳纳米管层101的表面复合沉积得到。
在步骤S13中,所述氧化镁层102可通过磁控溅射法、蒸镀法、电子束沉积法等形成于所述半导体碳纳米管层101的整个表面,从而将半导体碳纳米管层101与空气、水分子等隔绝。具体地,在沉积过程中,所述氧化镁层102连续附着于该半导体碳纳米管层101远离绝缘基底110的表面,以确保该半导体碳纳米管层101中的碳纳米管与空气完全隔离。本实施例中,所述氧化镁层102为通过电子束蒸镀法形成于该半导体碳纳米管层101的表面,所述氧化镁层102的厚度为1纳米。
在步骤S14中,所述功能介质层103通过原子层沉积工艺在120℃下形成于所述氧化镁层102的表面,从而使得所述功能介质层103结构致密,而且结构中形成正电荷缺陷,从而使得该功能介质层103不仅可起到良好的绝缘作用,还能起到电子掺杂的效果。其中,该制备方法所采用的生长源为三甲基铝和水,载气为氮气。所述功能介质层103的厚度为20-40纳米,优选地,该功能介质层103的厚度为25-30纳米。本实施例中,所述功能介质层103的厚度为30纳米。
在步骤S15中,所述栅极106可通过磁控溅射法、蒸镀法、电子束沉积法或原子层沉积法等形成在所述功能介质层103的表面,也可以通过丝网印刷、刀片刮涂等方法直接涂覆导电浆料于所述功能介质层103的表面的方式形成。本实施例中,通过蒸镀法在所述功能介质层103表面沉积Au和Ti的组合结构作为所述栅极106。
进一步,设置所述半导体碳纳米管层101之前,进一步包括一在所述绝缘基底110的表面形成另一氧化镁层108的步骤,该另一氧化镁层108设置于所述半导体碳纳米管层101与绝缘基底110之间,并与所述半导体碳纳米管层101接触,在形成半导体碳纳米管层101后再一次沉积氧化镁层102,从而使得所述半导体碳纳米管层101相对的两个表面均覆盖有氧化镁层,确保该半导体碳纳米管层101中的碳纳米管与空气完全隔离。
本发明提供的N型薄膜晶体管的制备方法,通过在所述半导体碳纳米管层101表面沉积一氧化镁层102及一功能介质层103,使得半导体碳纳米管层101呈现N型半导体性,从而能够得到N型的薄膜晶体管,制备方法简单,无污染,并且性能稳定,能够延长N型薄膜晶体管的使用寿命。进一步,所述N型薄膜晶体管的制备方法能够与目前的半导体加工工艺完全兼容,可与光刻等半导体加工过程穿插进行。另外,该制备方法可将P型碳纳米管器件有效改变为N型碳纳米管器件,从而可容易实现P型与N型器件共同组成CMOS高效电路的制备,从而可极大提高集成电路的相关性能,并且减少损耗。
请参阅图7,本发明第二实施例提供的N型薄膜晶体管20,包括一绝缘基底110、一栅极106、一栅极绝缘层107、一半导体碳纳米管层101、一氧化镁层102、一功能介质层103、一源极104及一漏极105。所述栅极106设置于所述绝缘基底110的表面。所述栅极绝缘层107设置于所述栅极106远离绝缘基底110的表面。所述半导体碳纳米管层101设置于所述栅极绝缘层107远离栅极106的表面。所述源极104与漏极105间隔设置,且所述源极104及漏极105与所述半导体碳纳米管层101电连接。位于源极104与漏极105之间的半导体碳纳米管层101形成一沟道125。所述栅极106通过所述栅极绝缘层107与所述半导体碳纳米管层101、所述源极104及漏极105绝缘设置。所述功能介质层103设置于所述半导体碳纳米管层101远离所述栅极绝缘层107的表面。所述氧化镁层102设置于所述半导体碳纳米管层101与功能介质层103之间,并与所述半导体碳纳米管层101接触设置。
本发明第二实施例提供的N型薄膜晶体管20与第一实施例提供的N型薄膜晶体管10基本相同,其区别在于:第二实施例为底栅型薄膜晶体管,即,所述栅极106设置于所述半导体碳纳米管层101与绝缘基底110之间,所述栅极106通过所述栅极绝缘层107与所述半导体碳纳米管层101、所述源极104及漏极105绝缘设置。所述功能介质层103设置于所述半导体碳纳米管层101远离所述栅极绝缘层107的表面。所述氧化镁层102设置于所述半导体碳纳米管层101与功能介质层103之间,并分别与半导体碳纳米管层101、功能介质层103接触设置。
进一步,所述半导体碳纳米管层101与栅极绝缘层107之间也可包括另一氧化镁层108,该另一氧化镁层108与所述半导体碳纳米管层101接触,使得所述半导体碳纳米管层101相对的两个表面均覆盖有氧化镁层,半导体碳纳米管层101夹持于二氧化镁层之间,从而进一步确保该半导体碳纳米管层101中的碳纳米管与空气完全隔离。
所述栅极绝缘层107材料可选择为氧化铝、氧化铪、氮化硅、氧化硅等硬性材料或苯并环丁烯(BCB)、聚酯或丙烯酸树脂等柔性材料。该栅极绝缘层107的厚度为0.5纳米~100微米。本实施例中,所述栅极绝缘层107的材料为氧化铝,其厚度为40纳米。
请参阅图8,本发明第二实施例还提供一种N型薄膜晶体管20的制备方法,该制备方法依次包括以下步骤:
S21,提供一绝缘基底110,在所述绝缘基底110的一表面形成一栅极106;
S22,在所述栅极106远离绝缘基底110的表面形成一栅极绝缘层107;
S23,在所述栅极绝缘层107远离栅极106的表面形成一半导体碳纳米管层101;
S24,形成间隔设置的一源极104和一漏极105,使得源极104、漏极105与所述半导体碳纳米管层101电连接;
S25,在所述半导体碳纳米管层101远离栅极绝缘层107的表面形成一氧化镁层102;
S26,在所述氧化镁层102远离该半导体碳纳米管层101的表面形成一功能介质层103。
本发明第二实施例提供的N型薄膜晶体管20的制备方法与第一实施例提供的N型薄膜晶体管10的制备方法基本相同,其区别在于:第二实施例先沉积所述栅极106于所述绝缘基底110表面,而且进一步包括一栅极绝缘层107的制备过程。所述半导体碳纳米管层101、氧化镁层102、功能介质层103从下至上依次沉积于所述栅极绝缘层107的表面,且半导体碳纳米管层101与所述栅极106通过所述栅极绝缘层107绝缘设置。
在步骤S22中,所述栅极绝缘层107通过磁控溅射法、电子束沉积法或原子层沉积法等形成于所述栅极106远离绝缘基底110的表面并覆盖所述栅极106。本实施例中,所述栅极绝缘层107通过原子层沉积法形成,该栅极绝缘层107为氧化铝层。
另外,本领域技术人员还可在本发明精神内作其它变化,当然这些依据本发明精神所作的变化,都应包含在本发明所要求保护的范围内。

Claims (10)

1.一种N型薄膜晶体管,其包括:
一绝缘基底;
一栅极,所述栅极设置于所述绝缘基底的表面;
一栅极绝缘层,所述栅极绝缘层设置于所述栅极远离绝缘基底的表面;
一半导体碳纳米管层,所述半导体碳纳米管层设置于所述栅极绝缘层远离栅极的表面;
一源极及一漏极,所述源极和漏极间隔设置,且分别与该半导体碳纳米管层电连接,源极与漏极之间的半导体碳纳米管层形成一沟道;
一功能介质层,所述功能介质层设置于所述半导体碳纳米管层远离所述栅极绝缘层的表面;
其特征在于,进一步包括一氧化镁层,所述氧化镁层设置于所述半导体碳纳米管层与功能介质层之间,并与所述半导体碳纳米管层接触设置。
2.如权利要求1所述的N型薄膜晶体管,其特征在于,所述半导体碳纳米管层为由多个单壁碳纳米管组成的导电网络结构。
3.如权利要求1所述的N型薄膜晶体管,其特征在于,所述半导体碳纳米管层的厚度为0.5纳米-2纳米。
4.如权利要求1所述的N型薄膜晶体管,其特征在于,所述氧化镁层连续且直接附着于所述半导体碳纳米管层表面的面积大于等于80%。
5.如权利要求1所述的N型薄膜晶体管,其特征在于,所述氧化镁层连续且直接附着于所述半导体碳纳米管层的整个表面。
6.如权利要求1所述的N型薄膜晶体管,其特征在于,所述氧化镁层的厚度为1纳米-15纳米。
7.如权利要求1所述的N型薄膜晶体管,其特征在于,所述功能介质层直接附着于该氧化镁层远离半导体碳纳米管层的表面。
8.如权利要求1所述的N型薄膜晶体管,其特征在于,所述功能介质层的厚度为20纳米-40纳米。
9.如权利要求1所述的N型薄膜晶体管,其特征在于,所述功能介质层的材料为氧化铝、氧化铪、氧化钇中的一种或几种。
10.如权利要求1所述的N型薄膜晶体管,其特征在于,进一步包括另一氧化镁层,该另一氧化镁层设置于所述半导体碳纳米管层与栅极绝缘层之间,并与所述半导体碳纳米管层接触。
CN201410848450.6A 2014-12-31 2014-12-31 N型薄膜晶体管 Active CN105810749B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410848450.6A CN105810749B (zh) 2014-12-31 2014-12-31 N型薄膜晶体管
TW104109112A TWI553883B (zh) 2014-12-31 2015-03-20 N型薄膜電晶體
US14/985,246 US9583723B2 (en) 2014-12-31 2015-12-30 N-type thin film transistor
US15/409,849 US9786854B2 (en) 2014-12-31 2017-01-19 N-type thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410848450.6A CN105810749B (zh) 2014-12-31 2014-12-31 N型薄膜晶体管

Publications (2)

Publication Number Publication Date
CN105810749A true CN105810749A (zh) 2016-07-27
CN105810749B CN105810749B (zh) 2018-12-21

Family

ID=56165281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410848450.6A Active CN105810749B (zh) 2014-12-31 2014-12-31 N型薄膜晶体管

Country Status (3)

Country Link
US (2) US9583723B2 (zh)
CN (1) CN105810749B (zh)
TW (1) TWI553883B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810586B (zh) * 2014-12-31 2018-10-02 清华大学 N型薄膜晶体管的制备方法
US9966416B2 (en) * 2016-05-03 2018-05-08 Tsinghua Univeristy Three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
US10177199B2 (en) * 2016-05-03 2019-01-08 Tsinghua University Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762247A (zh) * 2014-01-10 2014-04-30 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及有机发光显示面板
CN103887309A (zh) * 2012-12-21 2014-06-25 富士通株式会社 半导体器件、制造半导体器件的方法、电源及高频放大器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9311129D0 (en) * 1993-05-28 1993-07-14 Philips Electronics Uk Ltd Electronic devices with-film circuit elements forming a sampling circuit
US5804837A (en) * 1994-06-27 1998-09-08 Samsung Electronics Co., Ltd. Polysilicon thin-film transistor and method for fabricating the same
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
TW324862B (en) * 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
KR100399291B1 (ko) * 1997-01-27 2004-01-24 가부시키가이샤 아드반스트 디스프레이 반도체 박막트랜지스터, 그 제조방법, 반도체 박막트랜지스터어레이 기판 및 해당 반도체 박막트랜지스터어레이 기판을 사용한 액정표시장치
JP3804594B2 (ja) * 2002-08-02 2006-08-02 日本電気株式会社 触媒担持基板およびそれを用いたカーボンナノチューブの成長方法ならびにカーボンナノチューブを用いたトランジスタ
US7253434B2 (en) 2002-10-29 2007-08-07 President And Fellows Of Harvard College Suspended carbon nanotube field effect transistor
KR100647305B1 (ko) * 2004-12-23 2006-11-23 삼성에스디아이 주식회사 광전소자 및 이를 이용한 램프 및 디스플레이패널
JP4891550B2 (ja) 2005-02-10 2012-03-07 独立行政法人科学技術振興機構 n型トランジスタ、n型トランジスタセンサ及びn型トランジスタ用チャネルの製造方法
WO2007047949A2 (en) 2005-10-20 2007-04-26 The Trustees Of Boston College Methods for growing carbon nanotubes on single crystal substrates
CN101401209B (zh) 2006-03-10 2011-05-25 株式会社半导体能源研究所 存储元件以及半导体器件
WO2008013508A1 (en) 2006-07-28 2008-01-31 Nanyang Technological University Method of aligning nanotubes
GB0801494D0 (en) * 2007-02-23 2008-03-05 Univ Ind & Acad Collaboration Nonvolatile memory electronic device using nanowire used as charge channel and nanoparticles used as charge trap and method for manufacturing the same
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
US7982216B2 (en) * 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP5489446B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
TWI400807B (zh) * 2009-09-01 2013-07-01 Hon Hai Prec Ind Co Ltd 薄膜電晶體
US8125824B1 (en) * 2010-09-02 2012-02-28 Lockheed Martin Corporation Nanotube random access memory (NRAM) and transistor integration
TWI479547B (zh) * 2011-05-04 2015-04-01 Univ Nat Cheng Kung 薄膜電晶體之製備方法及頂閘極式薄膜電晶體
US8435832B2 (en) 2011-05-26 2013-05-07 Cbrite Inc. Double self-aligned metal oxide TFT
JP4982619B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
WO2014043514A1 (en) * 2012-09-14 2014-03-20 University Of Connecticut Method of making a nanotube array structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887309A (zh) * 2012-12-21 2014-06-25 富士通株式会社 半导体器件、制造半导体器件的方法、电源及高频放大器
CN103762247A (zh) * 2014-01-10 2014-04-30 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及有机发光显示面板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LUCKSHITHA SURIYASENA LIYANAGE ETC.: "N-Type Doping of Carbon Nanotube Transistors using Yttrium oxide(Y2Ox)", 《PROCEEDINGS OF TECHNICAL PROGRAM-2014 INTERNATIONAL SYMPOSIUM ON VLSI TECHNOLOGY,SYSTEMS AND APPLICATION(VLSI-TSA)》 *

Also Published As

Publication number Publication date
TW201624728A (zh) 2016-07-01
US20160190495A1 (en) 2016-06-30
CN105810749B (zh) 2018-12-21
US9583723B2 (en) 2017-02-28
TWI553883B (zh) 2016-10-11
US9786854B2 (en) 2017-10-10
US20170133612A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
CN105810748A (zh) N型薄膜晶体管
JP5616227B2 (ja) 堆積物および堆積物を含む電子デバイス
CN105810746A (zh) N型薄膜晶体管
CN105097428B (zh) 碳纳米管复合膜
US20190088722A1 (en) Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
CN105097939B (zh) 薄膜晶体管
CN105810587A (zh) N型薄膜晶体管的制备方法
CN105810749A (zh) N型薄膜晶体管
CN105097429B (zh) 碳纳米管复合膜的制备方法
CN105810586A (zh) N型薄膜晶体管的制备方法
CN105810747A (zh) N型薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant