CN105807886A - 一种芯片唤醒系统及方法以及移动终端 - Google Patents
一种芯片唤醒系统及方法以及移动终端 Download PDFInfo
- Publication number
- CN105807886A CN105807886A CN201410844667.XA CN201410844667A CN105807886A CN 105807886 A CN105807886 A CN 105807886A CN 201410844667 A CN201410844667 A CN 201410844667A CN 105807886 A CN105807886 A CN 105807886A
- Authority
- CN
- China
- Prior art keywords
- chip
- level signal
- interface
- speed
- main equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
Abstract
本发明公开了一种芯片唤醒系统及方法以及移动终端,属于移动终端状态控制技术领域;系统包括主设备芯片以及通过高速芯片接口连接的从设备芯片,并包括主设备芯片与从设备芯片进行点评控制信号传输的独立于高速芯片接口的接口;方法包括:主设备芯片通过独立于高速芯片接口的输出端输出第一电平信号,并通过独立于高速芯片接口的输入端接收到预定状态的电平信号并被唤醒;从设备芯片通过独立于高速芯片接口的输出端输出第二电平信号,并通过独立于高速芯片接口的输入端接收到预定状态的电平信号并被唤醒。上述技术方案的有益效果是:简化整个切换过程的设计,降低控制信号传输的脆弱程度,保证控制唤醒过程的稳定性和可靠性。
Description
技术领域
本发明涉及移动终端状态控制技术领域,尤其涉及一种芯片唤醒系统及方法以及移动终端。
背景技术
移动终端内部通常包括两个处理器:负责计算业务的应用处理器(ApplicationProcessor,AP),以下简称AP芯片;以及负责通信业务的基带处理器(Modem),以下简称Modem芯片。AP芯片与Modem芯片均拥有各自独立的一套运行过程,例如事先各自独立的休眠与唤醒逻辑,以及拥有各自独立的存储器和内存等。
现有技术中,AP芯片与Modem芯片之间通常采用高速芯片接口通信(HighSpeedInter-Chip,HSIC)进行通信。
现有技术中,AP芯片与Modem芯片之间采用HSIC进行通信的过程中,通常会采用HSIC接口内部的电气信号实现彼此之间的唤醒功能,即AP芯片通过电气信号唤醒处于休眠状态的Modem芯片,相应地Modem芯片也可以通过电气信号唤醒处于休眠状态的AP芯片。但是,HSIC接口内部的电气信号本身的复杂性和脆弱程度,导致采用电气信号作为控制信号进行唤醒过程的稳定性和可靠性不足,容易导致唤醒失败。
发明内容
根据现有技术中存在的问题,现提供一种芯片唤醒系统及方法以及移动终端的技术方案,旨在解决现有技术中唤醒移动终端中芯片的方式比较复杂且控制信号质量比较脆弱的问题。
上述技术方案具体包括;
一种芯片唤醒系统,应用于高速芯片接口;其中,包括:
主设备芯片;
从设备芯片,通过所述高速芯片接口与所述主设备芯片连接;
所述主设备芯片通过一独立于所述高速芯片接口之外的输出端输出一第一电平信号,以及通过一独立于所述高速芯片接口之外的输入端接收到预定状态的电平信号唤醒所述主设备芯片侧的高速芯片接口;
所述从设备芯片通过一独立于所述高速芯片接口之外的输出端输出一第二电平信号,以及通过一独立于所述高速芯片接口之外的输入端接收到预定状态的电平信号唤醒所述从设备芯片侧的高速芯片接口。
优选的,该芯片唤醒系统,其中,所述主设备芯片包括:
第一生成单元,用以可控制地生成并输出所述第一电平信号;
第一控制单元,用以接收所述电平信号,以及判断接收到的所述电平信号的状态,并于接收到预定状态的所述电平信号时唤醒所述主设备芯片侧的高速芯片接口。
优选的,该芯片唤醒系统,其中,所述第一控制单元包括:
第一接收模块,用于接收相应的所述电平信号;
第一判断模块,连接所述第一接收模块,用于判断接收到的所述电平信号是否处于所述预定状态,并输出相应的判断结果;
第一唤醒模块,连接所述第一判断模块,用于根据所述判断结果,在接收到的所述电平信号处于所述预定状态时唤醒所述主设备芯片侧的高速芯片接口。
优选的,该芯片唤醒系统,其中,所述主设备芯片上的所述输入端为一中断输入引脚。
优选的,该芯片唤醒系统,其中,所述主设备芯片的所述中断输入引脚接收到电平信号的上升沿时产生一外部中断以唤醒所述主设备芯片侧的高速芯片接口。
优选的,该芯片唤醒系统,其中,所述从设备芯片包括:
第二生成单元,用以可控制的生成并输出所述第二电平信号,
第二控制单元,连接所述第二生成单元,用以接收电平信号,以及判断接收到的所述电平信号的状态,并于接收到预定状态的所述电平信号时唤醒所述从设备芯片侧的高速芯片接口。
优选的,该芯片唤醒系统,其中,所述第二控制单元包括:
第二接收模块,用于接收相应的所述电平信号;
第二判断模块,连接所述第二接收模块,用于判断接收到的所述电平信号是否处于所述预定状态,并输出相应的判断结果;
第二唤醒模块,连接所述第二判断模块,用于根据所述判断结果,在接收到的所述电平信号处于所述预定状态时唤醒所述从设备芯片侧的高速芯片接口。
优选的,该芯片唤醒系统,其中,所述从设备芯片上的所述输入端为一中断输入引脚。
优选的,该芯片唤醒系统,其中,所述从设备芯片的所述中断输入引脚接收到电平信号的上升沿时产生一外部中断以唤醒所述从设备芯片侧的高速芯片接口。
一种芯片唤醒方法,应用于高速芯片接口;其中,包括主设备芯片;
所述主设备芯片通过一独立于所述高速芯片接口之外的输出端输出一第一电平信号;
所述主设备芯片通过一独立于所述高速芯片接口之外的输入端接收到预定状态的电平信号,以唤醒所述主设备芯片侧的高速芯片接口。
优选的,该芯片唤醒方法,其中,唤醒所述主设备芯片的步骤具体包括:
步骤S1a,所述主设备芯片通过一独立于高速芯片接口之外的输出端接收电平信号;
步骤S2a,判断接收到的所述电平信号的电平状态:
若所述电平信号处于所述预定状态,则唤醒所述主设备芯片侧的高速芯片接口。
优选的,该芯片唤醒方法,其中,所述主设备芯片通过一中断输入引脚接收到处于所述预定状态的电平信号并唤醒所述主设备芯片侧的高速芯片接口。
优选的,该芯片唤醒方法,其中,所述主设备芯片的所述中断输入引脚接收到电平信号的上升沿时产生一外部中断以唤醒所述主设备芯片侧的高速芯片接口。
优选的,该芯片唤醒方法,其中,包括通过所述高速芯片接口与所述主设备芯片连接的从设备芯片;
所述从设备芯片通过一独立于所述高速芯片接口之外的输出端输出一第二电平信号;
所述从设备芯片通过一独立于所述高速芯片接口之外的输入端接收到预定状态的电平信号,以唤醒所述从设备芯片侧的高速芯片接口。
优选的,该芯片唤醒方法,其中,唤醒所述从设备芯片的步骤包括:
步骤S1b,所述从设备芯片通过一独立于高速芯片接口之外的输入端接收电平信号;
步骤S2b,判断接收到的所述电平信号的电平状态:
若所述电平信号处于所述预定状态,则唤醒所述从设备芯片侧的高速芯片接口。
优选的,该芯片唤醒方法,其中,所述从设备芯片通过一中断输入引脚接收到处于所述预定状态的电平信号并唤醒所述从设备芯片侧的高速芯片接口。
优选的,该芯片唤醒方法,其中,所述从设备芯片的中断输入引脚接收到电平信号的上升沿时产生一外部中断以唤醒所述从设备芯片侧的高速芯片接口。
一种移动终端,其中,包括上述的芯片唤醒系统。
一种移动终端,其中,采用上述的芯片唤醒方法。
上述技术方案的有益效果是:
1)通过外部中断控制的方式实现移动终端芯片工作状态的切换,简化整个切换过程的设计;
2)通过外部中断控制的方式实现移动终端芯片工作状态的切换,降低了控制信号传输的脆弱程度;
3)通过外部中断控制的方式实现移动终端芯片工作状态的切换,提升唤醒的成功率,保证控制唤醒过程的稳定性和可靠性。
附图说明
图1-2是现有技术中实现移动终端内部设备芯片状态切换的电气信号的时序示意图;
图3是本发明的较佳的实施例中,一种芯片唤醒系统的总体结构示意图;
图4是本发明的较佳的实施例中,于图3的基础上,主设备芯片中包含的功能模块的结构示意图;
图5是本发明的较佳的实施例中,于图3的基础上,从设备芯片中包含的功能模块的结构示意图。
图6-7是本发明的较佳的实施例中,一种芯片唤醒方法的具体流程示意图;
图8是本发明的较佳的实施例中,采用电平信号实现芯片唤醒的时序示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。
现有技术中,采用HSIC接口进行通信时,AP芯片或者Modem芯片均具有几种工作状态:
1)挂起状态(Suspend):芯片于该状态下进行休眠,包括局部挂起以及全局挂起;
2)唤醒状态(Resume):芯片于该状态下被唤醒并且开始工作。
现有技术中,在采用HSIC进行AP芯片(采用HSIC_HOST模式)与Modem芯片(采用HSIC_DEVICE模式)之间的通信时,这两个芯片之间的逻辑功能通常由内部电气信号实现。换言之,现有技术中,通常采用电气信号进行芯片之间的唤醒操作。
例如,现有技术中,处在挂起状态的Modem芯片,当它的上行端口接收到任意一个非空闲信号时,该从设备的操作将被唤醒。尤其,如果从设备的远程唤醒功能被USB系统的软件开启时,它将自动给AP芯片发送一个信号来执行唤醒操作。现有技术中,唤醒信号是由主设备或者从设备使用的,以使一个挂起的总线段回到活动状态。
相应地,例如,现有技术中,当AP芯片被总线置于挂起状态时,将会要求主设备的控制器终止所有形式的信号传输,包括开始帧信号(StartofFrame,SOF)的传输。这会使得所有的Modem芯片进入挂起状态。在该挂起状态下,HSIC系统可以使能AP芯片的控制器响应相应的总线唤醒事件,以使主设备的控制器响应总线的唤醒信号,重启AP芯片。
如图1所示为芯片内部实现挂起和唤醒操作的高速信号差分波形图。图1中,VSS表示公共接地端电平,onebittime表示传输一比特所需的时间,VIH表示输入高电平,相应地VIL表示输入低电平。图1中所示的“signalpinspassinputspeclevelsafteronecabledelay”表示单电缆时延后经过信号端口的标准输入电。
现有技术中,通过控制USB系统的D+线和D-线从空闲态(IDLEState)到相反的逻辑电平K态(KState),就可以实现源端口的包发送信号(StartofPacket,SOP);并且,控制D+线和D-线一位延时后到达J态(JState),就可实现包结束信号(EndofPacket,EOP)的发送。现有技术中,通常要求退出挂起状态的时间不小于20ms。
相应地,现有技术中,上述D+线的信号和D-线的信号进行反转,就是触发唤醒流程的示意图。
上述过程如图2所示。
则从上文所述来看,现有技术中,由于需要在HSIC接口通信的同时实现AP芯片和Modem芯片之间的唤醒操作,其中的电气控制信号非常复杂,一旦受到干扰就很容易出现偏差或者错误,从而导致唤醒操作失败,进而导致正常的USB数据传输失败。
因此,基于现有技术中存在的上述问题,现提供一种芯片唤醒系统,应用于高速芯片接口,即应用HSIC接口进行通信。
本发明的较佳的实施例中,如图3所示,上述芯片唤醒系统A中包括:
主设备芯片1。本发明的较佳的实施例中,主设备芯片可以为上文中所述的AP芯片。
相应地,本发明的较佳的实施例中,上述芯片唤醒系统A中还包括:
从设备芯片2。本发明的较佳的实施例中,从设备芯片2可以为上文中所述的Modem芯片。
主设备芯片1与从设备芯片2之间通过高速芯片接口3(以下简称HSIC接口)连接,即主设备芯片1与从设备芯片2之间通过HSIC接口进行通信。
本发明的较佳的实施例中,主设备芯片1产生一第一电平信号,并通过一独立于上述HSIC接口3的输出端4a输出所产生的第一电平信号;
相应地,从设备芯片2也产生一第二电平信号,并通过一独立于上述HSIC接口3的输出端4b输出所产生的第二电平信号。
本发明的较佳的实施例中,引入外部中断管理机制(ExternalInterruptController,EIC),使得控制信号的输入和外部中断的产生独立于HSIC接口存在。
本发明的较佳的实施例中,本发明的较佳的实施例中,主设备芯片1通过一输出端4a输出所产生的第一电平信号,从设备芯片2通过一输出4b输出所产生的第二电平信号。上述做法的目的在于将输出电平控制信号的接口独立于HSIC接口3设置。
本发明的较佳的实施例中,主设备芯片1通过一独立于上述HSIC接口3的输入端4c接收到处于预定状态的电平信号,并根据该处于预定状态的电平信号唤醒主设备芯片1侧的高速芯片接口。进一步地,本发明的较佳的实施例中,上述处于预定状态的电平信号为电平信号的上升沿。
相应地,本发明的较佳的实施例中,从设备芯片2通过一独立于上述HSIC接口3的输入端4d接收到处于预定状态的电平信号,并根据该处于预定状态的电平信号唤醒从设备芯片2侧的高速芯片接口。进一步地,本发明的较佳的实施例中,上述处于预定状态的电平信号为电平信号的上升沿。
因此,同样如上文中所述,上述输入端4c和输入端4d均可以为中断输入引脚(EIC输入引脚)。
换言之,本发明的较佳的实施例中,主设备芯片1通过输出端4a输出相应的第一电平信号,从设备芯片2通过EIC输入引脚4d接收相应的电平信号,当从设备芯片2接收到的相应的电平信号处于预定状态(优选的为处于上升沿)时,该从设备芯片2唤醒该侧的高速芯片接口,即主设备芯片1通过EIC发送上升沿电平信号的方式唤醒从设备芯片侧的高速芯片接口。换言之,从设备芯片2的中断输入引脚4d在接收到电平信号的上升沿时产生一外部中断以唤醒从设备芯片2侧的高速芯片接口。
相应地,从设备芯片2通过输出端4b输出相应的第二电平信号,主设备芯片1通过输出端4c接收相应的电平信号,当主设备芯片1接收到的相应的电平信号处于预定状态(优选的为处于上升沿)时,该主设备芯片1唤醒该侧的高速芯片接口,即从设备芯片2通过EIC发送上升沿电平信号的方式唤醒主设备芯片1侧的高速芯片接口。换言之,主设备芯片1的中断输入引脚4c在接收到电平信号的上升沿时产生一外部中断以唤醒主设备芯片1侧的高速芯片接口。
本发明的较佳的实施例中,上述唤醒过程可以根据实际情况进行相应设置,例如主设备芯片1的中断输入引脚根据接收到的电平信号的下降沿产生相应的外部中断来唤醒主设备芯片侧的高速芯片接口;和/或从设备芯片2的中断输入引脚根据接收到的电平信号的下降沿产生相应的外部中断来唤醒从设备芯片侧的高速芯片接口等。因此,上文中所述的仅为便于本领域技术人员理解本发明的技术方案,并非因此限定本发明保护范围。
本发明的较佳的实施例中,上文中所述的唤醒操作,均为唤醒AP芯片或者Modem芯片的高速芯片接口,例如激活AP芯片与Modem芯片之间的数据传输业务等。
本发明的较佳的实施例中,进一步地,如图4所示,上述主设备芯片1中包括:
第一生成单元11。本发明的较佳的实施例中,第一生成单元11用以可控制地生成并输出第一电平信号;本发明的较佳的实施例中,第一生成单元11通过上述输出端4a输出第一电平信号。
第一控制单元12,用以接收电平信号,以及判断接收到的电平信号的状态,并于接收到预定状态的电平信号时唤醒主设备芯片1侧的高速芯片接口。
本发明的较佳的实施例中,进一步地,上述第一控制单元12通过上述中断输入引脚4c接收自从设备芯片2发送的电平信号。
本发明的较佳的实施例中,上述第一控制单元12进一步包括:
第一接收模块121。本发明的较佳的实施例中,第一接收模块121用于通过上述中断输入引脚4c接收相应的电平信号;
第一判断模块122,连接第一接收模块121。本发明的较佳的实施例中,上述第一判断模块122用于判断接收到的电平信号是否处于预定状态,并输出相应的判断结果;
第一唤醒模块123,连接第一判断模块122。本发明的较佳的实施例中,上述第一唤醒模块123用于根据判断结果,在接收到的电平信号处于预定状态时唤醒主设备芯片1侧的高速芯片接口。
本发明的较佳的实施例中,如上文中所述,上述预定状态优选地可以为电平信号处于上升沿,也可以为其他状态例如电平信号处于下降沿等。
本发明的较佳的实施例中,如上文中所述,上述第一控制单元12通过中断输入引脚4d接收到电平信号的上升沿,并通过上升沿中断(EIC_USB_CWR)的方式唤醒主设备芯片1,上文中CWR表示由Modem芯片向AP芯片发送的控制信号,用于唤醒主设备芯片1(AP芯片)侧的高速芯片接口。
相应地,本发明的较佳的实施例中,如图5所示,上述从设备芯片2中包括:
第二生成单元21。本发明的较佳的实施例中,第二生成单元21用以可控制的生成并输出第二电平信号;本发明的较佳的实施例中,第二生成单元21通过上述输出端4b输出相应的第二电平信号。
第二控制单元22,连接上述第二生成单元21。本发明的较佳的实施例中,第二控制单元22用以接收电平信号,以及判断接收到的电平信号的状态,并于接收到预定状态的电平信号时唤醒从设备芯片2侧的高速芯片接口。
本发明的较佳的实施例中,上述第二控制单元22通过上述中断输入引脚4d接收到处于相应的预定状态的电平信号,并根据该处于预定状态的电平信号被唤醒。
本发明的较佳的实施例中,上述预定状态可以为电平信号处于上升沿,即当接收到的电平信号处于上升沿时,第二控制单元22控制从设备芯片2被唤醒。
进一步地,本发明的较佳的实施例中,上述第二控制单元22中包括:
第二接收模块221。本发明的较佳的实施例中,第二接收模块221用于通过上述中断输入引脚4d接收相应的电平信号;
第二判断模块222,连接第二接收模块221。本发明的较佳的实施例中,上述第二判断模块222用于判断接收到的电平信号是否处于预定状态,并输出相应的判断结果;
第二唤醒模块223,连接第二判断模块222。本发明的较佳的实施例中,上述第二唤醒模块223用于根据判断结果,在接收到的电平信号处于预定状态时唤醒从设备芯片2侧的高速芯片接口。
本发明的较佳的实施例中,同样如上文中所述,上述预定状态优选地可以为电平信号处于上升沿,也可以为其他状态例如电平信号处于下降沿等。
本发明的较佳的实施例中,上述第二控制单元22通过中断输入引脚4d接收到电平信号的上升沿,并通过上升沿中断(EIC_USB_AWR)的方式唤醒主设备芯片2侧的高速芯片接口,本发明的较佳的实施例中,相应地,AWR表示AP芯片向Modem芯片发送的用于唤醒Modem芯片的控制信号。
综上所述,本发明的发明目的在于,引入EIC中断机制,采用独立于HSIC通道传输的简单的电平信号替代现有技术中于HSIC通道中传输的复杂脆弱的电气信号进行主设备芯片以及从设备芯片的唤醒控制,设计简单实用,信号传输比较稳定,且切换成功率较高。
本发明的较佳的实施例中,基于上述芯片唤醒系统,提供一种芯片唤醒方法,该芯片唤醒方法应用HSIC接口,其包括主设备芯片(可以为上文中所述的AP芯片),以及通过高速芯片接口与主设备芯片连接的从设备芯片(可以为上文中所述的Modem芯片);
本发明的较佳的实施例中,主设备芯片通过一独立于高速芯片接口之外的输出端输出一第一电平信号,以及通过一独立于高速芯片接口之外的输入端接收到预定状态的电平信号并唤醒主设备芯片侧的高速芯片接口;
进一步地,本发明的较佳的实施例中,如图6所示,唤醒主设备芯片的步骤具体包括:
步骤S1a,主设备芯片通过一独立于高速芯片接口之外的输入端接收电平信号;
步骤S2a,判断接收到的电平信号的电平状态:
若电平信号处于预定状态,则唤醒主设备芯片侧的高速芯片接口。本发明的较佳的实施例中,上述预定状态可以为电平信号处于上升沿。本发明的其他实施例中,上述预定状态还可以自由设定,例如设定为当电平信号处于下降沿时。
本发明的一个较佳的实施例中,采用EIC单元,以上升沿中断(EIC_USB_CWR)的方式实现对主设备芯片侧高速芯片接口的唤醒。
本发明的较佳的实施例中,对于从设备芯片而言,从设备芯片输出一第二电平信号,以及接收到预定状态的电平信号并唤醒从设备侧的高速芯片接口。
进一步地,本发明的较佳的实施例中,如图7所示,唤醒从设备芯片的步骤具体包括:
步骤S1b,从设备芯片通过一独立于高速芯片接口之外的输入端接收电平信号;
步骤S2b,判断接收到的电平信号的电平状态:
若电平信号处于预定状态,则唤醒从设备芯片侧的高速芯片接口。
本发明的较佳的实施例中,上述预定状态可以为电平信号处于上升沿。本发明的其他实施例中,上述预定状态还可以自由设定,例如设定为当电平信号处于下降沿时。
本发明的一个较佳的实施例中,采用EIC单元,以上升沿中断(EIC_USB_AWR)的方式实现对从设备芯片侧高速芯片接口的唤醒。
因此,本发明的较佳的实施例中,如上文中所述,上述独立于高速芯片接口(HSIC接口)的接口(输入端或输出端)均为中断输入引脚(EIC引脚),即本发明的较佳的实施例中,采用独立于HSIC接口的EIC数据传输方式,以及区别于电气信号的简单的电平信号进行AP芯片与Modem芯片之间的唤醒操作,设计比较简单,同时保证了唤醒操作的稳定性和可靠性。
如图8所示为本发明的较佳的实施例中,通过电平信号实现主设备芯片以及从设备芯片唤醒操作的时序示意图。
图8中,如上文所述,EIC_USB_CWR表示Modem芯片向AP芯片发送的控制信号,以实现对AP芯片的唤醒操作,即上述第二电平信号处于预定状态(优选的为上升沿)时,提供中断给AP芯片使其唤醒该侧的高速芯片接口;相应地,EIC_USB_AWR表示AP芯片向Modem芯片发送的控制信号,以实现对Modem芯片侧高速芯片接口的唤醒操作,即上述第一电平信号处于预定状态(优选的为上升沿)时,提供中断给Modem芯片使其唤醒该侧的高速芯片接口。
本发明的较佳的实施例中,还提供一种移动终端,其中包括上述芯片唤醒系统。
本发明的较佳的实施例中,还提供一种移动终端,其中采用上述芯片唤醒方法。
以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。
Claims (19)
1.一种芯片唤醒系统,应用于高速芯片接口;其特征在于,包括:
主设备芯片;
从设备芯片,通过所述高速芯片接口与所述主设备芯片连接;
所述主设备芯片通过一独立于所述高速芯片接口之外的输出端输出一第一电平信号,以及通过一独立于所述高速芯片接口之外的输入端接收到预定状态的电平信号唤醒所述主设备芯片侧的高速芯片接口;
所述从设备芯片通过一独立于所述高速芯片接口之外的输出端输出一第二电平信号,以及通过一独立于所述高速芯片接口之外的输入端接收到预定状态的电平信号唤醒所述从设备芯片侧的高速芯片接口。
2.如权利要求1所述的芯片唤醒系统,其特征在于,所述主设备芯片包括:
第一生成单元,用以可控制地生成并输出所述第一电平信号;
第一控制单元,用以接收所述电平信号,以及判断接收到的所述电平信号的状态,并于接收到预定状态的所述电平信号时唤醒所述主设备芯片侧的高速芯片接口。
3.如权利要求2所述的芯片唤醒系统,其特征在于,所述第一控制单元包括:
第一接收模块,用于接收相应的所述电平信号;
第一判断模块,连接所述第一接收模块,用于判断接收到的所述电平信号是否处于所述预定状态,并输出相应的判断结果;
第一唤醒模块,连接所述第一判断模块,用于根据所述判断结果,在接收到的所述电平信号处于所述预定状态时唤醒所述主设备芯片侧的高速芯片接口。
4.如权利要求1所述的芯片唤醒系统,其特征在于,所述主设备芯片上的所述输入端为一中断输入引脚。
5.如权利要求4所述的芯片唤醒系统,其特征在于,所述主设备芯片的所述中断输入引脚接收到电平信号的上升沿时产生一外部中断以唤醒所述主设备芯片侧的高速芯片接口。
6.如权利要求1所述的芯片唤醒系统,其特征在于,所述从设备芯片包括:
第二生成单元,用以可控制的生成并输出所述第二电平信号,
第二控制单元,连接所述第二生成单元,用以接收电平信号,以及判断接收到的所述电平信号的状态,并于接收到预定状态的所述电平信号时唤醒所述从设备芯片侧的高速芯片接口。
7.如权利要求6所述的芯片唤醒系统,其特征在于,所述第二控制单元包括:
第二接收模块,用于接收相应的所述电平信号;
第二判断模块,连接所述第二接收模块,用于判断接收到的所述电平信号是否处于所述预定状态,并输出相应的判断结果;
第二唤醒模块,连接所述第二判断模块,用于根据所述判断结果,在接收到的所述电平信号处于所述预定状态时唤醒所述从设备芯片侧的高速芯片接口。
8.如权利要求1所述的芯片唤醒系统,其特征在于,所述从设备芯片上的所述输入端为一中断输入引脚。
9.如权利要求8所述的芯片唤醒系统,其特征在于,所述从设备芯片的所述中断输入引脚接收到电平信号的上升沿时产生一外部中断以唤醒所述从设备芯片侧的高速芯片接口。
10.一种芯片唤醒方法,应用于高速芯片接口;其特征在于,包括主设备芯片;
所述主设备芯片通过一独立于所述高速芯片接口之外的输出端输出一第一电平信号;
所述主设备芯片通过一独立于所述高速芯片接口之外的输入端接收到预定状态的电平信号,以唤醒所述主设备芯片侧的高速芯片接口。
11.如权利要求10所述的芯片唤醒方法,其特征在于,唤醒所述主设备芯片的步骤具体包括:
步骤S1a,所述主设备芯片通过一独立于高速芯片接口之外的输出端接收电平信号;
步骤S2a,判断接收到的所述电平信号的电平状态:
若所述电平信号处于所述预定状态,则唤醒所述主设备芯片侧的高速芯片接口。
12.如权利要求10所述的芯片唤醒方法,其特征在于,所述主设备芯片通过一中断输入引脚接收到处于所述预定状态的电平信号并唤醒所述主设备芯片侧的高速芯片接口。
13.如权利要求10所述的芯片唤醒方法,其特征在于,所述主设备芯片的所述中断输入引脚接收到电平信号的上升沿时产生一外部中断以唤醒所述主设备芯片侧的高速芯片接口。
14.如权利要求10所述的芯片唤醒方法,其特征在于,包括通过所述高速芯片接口与所述主设备芯片连接的从设备芯片;
所述从设备芯片通过一独立于所述高速芯片接口之外的输出端输出一第二电平信号;
所述从设备芯片通过一独立于所述高速芯片接口之外的输入端接收到预定状态的电平信号,以唤醒所述从设备芯片侧的高速芯片接口。
15.如权利要求14所述的芯片唤醒方法,其特征在于,唤醒所述从设备芯片的步骤包括:
步骤S1b,所述从设备芯片通过一独立于高速芯片接口之外的输入端接收电平信号;
步骤S2b,判断接收到的所述电平信号的电平状态:
若所述电平信号处于所述预定状态,则唤醒所述从设备芯片侧的高速芯片接口。
16.如权利要求14所述的芯片唤醒方法,其特征在于,所述从设备芯片通过一中断输入引脚接收到处于所述预定状态的电平信号并唤醒所述从设备芯片侧的高速芯片接口。
17.如权利要求16所述的芯片唤醒方法,其特征在于,所述从设备芯片的中断输入引脚接收到电平信号的上升沿时产生一外部中断以唤醒所述从设备芯片侧的高速芯片接口。
18.一种移动终端,其特征在于,包括如权利要求1-9所述的芯片唤醒系统。
19.一种移动终端,其特征在于,采用如权利要求10-17所述的芯片唤醒方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410844667.XA CN105807886B (zh) | 2014-12-30 | 2014-12-30 | 一种芯片唤醒系统及方法以及移动终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410844667.XA CN105807886B (zh) | 2014-12-30 | 2014-12-30 | 一种芯片唤醒系统及方法以及移动终端 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105807886A true CN105807886A (zh) | 2016-07-27 |
CN105807886B CN105807886B (zh) | 2019-11-22 |
Family
ID=56421030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410844667.XA Active CN105807886B (zh) | 2014-12-30 | 2014-12-30 | 一种芯片唤醒系统及方法以及移动终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105807886B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107967226A (zh) * | 2016-10-20 | 2018-04-27 | 国民技术股份有限公司 | 一种芯片间快速通讯的集成电路及控制方法 |
CN109884878A (zh) * | 2019-02-26 | 2019-06-14 | 珠海格力电器股份有限公司 | 具有切换功能的控制电路以及控制电路的切换方法 |
CN109901696A (zh) * | 2019-03-07 | 2019-06-18 | 成都国科微电子有限公司 | Usb集成电路省电方法及usb集成电路 |
CN110018976A (zh) * | 2018-01-10 | 2019-07-16 | 华为技术有限公司 | Usb主设备响应usb从设备方法及相关设备 |
WO2021232950A1 (zh) * | 2020-05-22 | 2021-11-25 | 展讯通信(上海)有限公司 | 一种通信装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020131077A1 (en) * | 2001-03-09 | 2002-09-19 | Kazuo Goto | Serial communication apparatus and serial communication method |
CN101504565A (zh) * | 2009-03-04 | 2009-08-12 | 上海闻泰电子科技有限公司 | 一种芯片模块睡眠唤醒的方法 |
CN201562276U (zh) * | 2009-12-10 | 2010-08-25 | 山东锋士自动化系统有限公司 | 一种基于网络的便携式性格培养仪 |
CN201562273U (zh) * | 2009-11-20 | 2010-08-25 | 四川长虹电器股份有限公司 | 一种高速并口接口电路 |
CN103368688A (zh) * | 2012-04-10 | 2013-10-23 | 英特尔移动通信有限责任公司 | 数据处理装置 |
-
2014
- 2014-12-30 CN CN201410844667.XA patent/CN105807886B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020131077A1 (en) * | 2001-03-09 | 2002-09-19 | Kazuo Goto | Serial communication apparatus and serial communication method |
CN101504565A (zh) * | 2009-03-04 | 2009-08-12 | 上海闻泰电子科技有限公司 | 一种芯片模块睡眠唤醒的方法 |
CN201562273U (zh) * | 2009-11-20 | 2010-08-25 | 四川长虹电器股份有限公司 | 一种高速并口接口电路 |
CN201562276U (zh) * | 2009-12-10 | 2010-08-25 | 山东锋士自动化系统有限公司 | 一种基于网络的便携式性格培养仪 |
CN103368688A (zh) * | 2012-04-10 | 2013-10-23 | 英特尔移动通信有限责任公司 | 数据处理装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107967226A (zh) * | 2016-10-20 | 2018-04-27 | 国民技术股份有限公司 | 一种芯片间快速通讯的集成电路及控制方法 |
CN110018976A (zh) * | 2018-01-10 | 2019-07-16 | 华为技术有限公司 | Usb主设备响应usb从设备方法及相关设备 |
CN110018976B (zh) * | 2018-01-10 | 2022-06-10 | 华为技术有限公司 | Usb主设备响应usb从设备方法及相关设备 |
CN109884878A (zh) * | 2019-02-26 | 2019-06-14 | 珠海格力电器股份有限公司 | 具有切换功能的控制电路以及控制电路的切换方法 |
CN109884878B (zh) * | 2019-02-26 | 2023-02-24 | 珠海格力电器股份有限公司 | 具有切换功能的控制电路以及控制电路的切换方法 |
CN109901696A (zh) * | 2019-03-07 | 2019-06-18 | 成都国科微电子有限公司 | Usb集成电路省电方法及usb集成电路 |
CN109901696B (zh) * | 2019-03-07 | 2023-08-22 | 成都国科微电子有限公司 | Usb集成电路省电方法及usb集成电路 |
WO2021232950A1 (zh) * | 2020-05-22 | 2021-11-25 | 展讯通信(上海)有限公司 | 一种通信装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105807886B (zh) | 2019-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8683091B2 (en) | Device disconnect detection | |
US9239810B2 (en) | Low power universal serial bus | |
CN102171972B (zh) | 网络设备中的功耗管理 | |
US8683097B2 (en) | Device connect detection | |
CN102801551B (zh) | 基于osek网络管理的can网络管理方法 | |
CN105807886A (zh) | 一种芯片唤醒系统及方法以及移动终端 | |
EP2224311A1 (en) | System and method for energy savings through emulation of wake on lan in energy efficient ethernet | |
US8527798B2 (en) | Energy-saving circuit for a peripheral device, peripheral device, switching device and method of operation | |
CN102799550B (zh) | 基于芯片间高速接口hsic的唤醒、热插拔方法和设备 | |
US20130145191A1 (en) | Universal serial bus device and method for power management | |
CN104411003A (zh) | 无线通信设备的休眠唤醒控制方法和系统 | |
CN103777726A (zh) | 电子装置及其启动方法 | |
CN103227758A (zh) | 一种光纤以太网交换机及控制方法 | |
CN102131304B (zh) | 一种网络连接方法及通讯终端 | |
US9774536B2 (en) | Link status buffer flow control management | |
CN104169896A (zh) | 数据端口的功率管理 | |
CN210609160U (zh) | 电力隧道监控rs485总线多主机通信装置 | |
CN116056195A (zh) | 一种适用于多模通信终端的睡眠控制方法 | |
CN202351864U (zh) | 基于单片机的多机串行通信系统 | |
CN103905280A (zh) | 基于航空通信总线的数据传输系统和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |