CN105785681B - 显示器件及其制作方法 - Google Patents

Abstract

本发明提供了一种显示器件及其制作方法，该显示器件设置有电荷共享结构；在极性反转模式下，在当前帧的电荷需要写入到一个像素存储电容之前，电荷共享结构能够引入上上一帧写入到该像素存储电容中的电荷对上一帧写入的电荷进行抵消，并分摊掉在上一帧写入的其中一部分电荷，从而使得上一帧写入到该存储像素电容内的电荷大幅减少。从而减少上一帧写入到该像素存储电容的电荷对当前帧写入到该像素电容的电荷的中和，降低当前帧对像素存储电容的充电量和充电时间。并且本发明中，电荷共享结构内的电荷是由对应的像素存储电容流入的，无需设置用于对该电荷共享结构进行充电的充电线，也就不会因为充电线与数据线之间的交叠电容而导致信号串扰。

Description

显示器件及其制作方法

技术领域

本发明涉及显示技术领域，尤其涉及一种显示器件及其制作方法。

背景技术

为了避免长时间的向液晶实现一个方向的电场导致液晶形成内键电场影响发光显示，目前一般采用极性反转的方式对像素进行驱动。一般是使相邻两帧施加到同一个像素电极上的数据电压的极性相反。这样会使得对像素电极的充电时间延长。

为了避免这样的问题，公开号为CN101995708A的专利申请中提出了一种具有预充电功能的像素设计，通过在每个像素区域内形成控制像素电极块充电和预充电的第一薄膜晶体管和第二薄膜晶体管，当一个像素行的像素电极块充电时，邻近的下一个像素行的两相邻像素实现预充电。该设计如图1所示，共享开关打开以后相邻像素之间像素电极块P n和P n+1由于极性相反而中和，为下一行像素电极块P n+1充电提供了预充电和降低电压差的作用，节省了功耗和缩短了充电时间。

该种设计下，预充电线Lc必然需要与数据线Data数据线产生交叠电容Cv。而数据线Data上的信号将通过这个交叠电容Cv而耦合到像素电极块中，因而发生信号串扰(Crosstalk)。这样严重影响到了显示器的显示效果。

发明内容

本发明的一个目的在于提供一种新的显示器件，以降低在极性反转模式下对像素电极的充电时间。

第一方面，本发明提供了一种显示器件，包括：

多列数据线、多行栅线、多个像素电极块、多个像素存储电容、多个像素开关和多个电荷共享结构；每一个像素存储电容包括一个像素电极块；每一个像素开关连接一条数据线、一条栅线和一个像素电极块；

各个电荷共享结构与各个像素存储电容一一对应，每一个电荷共享结构包括一个补充电容和与该补充电容相连的共享开关；其中共享开关还连接对应的像素存储电容中的像素电极块以及扫描顺序在该像素电极块所连接的栅线之前的栅线，适于在所连接的栅线被施加扫描脉冲时导通，将补充电容与对应的像素电极块连接。

进一步的，所述共享开关在形成所述像素开关的工艺中形成。

进一步的，所述补充电容的至少一个极板在形成所述显示器件中的其他导电结构的工艺中形成。

进一步的，所述补充电容的其中一个极板在形成共享开关连接该极板的部分的工艺中形成。

进一步的，所述显示器件为阵列基板；所述阵列基板还包括公共电极图形；所述补充电容的一个极板在形成所述公共电极图形的工艺中形成。

进一步的，所述阵列基板还包括在形成栅线的工艺中形成的多条公共电极走线；各条公共电极走线与所述公共电极图形相连；

所述补充电容的一个极板在形成所述栅线和所述公共电极走线的工艺中形成，且与所述公共电极走线相连。

进一步的，所述补充电容包括第一极板和第二极板，其中所述第二极板与像素电极块相连；所述共享开关的一端连接所述第一极板，另一端连接所述第二极板；适于在所连接的栅线被施加扫描脉冲时导通，将第一极板和第二极板连接。

进一步的，每一个像素存储电容的容值为对应的补充电容的容值的3-5.5倍。

进一步的，所述共享开关包括薄膜晶体管；所述薄膜晶体管的栅极连接对应的栅线，源极和漏极中的一个连接对应的补充电容、另一个连接对应的像素电极块。

第二方面，本发明提供了一种显示器件的制作方法，包括：形成多行数据线、多行栅线、多个像素电极块、多个像素存储电容、多个像素开关和多个电荷共享结构；每一个像素存储电容包括一个像素电极块；每一个像素开关连接一条数据线、一条栅线和一个像素电极块；

各个电荷共享结构与各个像素存储电容一一对应，每一个电荷共享结构包括一个补充电容和与该补充电容相连的共享开关；其中共享开关还连接对应的像素存储电容中的像素电极块以及扫描顺序在该像素电极块所连接的栅线之前的栅线，适于在所连接的栅线被施加扫描脉冲时导通，将补充电容与对应的像素电极块连接。

本发明提供的显示器件，设置有电荷共享结构；在极性反转模式下，在上一帧结束后当前帧的电荷需要写入到一个像素存储电容之前，电荷共享结构能够引入上上一帧写入到该像素存储电容中的电荷对上一帧写入到该像素存储电容中的电荷进行抵消(相邻两帧的写入到像素存储电容中的电荷一般相反)，并分摊掉在上一帧写入到该像素存储电容中的一部分电荷，从而使得上一帧写入到该存储像素电容内的电荷大幅减少。从而减少上一帧写入到该像素存储电容的电荷对当前帧写入到该像素电容的电荷的中和，降低当前帧对像素存储电容的充电量和充电时间。并且本发明中，补充电容内的电荷是由对应的像素存储电容流入的，无需设置用于对该补充电容进行充电的充电线，也就不会因为充电线与数据线之间的交叠电容而导致信号串扰。

附图说明

通过参考附图会更加清楚的理解本发明的特征信息和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：

图1为现有技术中一种阵列基板的结构示意图；

图2为本发明提供的一种显示器件中部分结构的示意图；

图3为图2中的显示器件中部分结构的结构图；

图4和图5为在图2中的显示器件在极性反转模式下部分位置处的电位状态示意图；

图6为本发明提供的再一种显示器件中部分结构的示意图；

图7为本发明提供的再一种显示器件中部分结构的示意图。

具体实施方式

为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

第一方面，本发明提供了一种显示器件，该显示器件包括：多列数据线、多行栅线、多个像素电极块、多个像素存储电容、多个像素开关；其中，每一个像素存储电容包括一个像素电极块；每一个像素开关连接一条数据线、一条栅线和一个像素电极块；

除了上述的结构之外，本发明提供的显示器件还包括：多个电荷共享结构；其中，各个电荷共享结构与各个像素存储电容一一对应，每一个电荷共享结构包括一个补充电容和与该补充电容相连的共享开关；其中共享开关还连接对应的像素存储电容中的像素电极块以及扫描顺序在该像素电极块所连接的栅线之前的栅线，适于在所连接的栅线被施加扫描脉冲时导通，将补充电容与对应的像素电极块连接。

本发明提供的显示器件中，在极性反转模式下，在当前帧的电荷需要写入到一个像素存储电容之前，电荷共享结构中的共享开关能够在上一行的栅线开启时，将补充电容与该像素存储电容相连，从而能够引入上上帧写入到该像素存储电容中的电荷对上一帧写入到该像素存储电容中的电荷进行抵消，并分摊掉在上一帧写入到该像素存储电容中的一部分电荷，从而使得上一帧写入到该存储像素电容内的电荷进一步减少(当前帧所分摊的电荷又可以在下一帧对该像素存储电容充电时对当前帧写入到该像素存储电容中的电荷进行抵消，减少当前帧写入到该像素存储电容的电荷)。从而减少上一帧写入到该像素存储电容的电荷对当前帧写入到该像素电容的电荷的中和。降低了在极性反转模式下对像素电极的充电量和充电时间。并且本发明中，补充电容内的电荷是由对应的像素存储电容流入的，无需设置用于对该补充电容进行充电的充电线，也就不会因为充电线与数据线之间的交叠电容而导致信号串扰。

本发明所指的补充电容是相对于像素存储电容而言，为额外增加的电容，并不是特指某一类的电容。这里的显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

从上述的描述可以得知，在具体实施时，在工艺条件允许的前提下，这里的显示器件可以设置为多种形式。比如补充电容的两个(也可以是三个)极板均设置在阵列基板上；或者其中一个极板可以设置在阵列基板上，另一个极板设置在彩膜基板上。在能够实现相应的功能的前提下，具体如何设置电荷共享结构不会影响本发明的保护范围。

下面以该显示器件为阵列基板，补充电容的两个极板设置在该阵列基板上的情形进行说明。图2为对应的阵列基板在部分区域的结构示意图。参见图2，假设扫描方向是Gaten在Gate n+1之前，在相邻的两个像素电极块P n和P n+1之间，设置有一个补充电容Cc和一个共享开关Ts，该共享开关Ts的栅极连接栅线Gate n，源极和漏极中的一个连接补充电容Cc的一个极板(图2种所示的左侧极板)；另一个连接像素电极块P n+1；补充电容Cc的另一个极板(图2种所示的右侧极板)连接公共电极走线Vcom；在具体实施时，可以与公共电极走线Vcom同层的金属制作。

下面图3中示出的电位图对图2中的阵列基板的结构降低充电时间的原理进行说明，为了方便描述，以下以奇数帧需要写入到像素电极块P n+1上的数据电压为正的电压Vdata，偶数帧写入到像素电极块P n+1上的数据电压为负的电压-Vdata进行说明；

在第一帧f1内，栅线Gate n上施加扫描脉冲之前，补充电容Cc和像素电极块P n、Pn+1上存储的电荷量均为0；栅线Gate n上施加扫描脉冲时，共享开关Ts开启，补充电容Cc和像素电极块P n+1之间不会有电荷的共享；在栅线Gn+1上施加扫描脉冲时，需要向像素电极块P n+1所在的像素存储电容内充入的正电荷的电荷量为Vdata*Cs(其中Cs为像素存储电容)；此时补充电容Cc与共享开关Ts构成的电荷共享结构的补偿效果为0；

在第二帧f2内，栅线Gate n上施加扫描脉冲施加之前，补充电容Cc上存储的电荷量为0，像素电极块P n+1上存储的电荷量为Vdata*Cs，电压为Vdata；栅线Gate n上施加扫描脉冲时，共享开关Ts开启，像素电极块P n+1上的一部分电荷流向补充电容Cc中，导致像素电极块P n+1上的电压降低，假设降低后的电压值为V1(V1会大于0)，另外补充电容Cc的左端极板的电压也会升为V1；在栅线Gn+1上施加扫描脉冲时，需要向像素电极块P n+1所在的像素存储电容内充入的负电荷的电荷量为(-Vdata-V1)*Cs。而不设置这样的补充电容Cc的话，需要向像素电极块P n+1所在的像素存储电容内冲入的负电荷的电荷量为-2Vdata*Cs。可见在第二帧时，由于上述的电荷共享结构的存在，减少了需要冲入到像素电极块P n+1所在的像素存储电容内的电荷量(丨(-Vdata-V1)*Cs丨小于丨-2Vdata*Cs丨)，从而降低了充电时间。

在第三帧f3内，栅线Gate n上施加扫描脉冲之前，补充电容Cc上存储正电荷的电荷量为V1*Cc，像素电极块P n+1所在的像素存储电容内存储的负电荷的电荷量-Vdata*Cs；栅线Gate n上施加扫描脉冲时，补充电容Cc与像素电极块P n+1导通，对像素电极块P n+1所在的像素存储电容内的负电荷进行中和，在补充电容Cc上的正电荷被中和完之后，像素电极块P n+1所在的像素存储电容内的负电荷仍然流向补充电容Cc，直至补充电容Cc与共享开关Ts相连的电极的电压与像素电极块P n+1的电压相同；假设均为-V2。在该阶段，补充电容Cc不但分摊了像素电极块P n+1所在的像素存储电容内的电荷，还对像素电极块P n+1所在的像素存储电容内上的电荷进行了中和，因此相比于第二帧能够更好的降低充电时间。

在第四帧及以后的各帧内，补充电容Cc存储的电荷均会按照在第三帧内的情形，对像素电极块P n+1上的电荷进行中和和分摊，较好的降低对像素电极块P n+1的充电时间。

经过多帧之后，补偿电容Cc所分担的电荷所占比例趋于稳定。共享动作发生时，像素电极块P n+1所在的像素存储电容与补充电容Cc中和后总电荷量变为Q1-Q2(Q1为像素电极块P n+1上存储的电荷，即为±Vdata*Cs；Q2为补充电容Cc上存储的电荷)随后电荷根据电容比例平分到像素电极块P n+1所在的像素存储电容和补充电容Cc中。定义补充电容Cc的比例因子为Cc/(Cs+Cc)。当比例因子为1/6时，(Q1-Q2)*1/6＝Q2，可得Q2＝1/7Q1，最大灰阶反转下电荷分享以后的功耗降低1/7Q1+6/7Q2*1/6，相比于没有电荷共享的最大灰阶反转功耗2Q1降低了约14.3％。

当上述的比例因子为其他数值时，所降低的功耗的比例也不尽相同。表1示出了不同比例因子下的逻辑上功耗降低的程度。

比例因子	1/6	1/5	1/4	1/3	1/2
						开口率降低	3.9％	4.3％	4.9％	5.8％	7.8％
逻辑功耗降低	14.3％	16.7％	20％	25％	33％

表1

为了尽量减少对开口率的影响，在具体实施时，可以设置比例因子为1/6左右，也即是像素存储电容Cs的电容值的倍数为补充电容Cc的电容值的5倍左右，比如3-5.5之间。

作为图2中示出的结构的一种更为具体的实例，图4和图5还示出了图2示意的结构的一种可能的设计的俯视图。参见图4和图5，为采用1+5Mask工艺像素设计。工艺制程依次为栅极层Gate-栅绝缘层GI-有源层Active-源漏电极层SD-像素电极层PL(像素电极层PL构成像素电极块P n和P n+1，为了清楚展示，图4中没有具体像素电极块P n和P n+1结构形态，仅采用方形框进行示意)-钝化层PVX-公共电极层Com。共享开关Ts为薄膜晶体管，在形成像素开关Tp的工艺中同时形成，从而共享开关Tp的各个结构(栅极层Gate、栅绝缘层GI、有源层Active、源漏电极层SD、钝化层PVX)与像素开关Tp的对应结构位于同一层中。且补充电容Cc的上的上极板位于公共电极层Com中，与公共电极图形同层形成；补充电容Cc的下极板则与同位于栅极层Gate中的公共电极走线Vcom相连，并与公共电极线Com在同一工艺中。补充电容Cc还包括中间极板，该中间极板与共享开关Tp与该极板连接的电极(一般为漏极)同层形成在SD层中。中间极板与上极板之间形成一个电容C1，中间极板与下极板形成一个电容C2；该C1和C2共同构成一个补充电容Cc。

图4和图5中设置“像素开关Tp和共享开关Ts在相同的工艺中形成”的好处是能够降低制作难度，然而不难理解的是，在具体实施时，像素开关Tp具体如何制作不会影响本发明的保护范围。

图4和图5中设置电容Cc为三层极板的结构的好处是可以在不增加各个极板的横向面积(这样可以避免大幅降低开口率)的前提下，大幅增加Cc的容值。当然就为了达到本发明的基本目的而言，并不必然的需要设计电容Cc为三层结构。

图4和图5中设置补充电容Cc的各个极板与其他结构同层的好处是，能够降低制作难度和阵列基板的整体厚度，当然就为了实现本发明的基本目的而言，其中的一个极板或者多个极板也可以不与对应的结构同层形成。

图2、图4和图5中，设置补充电容Cc和共享开关Ts组成的电荷共享结构位于两个像素之间的好处是，能够很好的避免电荷共享结构影响开口率，但是在实际应用中，上述的补充电容Cc和/或共享开关Ts也可以设置在其他位置，具体将补充电容Cc和/或共享开关Ts设置在哪个位置并不会影响本发明的实施。

作为图2所示的阵列基板的一种替代形式，在具体实施时，可以按照图6的方式，将补充电容(为了便于区分，这里的补充电容表示为Cc’)的一个极板(图中所示的上极板)连接共享开关Ts源极和漏极中的一个电极(右侧电极)，另一个极板(图中所示的下极板)则连接共享开关Ts的源极和漏极中的另一个电极(左侧电极)，可以与像素电极块P n和P n+1同时形成。图6所示的阵列基板的具体结构可以参照图4和图5，不同的是，补充电容Cc’的其中一个极板连接像素电极块，具体结构不再示出。

在图2所示的结构的基础上，在具体实施时，还可以按照图7的方式，设置另一补充电容Cc’，该Cc’可以按照图6所示的方式设置。当补充电容Cc’的上极板和补充电容Cc的左侧极板同层制作时，上述的补充电容Cc’和补充电容Cc实际上可以认为是包括多个极板的同一电容。图7所示的阵列基板的具体结构可以参照图4和图5，不同的是，补充电容Cc’的还具有一个与像素电极块相连的极板，具体结构不再示出。

第二方面，本发明还提供了一种显示器件的制作方法，可以用以制作第一方面所述的阵列基板，该方法包括：

形成多行数据线、多行栅线、多个像素电极块、多个像素存储电容、多个像素开关和多个电荷共享结构；每一个像素存储电容包括一个像素电极块；每一个像素开关连接一条数据线、一条栅线和一个像素电极块；

各个电荷共享结构与各个像素存储电容一一对应，每一个电荷共享结构包括一个补充电容和与该补充电容相连的共享开关；其中共享开关还连接对应的像素存储电容中的像素电极块以及扫描顺序在该像素电极块所连接的栅线之前的栅线，适于在所连接的栅线被施加扫描脉冲时导通，将补充电容与对应的像素电极块连接。

不难理解的是，由于第二方面所提供的方法为可用以制作第一方面所述的显示器件的方法，则根据针对第一方面的显示器件所公开的内容，本领域技术人员能够想到该方法的多种不同形式以制作对应的显示器件。比如可以在形成公共电极走线Vcom、栅极Gate的同一工艺中还形成补充电容Cc的一个极板；在形成源漏电极层SD的同时，形成电容Cc的中间极板；在形成公共电极图形Com的同时，形成电容Cc的上极板。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种显示器件，其特征在于，包括：

多列数据线、多行栅线、多个像素电极块、多个像素存储电容、多个像素开关和多个电荷共享结构；每一个像素存储电容包括一个像素电极块；每一个像素开关连接一条数据线、一条栅线和一个像素电极块；

各个电荷共享结构与各个像素存储电容一一对应，每一个电荷共享结构包括一个补充电容和与该补充电容相连的共享开关；其中共享开关还连接对应的像素存储电容中的像素电极块以及扫描顺序在该像素电极块所连接的栅线之前的栅线，适于在所连接的栅线被施加扫描脉冲时导通，将补充电容与对应的像素电极块连接。

2.如权利要求1所述的显示器件，其特征在于，所述共享开关在形成所述像素开关的工艺中形成。

3.如权利要求1所述的显示器件，其特征在于，所述补充电容的至少一个极板在形成所述显示器件中的其他导电结构的工艺中形成。

4.如权利要求3所述的显示器件，其特征在于，所述补充电容的其中一个极板在形成共享开关连接该极板的部分的工艺中形成。

5.如权利要求3或4所述的显示器件，其特征在于，所述显示器件为阵列基板；所述阵列基板还包括公共电极图形；所述补充电容的一个极板在形成所述公共电极图形的工艺中形成。

6.如权利要求5所述的显示器件，其特征在于，所述阵列基板还包括在形成栅线的工艺中形成的多条公共电极走线；各条公共电极走线与所述公共电极图形相连；

所述补充电容的一个极板在形成所述栅线和所述公共电极走线的工艺中形成，且与所述公共电极走线相连。

7.如权利要求3或4或6任一项所述的显示器件，其特征在于，所述补充电容包括第一极板和第二极板，其中所述第二极板与像素电极块相连；所述共享开关的一端连接所述第一极板，另一端连接所述第二极板；适于在所连接的栅线被施加扫描脉冲时导通，将第一极板和第二极板连接。

8.如权利要求7所述的显示器件，其特征在于，每一个像素存储电容的容值为对应的补充电容的容值的3-5.5倍。

9.如权利要求1所述的显示器件，其特征在于，所述共享开关包括薄膜晶体管；所述薄膜晶体管的栅极连接对应的栅线，源极和漏极中的一个连接对应的补充电容、另一个连接对应的像素电极块。

10.一种显示器件的制作方法，其特征在于，包括：形成多行数据线、多行栅线、多个像素电极块、多个像素存储电容、多个像素开关和多个电荷共享结构；每一个像素存储电容包括一个像素电极块；每一个像素开关连接一条数据线、一条栅线和一个像素电极块；

各个电荷共享结构与各个像素存储电容一一对应，每一个电荷共享结构包括一个补充电容和与该补充电容相连的共享开关；其中共享开关还连接对应的像素存储电容中的像素电极块以及扫描顺序在该像素电极块所连接的栅线之前的栅线，适于在所连接的栅线被施加扫描脉冲时导通，将补充电容与对应的像素电极块连接。