CN102436103B - 像素结构、主动阵列基板及液晶显示面板 - Google Patents

Abstract

本发明公开一种像素结构、主动阵列基板及显示面板，其中主动阵列基板包括基板、多条数据线、多条第一栅极线与多条第二栅极线、多个第一像素电极、多个第二像素电极以及多条遮蔽电极。每一第一像素电极电性连接数据线与第二栅极线。每一第二像素电极电性连接数据线与第一栅极线。每一遮蔽电极具有连接线段以及多个分支线段，每一遮蔽电极位于相邻的两条数据线之间，且每一连接线段位于第一像素电极与第二像素电极之间，每一分支线段位于第一像素电极与第一栅极线之间或位于第二像素电极与第二栅极线之间。

Description

像素结构、主动阵列基板及液晶显示面板

技术领域

本发明是有关于一种显示面板，且特别是有关于一种显示面板的主动阵列基板及其像素结构。

背景技术

随着显示工艺技术的发展，目前各种数字显示面板大多具备轻薄、低成本、高效能等优点，其中数字显示面板的各种元件(如驱动电路、基板、连接线路)大多透过各种先进工艺进行高度整合，以便在最小体积与最低成本下，达到最佳的显示效果。

为了达到上述目的，开发出了许多显示装置的制造技术，传统的显示面板需设置有大量的源极驱动电路(source driver)与栅极驱动电路(gate driver)，以进行垂直与水平方向上的像素驱动。半源极驱动(Half source driver，HSD)设计是将栅极线的数目加倍，使单一数据线(源极线)可同时对应两行相邻的像素，由此节省半数的源极驱动晶片。若进一步搭配主动阵列基板(Gate on array，GOA)设计，将可省下源极驱动晶片的成本且不需要增加栅极驱动晶片成本。

请参阅图1，其是公知技术中一种采用半源极驱动设计的主动阵列基板100的俯视示意图。如图1所示，在半源极驱动设计的空间安排下，上下两条的栅极线G1，G2分别负责操作数据线D1两侧的像素电极P11和像素电极P12。在目前的像素设计中，在像素电极与周围的导电线段之间将形成寄生电容，举例来说，如像素电极P11与栅极线G2之间的像素栅极寄生电容Cpg1、像素电极P12与栅极线G1之间的像素栅极寄生电容Cpg2及像素电极P12与像素电极P21之间的像素侧向寄生电容Cpp，且寄生电容可能使像素电极的电压准位失真。

举例来说，若实际电路采用预充电(pre-charge)驱动方式驱动两栅极线G1，G2时，像素电极P12的栅极线G2关闭时，将透过像素栅极寄生电容Cpg1的耦合效果连带影响像素电极P11，使像素电极P11将会受到额外的栅极线关闭电压拉扯，便会造成在同一共同电压下，像素电极P11与像素电极P12两处的电压准位不同，导致垂直方向的亮暗线。

另一实际例子中，因像素电极P12与像素电极P21之间未设置数据线处将具有像素侧向寄生电容C即。其中，像素电极P12与像素电极P21充电先后不同，若像素电极P12先充电完成，像素电极P21随后充电时，将透过像素侧向寄生电容Cpp的耦合效果连带影响像素电极P12的电压准位，而产生失真、混色画面或垂直亮暗线。

发明内容

为解决上述问题，本发明公开一种显示面板的主动阵列基板及其像素结构。其中，主动阵列基板上设置有多个遮蔽电极，遮蔽电极具有连接线段以及分支线段，连接线段位于两个像素电极之间，用以消除其间的像素侧向寄生电容，分支线段位于像素电极与栅极线之间，用以消除其间的像素栅极寄生电容。主动阵列基板可进一步采用半源极驱动设计，透过上述遮蔽电极的设置，可降低相临的像素电极彼此干扰，并避免失真、混色画面或垂直亮暗线等问题发生。

本揭示内容的一态样是在提供一种像素结构，其设置在一基板上，像素结构包括第一数据线、第二数据线、第一栅极线、第二栅极线、第一像素电极、第二像素电极以及遮蔽电极。第一数据线与第二数据线平行设置在该基板上。第一栅极线与第二栅极线平行设置在该基板上，跟第一数据线与该第二数据线相交，定义出一第一像素区与一第二像素区，位于该第一数据线与该第二数据线之间，且该第一栅极线与该第二栅极线之间。第一像素电极设置在该第一像素区的该基板上，该第一像素电极电性连接该第一数据线与该第二栅极线。第二像素电极设置在该第二像素区的该基板上，该第二像素电极电性连接该第二数据线与该第一栅极线。遮蔽电极设置在该基板上，该遮蔽电极具有一连接线段、一第一分支线段与一第二分支线段，该连接线段位于该第一像素电极与该第二像素电极之间，该第一分支线段位于该第一像素电极与该第一栅极线之间，该第二分支线段位于该第二像素电极与该第二栅极线之间。

根据本揭示内容的一实施例，其中该第一像素区邻近该第一数据线，且该第二像素区邻近该第二数据线。

根据本揭示内容的一实施例，像素结构更包括一第一主动元件，该第一主动元件具有一第一栅极、一第一源极与一第一漏极，该第一栅极电性连接该第二栅极线，该第一源极电性连接该第一数据线，该第一漏极电性连接该第一像素电极。于此实施例中，像素结构更包括第一延伸电极，该第一延伸电极电性连接该第一漏极，且与该第二栅极线的一第二突出部重叠。

根据本揭示内容的一实施例，像素结构更包括一第二主动元件，该第二主动元件具有一第二栅极、一第二源极与一第二漏极，该第二栅极电性连接该第一栅极线，该第二源极电性连接该第二数据线，该第二漏极电性连接该第二像素电极。于此实施例中，像素结构更包括一第二延伸电极，该第二延伸电极电性连接该第二漏极，且与该第一栅极线的一第一突出部重叠。

根据本揭示内容的一实施例，像素结构更包括一共同电极，设置在该基板上，跟该第一像素电极与该第二像素电极的边缘部份重叠。

根据本揭示内容的一实施例，其中该共同电极跟该第一栅极线与该第二栅极线由同一层材料层所构成。

根据本揭示内容的一实施例，其中该遮蔽电极跟该第一数据线与该第二数据线由同一层材料层所构成。

根据本揭示内容的一实施例，其中该遮蔽电极的该第一分支线段遮蔽部份该第一栅极线对该第一像素电极的电场，且该遮蔽电极的该第二分支线段遮蔽部份该第二栅极线对该第二像素电极的电场。

根据本揭示内容的一实施例，其中分别对该第一栅极线与该第二栅极线传输一第一脉冲信号与一第二脉冲信号，其中该第一脉冲信号与该第二脉冲信号部分时脉重叠。

本揭示内容的另一态样是在提供一种主动阵列基板，其包括第一基板、多条数据线、多条第一栅极线与多条第二栅极线、多个第一像素电极、多个第二像素电极以及多条遮蔽电极。多条数据线平行设置在该第一基板上。多条第一栅极线与多条第二栅极线交替排列平行设置在该第一基板上，跟该些数据线相交，定义出多个第一像素区与多个第二像素区，位于位于相邻的两条该数据线之间，且相邻的该第一栅极线与该第二栅极线之间。每一第一像素电极分别设置在该第一像素区的该第一基板上，且每一该第一像素电极对应地电性连接该数据线与该第二栅极线。每一第二像素电极分别设置在该第二像素区的该第一基板上，且每一该第二像素电极对应地电性连接该数据线与该第一栅极线。多条遮蔽电极设置在该第一基板上，每一该遮蔽电极具有一连接线段、多个第一分支线段与多个第二分支线段，每一遮蔽电极位于相邻的两条数据线之间，且位于该些第一像素电极与该些第二像素电极之间，每一该第一分支线段对应地位于该第一像素电极与该第一栅极线之间，每一该第二分支线段对应地位于该第二像素电极与该第二栅极线之间。

本揭示内容的另一态样是在提供一种液晶显示面板，其包括第一基板、多条数据线、多条第一栅极线与多条第二栅极线、多个第一像素电极、多个第二像素电极、多条遮蔽电极、第二基板以及液晶层。多条数据线平行设置在该第一基板上。多条第一栅极线与多条第二栅极线交替排列平行设置在该第一基板上，跟该些数据线相交，定义出多个第一像素区与多个第二像素区，位于位于相邻的两条该数据线之间，且相邻的该第一栅极线与该第二栅极线之间。每一第一像素电极分别设置在该第一像素区的该第一基板上，且每一该第一像素电极对应地电性连接该数据线与该第二栅极线。每一第二像素电极分别设置在该第二像素区的该第一基板上，且每一该第二像素电极对应地电性连接该数据线与该第一栅极线。多条遮蔽电极设置在该第一基板上，每一该遮蔽电极具有一连接线段、多个第一分支线段与多个第二分支线段，每一遮蔽电极位于相邻的两条数据线之间，且位于该些第一像素电极与该些第二像素电极之间，每一该第一分支线段对应地位于该第一像素电极与该第一栅极线之间，每一该第二分支线段对应地位于该第二像素电极与该第二栅极线之间。第二基板跟该第一基板相对设置。液晶层设置在该第一基板与该第二基板之间。

附图说明

为让本揭示内容的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：

图1是公知技术中一种采用半源极驱动设计的主动阵列基板的俯视示意图；

图2是根据本发明的一实施例中一种主动阵列基板的俯视示意图；

图3是根据本发明的一实施例中相邻的两栅极线的脉冲信号关系示意图；

图4是根据本发明的一实施例中像素结构的局部放大示意图；

图5、图6与图7分别是图4中像素结构沿剖面线A-A、剖面线B-B与剖面线C-C的剖面示意图；以及

图8是根据本发明的另一实施例中一种液晶显示面板的剖面示意图。

附图标记说明

100，300：主动阵列基板

500：液晶显示面板

302，502，504：基板

D1，D2，D3：数据线

G1，G3，G5：第一栅极线

G2，G4，G6：第二栅极线

P11～P36：像素电极

Cpp：像素侧向寄生电容

Cpg1，Cpg2：像素栅极寄生电容

S1，S2：遮蔽电极

Sp1：第一脉冲信号

Sp2：第二脉冲信号

304，504：像素结构

304a：第一像素区

304b：第二像素区

320a：第一主动元件

322a：第一源极

324a：第一栅极

326a：第一漏极

328a，328b：贯孔

330a：第一延伸电极

332a，332b：突出部

320b：第二主动元件

322b：第二源极

324b：第二栅极

326b：第二漏极

330b：第二延伸电极

340：连接线段

342：第一分支线段

344：第二分支线段

360：共同电极

508：液晶层

具体实施方式

请参阅图2，其是根据本发明的一实施例中一种主动阵列基板300的俯视示意图。主动阵列基板300包含基板302、多条数据线、多条第一栅极线与多条第二栅极线、多个像素电极以及多条遮蔽电极。图2中所是的主动阵列基板300的局部实施例示意图，以说明主动阵列基板300的像素与驱动线路布局，其中例示性地是了三条数据线D1，D2，D3、三条第一栅极线G1，G3，G5、三条第二栅极线G2，G4，G6、十八组像素电极(以3*6阵列方式排列)以及两条遮蔽电极S1，S2，但本发明并不以此为限，该领域通常知识者可依照需求适当变化设计，于此不再赘述。

本发明亦提供一种主动阵列基板300所对应的显示解析度将设置不同数目的像素电极，并且配合相对应数目的驱动线路(数据线与栅极线)与遮蔽电极，其设置的相对关系与图2相似，可由图2的配置重复设置类推而得，亦属于本发明的实施范围。

于图2中，多条数据线D1，D2，D3等平行设置在基板302上。多条第一栅极线G1，G3，G5等与多条第二栅极线G2，G4，G6等交替排列平行设置在基板302上，跟该些数据线D1，D2，D3相交。

如图2所示，本实施例的主动阵列基板300采用半源极驱动(Half sourcedriver，HSD)设计，相对一般传统的显示驱动架构，主动阵列基板300将数据线的数目减半，例如对同一行的像素电极P11，P12，P21，P22，P31，P32而言其上下两侧设置有第一栅极线G1与第二栅极线G2，每一行的像素电极都有两条栅极线与其对应。使单一数据线(源极线)可同时对应两行相邻的像素，由此节省半数的源极驱动晶片。例如，上下两条的第一与第二栅极线G1，G2分别负责操作数据线D1两侧的像素电极P11和像素电极P12。因此，对主动阵列基板300整体而言，数据线的数量可大致为像素电极列数的一半，由此，将可省下源极驱动晶片的电力与成本。

然而，当半源极驱动设计下数据线的数目变为一半，每一像素电极所对应的开关电路其栅极导通的时间变为一半，进而使像素电极的充电时间减半，在高解析度的面板上，为确保主动阵列基板300能有足够充电时间将像素电极提升至正确的电压准位，因此于本实施例中，在栅极线可进一步使用预充电(pre-charge)的驱动方式。举例来说，请一并参阅图3，其是根据本发明的一实施例中相邻的两栅极线的脉冲信号关系示意图，如图2所示，第一与第二栅极线G1，G2分别传输的第一脉冲信号Sp1与第二脉冲信号Sp2以操作数据线D1两侧的像素电极P11和像素电极P12，其中，第一栅极线G1传输的第一脉冲信号Sp1与第二栅极线G2传输的第二脉冲信号Sp2其导通区间的部分时脉重叠(如图3所示)，也就是当第一栅极线G1仍在高准位状态时，第二栅极线G2已开始进行充电并切换进入高准位状态。

如图2所示，由于采用半源极驱动设计，数据线D1，D2，D3等系间隔设置，即每两列的像素电极设置一条数据线。然而，像素电极与周围的导电线段之间将形成寄生电容，举例来说，如像素电极P11与栅极线G2之间的像素栅极寄生电容(Cpg1)、像素电极P12与栅极线G1之间的像素栅极寄生电容(Cpg2)及像素电极P12与像素电极P21之间的像素侧向电容(Cpp)(请参考图1)，且上述寄生电容可能使像素电极的电压准位失真，尤其是采用预充电的驱动方式时，将使相邻的像素电极互相干扰更加严重。

于此实施例中，于每两条数据线之间设有两个像素电极，本实施例在上述两个像素电极间设置有遮蔽电极，如遮蔽电极S1，S2等，其中遮蔽电极S1，S2的主要设置方向与数据线大致上相同，且数目大致与数据线接近。例如，数据线D1，D2之间设有两个像素电极P12，P21，而遮蔽电极S1进一步设置于像素电极P12，P21之间。本实施例中的遮蔽电极可用以消除前述的寄生电容。

以下利用主动阵列基板300上局部的像素结构304来说明本实施例中主动阵列基板300其内部具体的详细结构。请参阅图4，其是根据本发明的一实施例中像素结构304的局部放大示意图。

如图4所示，像素结构304例如系设置于基板302上且位于数据线D1、数据线D2、第一栅极线G1与第二栅极线G2之间。由平行设置的数据线D1、数据线D2与平行的第一栅极线G1、第二栅极线G2定义出第一像素区304a与第二像素区304b，其中，第一像素区304a可位于左侧邻近数据线D1，且第二像素区304b可位于右侧邻近数据线D2。第一像素区304a与右侧的第二像素区304b的水平位置较佳位于数据线D1、数据线D2之间，第一像素区304a与右侧的第二像素区304b的垂直位置较佳位于第一栅极线G1、第二栅极线G2之间。

像素电极P12可设置于第一像素区304a的基板302上，像素电极P21可设置于第二像素区304b的基板302上。像素结构304更包括第一主动元件320a与第二主动元件320b。

像素电极P12可透过第一主动元件320a电性连接至数据线D1与第二栅极线G2，像素电极P21可透过第二主动元件320b电性连接至数据线D2与第一栅极线G1。

于此实施例中，像素结构304更包括共同电极360，共同电极360设置在基板302上，共同电极360跟像素电极P12与像素电极P21的边缘部份重叠，由此形成储存电容。

请一并参阅图5、图6以及图7，其中图5是图4中像素结构304沿剖面线A-A的剖面示意图，图6是图4中像素结构304沿剖面线B-B的剖面示意图，图7是图4中像素结构304沿剖面线C-C的剖面示意图。

如图4与图5所示，本实施例中的第一主动元件320a具有第一栅极324a、第一源极322a与第一漏极326a，分别依序设置于基板302上，第一栅极324a电性连接第二栅极线G2，第一源极322a电性连接数据线D1，第一漏极326a电性连接像素电极P12。于此实施例中，第一漏极326a上系可开设有贯孔328a(或称为接触窗)，用以使第一漏极326a与像素电极P12透过贯孔328a电性连接。

此外，如图4所示，像素结构304中第一漏极326a的右侧更延伸出第一延伸电极330a，第一延伸电极330a电性连接第一漏极326a，且第一延伸电极330a与第二栅极线G2的突出部332a重叠。由此设计可以使第一漏极326a与第二栅极线G2之间的寄生电容(Cgd)维持恒定，避免因为工艺偏移造成寄生电容改变而使像素闪烁。

如图4所示，本实施例中的第二主动元件320b具有第二栅极324b、第二源极322b与第二漏极326b，第二栅极324b电性连接第一栅极线G1，第二源极322b可电性连接数据线D2，第二漏极326b可电性连接像素电极P21。于此实施例中，第二漏极326b上系可开设有贯孔328b，用以使第二漏极326b与像素电极P21透过贯孔328b电性连接。其中第二主动元件320b的剖面结构大致与第一主动元件320a为对称结构，可参考图5的剖面示意关系。

此外，如图4所示，像素结构304中第二漏极326a的左侧更延伸出第二延伸电极330a，第二延伸电极330a电性连接第二漏极326a，且第二延伸电极330a与第一栅极线G1的突出部332b重叠。

遮蔽电极S1设置在基板302上，遮蔽电极S1具有连接线段340、第一分支线段342与第二分支线段344，连接线段340大致上沿垂直方向延伸并可位于像素电极P12与像素电极P21之间，第一分支线段342位于像素电极P12与第一栅极线G1之间，第二分支线段344位于像素电极P21与第二栅极线G2之间。遮蔽电极S1与数据线D1、D2、D3等可为同一层或是不同层，且较佳是由同一层所，且由相同的材质与工艺所构成，由此减少制造成本。

图6中是位于像素电极P12与第一栅极线G1之间的第一分支线段342其剖面位置示意图。如图4与图6所示，遮蔽电极S1的第一分支线段342其水平位置与垂直位置皆位于像素电极P12与第一栅极线G1之间。遮蔽电极S1较佳可由具导电性的金属材料制成，例如是铜、铝、银、金、钼、钛、铬、钨等材质，或其合金与迭层等。在变化实施例中，遮蔽电极S1亦可由透明导电性材质所制成，例如是铟锡氧化物等。由此，第一分支线段342遮蔽绝大部份第一栅极线G1对像素电极P12的电场。也就是说，第一分支线段342可作为第一栅极线G1与像素电极P12间的导电屏蔽，降低两者间的像素栅极寄生电容。

同理，第二分支线段344位于像素电极P21与第二栅极线G2之间亦具有相对应的类似剖面结构，且遮蔽电极S1的第二分支线段344遮蔽部份第二栅极线G2对像素电极P21的电场。第二分支线段344可作为第二栅极线G2与像素电极P21间的导电屏蔽，降低两者间的像素栅极寄生电容。

图7中是位于像素电极P12与像素电极P21之间的连接线段340其剖面位置示意图。如图4与图7所示，连接线段340的水平位置位于像素电极P12与像素电极P21之间，遮蔽电极S1可由具导电性的金属材料制成，由此，连接线段340遮蔽绝大部份像素电极P12与像素电极P21之间互感电场。

须补充说明的是，于上述图5至图7可知，本实施例中共同电极360跟第一栅极线G1与第二栅极线G2由同一层材料层所构成，实际应用上共同电极360跟第一栅极线G1与第二栅极线G2可为工艺中的同一个金属材料层(例如M1金属层)。

另一方面，于此实施例中，遮蔽电极S1跟数据线D1与数据线D2可由同一层材料层所构成，实际应用上遮蔽电极S1跟数据线D1与数据线D2可为工艺中的同一个金属材料层(例如M2金属层)。

于图4中，像素结构304以数据线D1、数据线D2、第一栅极线G1、第二栅极线G2、像素电极P12以及像素电极P21的范围作说明，然而，图2中主动阵列基板300上其他位置的像素结构304的内部设置可与图4相似，可由图4的配置重复设置类推而得，亦属于本发明的实施范围。于另一实施例中，图4所揭示的像素结构304亦可应用于各种主动阵列基板或显示装置中，并不仅限于图2所绘的实施例。

请参阅图8，其是根据本发明的另一实施例中一种液晶显示面板500的剖面示意图。如图8所示，本发明亦提供一种液晶显示面板500包含第一基板502、第二基板506以及液晶层508。第一基板502例如是主动元件阵列基板，而第二基板506例如是彩色滤光基板。第一基板502与第二基板506相对设置，而液晶层508设置于第一基板502与第二基板506之间。其中，第一基板502上可设置有复数个像素结构。其中，本实施例中的第一基板502及其上方设置的像素结构的详细架构，可参考先前实施例中图2与图4所是的主动阵列基板300的及像素结构304，其结构与细节内容大致相似，在此不另赘述。

第一基板502可以是一种主动元件阵列基板，如图8所示并参考图2与图4，第一基板502上设置有多条第一栅极线G1、G3等与多条第二栅极线G2、G4等、多条数据线D1～D3等、多个第一像素电极、多个第二像素电极以及多条遮蔽电极S1、S2等。多条数据线D1～D3等平行设置在该第一基板502上，多条第一栅极线G1、G3与多条第二栅极线G2、G4等交替排列平行设置在该第一基板502上，跟该些数据线D1～D3等相交，定义出多个第一像素区与多个第二像素区，位于位于相邻的两条该数据线之间，且相邻的该第一栅极线与该第二栅极线之间。每一第一像素电极P12等分别设置在该第一像素区的该第一基板502上，且每一该第一像素电极P12等对应地电性连接该数据线D1等与该第二栅极线G2等。每一第二像素电极P21等分别设置在该第二像素区的该第一基板502上，且每一该第二像素电极P21等对应地电性连接该数据线D2等与该第一栅极线G1等。多条遮蔽电极S1等设置在该第一基板502上，每一该遮蔽电极S1等具有一连接线段340、多个第一分支线段342与多个第二分支线段344，每一遮蔽电极位于相邻的两条数据线之间，且每一该连接线段340位于该些第一像素电极P12与该些第二像素电极P21之间，每一该第一分支线段342对应地位于该第一像素电极P12与该第一栅极线G1之间，每一该第二分支线段344对应地位于该第二像素电极P21与该第二栅极线G2之间。

关于第一基板502及其上像素结构504的详细结构大致与先前实施例中的主动阵列基板300与像素结构304相似，可参考先前实施例与图2至图7的细节内容，在此不另赘述。

综上所述，本发明公开一种显示面板的主动阵列基板及其像素结构，其设置有多个遮蔽电极，每一遮蔽电极具有连接线段以及分支线段，连接线段位于两个像素电极之间，用以消除其间的像素侧向寄生电容，分支线段位于像素电极与栅极线之间，用以消除其间的像素栅极寄生电容。主动阵列基板可进一步采用半源极驱动设计，透过上述遮蔽电极的设置，可降低相临的像素电极彼此干扰，并避免失真、混色画面或垂直亮暗线等问题发生。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围以权利要求书为准。

Claims (13)

1.一种像素结构，设置在一基板上，包括：

一第一数据线与一第二数据线，平行设置在该基板上；

一第一栅极线与一第二栅极线，平行设置在该基板上，跟第一数据线与该第二数据线相交，定义出一第一像素区与一第二像素区，位于该第一数据线与该第二数据线之间，且该第一栅极线与该第二栅极线之间；

一第一像素电极，设置在该第一像素区的该基板上，该第一像素电极电性连接该第一数据线与该第二栅极线；

一第二像素电极，设置在该第二像素区的该基板上，该第二像素电极电性连接该第二数据线与该第一栅极线；以及

一遮蔽电极，设置在该基板上，该遮蔽电极具有一连接线段、一第一分支线段与一第二分支线段，该连接线段位于该第一像素电极与该第二像素电极之间，该第一分支线段位于该第一像素电极与该第一栅极线之间，该第二分支线段位于该第二像素电极与该第二栅极线之间；

一共同电极；

其中，该像素结构是采用半源极驱动的像素结构。

2.如权利要求1所述的像素结构，其特征在于，该第一像素区邻近该第一数据线，且该第二像素区邻近该第二数据线。

3.如权利要求1所述的像素结构，其特征在于，更包括一第一主动元件，该第一主动元件具有一第一栅极、一第一源极与一第一漏极，该第一栅极电性连接该第二栅极线，该第一源极电性连接该第一数据线，该第一漏极电性连接该第一像素电极。

4.如权利要求3所述的像素结构，其特征在于，更包括一第一延伸电极，该第一延伸电极电性连接该第一漏极，且与该第二栅极线的一第二突出部重叠。

5.如权利要求1所述的像素结构，其特征在于，更包括一第二主动元件，该第二主动元件具有一第二栅极、一第二源极与一第二漏极，该第二栅极电性连接该第一栅极线，该第二源极电性连接该第二数据线，该第二漏极电性连接该第二像素电极。

6.如权利要求5所述的像素结构，其特征在于，更包括一第二延伸电极，该第二延伸电极电性连接该第二漏极，且与该第一栅极线的一第一突出部重叠。

7.如权利要求1所述的像素结构，其特征在于，更包括一共同电极，设置在该基板上，跟该第一像素电极与该第二像素电极的边缘部份重叠。

8.如权利要求1所述的像素结构，其特征在于，该共同电极跟该第一栅极线与该第二栅极线由同一层材料层所构成。

9.如权利要求1所述的像素结构，其特征在于，该遮蔽电极跟该第一数据线与该第二数据线由同一层材料层所构成。

10.如权利要求1所述的像素结构，其特征在于，该遮蔽电极的该第一分支线段遮蔽部份该第一栅极线对该第一像素电极的电场，且该遮蔽电极的该第二分支线段遮蔽部份该第二栅极线对该第二像素电极的电场。

11.如权利要求1所述的像素结构，其特征在于，分别对该第一栅极线与该第二栅极线传输一第一脉冲信号与一第二脉冲信号，其中该第一脉冲信号与该第二脉冲信号部分时脉重叠。

12.一种主动阵列基板，包括：

一第一基板；

多条数据线，平行设置在该第一基板上；

多条第一栅极线与多条第二栅极线，交替排列平行设置在该第一基板上，跟该些数据线相交，定义出多个第一像素区与多个第二像素区，位于位于相邻的两条该数据线之间，且相邻的该第一栅极线与该第二栅极线之间；

多个第一像素电极，每一第一像素电极分别设置在该第一像素区的该第一基板上，且每一该第一像素电极对应地电性连接该数据线与该第二栅极线；

多个第二像素电极，每一第二像素电极分别设置在该第二像素区的该第一基板上，且每一该第二像素电极对应地电性连接该数据线与该第一栅极线；以及

多条遮蔽电极，设置在该第一基板上，每一该遮蔽电极具有一连接线段、多个第一分支线段与多个第二分支线段，每一遮蔽电极位于相邻的两条数据线之间，且每一该连接线段位于该些第一像素电极与该些第二像素电极之间，每一该第一分支线段对应地位于该第一像素电极与该第一栅极线之间，每一该第二分支线段对应地位于该第二像素电极与该第二栅极线之间；

其中，该像素结构是采用半源极驱动的像素结构。

13.一种液晶显示面板，包括：

一第一基板；

多条数据线，平行设置在该第一基板上；

多条第一栅极线与多条第二栅极线，交替排列平行设置在该第一基板上，跟该些数据线相交，定义出多个第一像素区与多个第二像素区，位于位于相邻的两条该数据线之间，且相邻的该第一栅极线与该第二栅极线之间；

多个第一像素电极，每一第一像素电极分别设置在该第一像素区的该第一基板上，且每一该第一像素电极对应地电性连接该数据线与该第二栅极线；

多个第二像素电极，每一第二像素电极分别设置在该第二像素区的该第一基板上，且每一该第二像素电极对应地电性连接该数据线与该第一栅极线；

多条遮蔽电极，设置在该第一基板上，每一该遮蔽电极具有一连接线段、多个第一分支线段与多个第二分支线段，每一遮蔽电极位于相邻的两条数据线之间，且每一该连接线段位于该些第一像素电极与该些第二像素电极之间，每一该第一分支线段对应地位于该第一像素电极与该第一栅极线之间，每一该第二分支线段对应地位于该第二像素电极与该第二栅极线之间；

一第二基板，跟该第一基板相对设置；以及

一液晶层，设置在该第一基板与该第二基板之间；

其中，该像素结构是采用半源极驱动的像素结构。

Images