CN105745745A - 用于后段工艺(beol)互连件的借助光桶的自对准过孔和插塞图案化 - Google Patents

用于后段工艺(beol)互连件的借助光桶的自对准过孔和插塞图案化 Download PDF

Info

Publication number
CN105745745A
CN105745745A CN201480062984.4A CN201480062984A CN105745745A CN 105745745 A CN105745745 A CN 105745745A CN 201480062984 A CN201480062984 A CN 201480062984A CN 105745745 A CN105745745 A CN 105745745A
Authority
CN
China
Prior art keywords
layer
grating
hard mask
dielectric
light bucket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480062984.4A
Other languages
English (en)
Other versions
CN105745745B (zh
Inventor
R·L·布里斯托尔
K·林
K·J·辛格
A·M·迈尔斯
R·E·申克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201910419015.4A priority Critical patent/CN110223911B/zh
Publication of CN105745745A publication Critical patent/CN105745745A/zh
Application granted granted Critical
Publication of CN105745745B publication Critical patent/CN105745745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

说明了用于后段工艺(BEOL)互连件的借助光桶的自对准过孔和插塞图案化。在示例中，用于集成电路的互连结构包括被布置在衬底上之上的互连结构的第一层，所述第一层具有由沿第一方向的交替的金属线和电介质线构成的第一光栅。集成电路还包括被布置在互连结构的第一层上之上的互连结构的第二层。所述第二层包括由沿第二方向的交替的金属线和电介质线构成的第二光栅，第二方向垂直于第一方向。

Description

用于后段工艺(BEOL)互连件的借助光桶的自对准过孔和插塞图案化
技术领域
本发明的实施例属于半导体结构和处理的领域，具体而言，属于用于后段工艺(backendofline)(BEOL)互连件的借助光桶(photobucket)的自对准过孔和插塞图案化的领域。
背景技术
近几十年来，集成电路中部件的规模缩小已经是日益增长的半导体工业背后的驱动力。向越来越小的部件的规模缩小实现了功能单元在半导体芯片的有限基板面上增大的密度。例如，缩小晶体管尺寸允许在芯片上包含增大数量的存储器或逻辑器件，导致制造出具有增大容量的产品。然而，对于更大容量的驱策并非没有问题。优化每一个器件的性能的必要性变得日益显著。
集成电路通常包括导电微电子结构，它们在本领域中被称为过孔，用以将过孔之上的金属线或其它互连件电连接到过孔之下的金属线或其它互连件。过孔典型地借助光刻工艺形成。代表性地，可以将光致抗蚀剂层旋涂在电介质层上，可以通过图案化掩模使光致抗蚀剂层曝光于图案化光化辐射，随后可以对经曝光的层显影，以便在光致抗蚀剂层中形成开口。接下来，通过将光致抗蚀剂层中的开口用作蚀刻掩模，在电介质层中蚀刻用于过孔的开口。这个开口被称为过孔开口。最后，可以采用一种或多种金属或其它导电材料来填充过孔开口，以形成过孔。
过去，过孔的尺寸和间隔已经逐步减小，并且预计将来过孔的尺寸和间隔还将继续逐步减小，至少对于某些类型的集成电路(例如，先进微处理器、芯片组组件、图形芯片等)如此。过孔尺寸的一个测度是过孔开口的临界尺寸。过孔间隔的一个测度是过孔间距。过孔间距表示在最靠近的相邻过孔之间的中心到中心距离。
当通过这种光刻工艺对具有极小间距的极小过孔进行图案化时，将存在若干挑战，尤其是在间距约为70纳米(nm)或更低和/或过孔开口的临界尺寸约为35nm或更低的时候。一个这样的挑战是，在过孔与上层互连件之间的重叠以及在过孔与下层接地(landing)互连件之间的重叠，通常需要被控制到过孔间距四分之一的量级上的高容限。由于过孔间距随时间的推移不断缩小，重叠容限倾向于以甚至高于光刻设备能够跟得上的速度而随之一起缩小。
另一个这样的挑战是，过孔开口的临界尺寸普遍倾向于比光刻扫描仪的分辨能力更快地缩小。存在用以缩小过孔开口的临界尺寸的缩小技术。然而，缩小量倾向于受到最小过孔间距的限制，并且受光学邻近效应修正(OPC)为足够中性，并且不会显著地损害线宽粗糙度(LWR)和/或临界尺寸一致性(CDU)的缩小工艺的能力的限制。
又一个这样的挑战是，光致抗蚀剂的LWR和/或CDU特性通常需要随着过孔开口的临界尺寸减小而改善，以便保持相同的临界尺寸预算的整体分数。然而，当前大多数光致抗蚀剂的LWR和/或CDU特性不像过孔开口的临界尺寸减小那样快速地提高。
再一个这样的挑战是，极小过孔间距通常倾向于低于甚至极紫外(EUV)光刻扫描仪的分辨能力。因此，通常可以使用两个、三个或更多个不同的光刻掩模，这倾向于增加成本。在某一点上，如果间距继续减小，那么即使采用多个掩模也不可能采用EUV扫描仪印刷出这些极小的间距的过孔开口。
因而，过孔制造技术的领域有待改进。
附图说明
图1A-1L示出了根据本发明实施例的表示在消减(subtractive)的自对准过孔和插塞图案化的方法中的多个操作的集成电路层的部分，其中：
图1A示出了在对形成于层间电介质(ILD)层上的硬掩模材料层沉积之后但在对其图案化之前的起始结构的横截面视图；
图1B示出了在通过间距加倍对硬掩膜层图案化后的图1A的结构；
图1C示出了在形成第二图案化硬掩模后的图1B的结构；
图1D示出了在沉积硬掩模保护层后的图1C的结构；
图1E示出了在对硬掩模保护层图案化后的图1D的结构；
图1F示出了在对第一图案化硬掩模进一步图案化并且随后形成多个光桶后的图1E的结构；
图1G示出了在光桶曝光和显影以留下选定的过孔位置，并且随后将过孔开口蚀刻至下层ILD中后的图1F的结构；
图1H示出了在去除剩余光桶，随后形成硬掩模材料，并且随后形成第二多个光桶后的图1G的结构；
图1I示出了在插塞位置选择后的图1H的结构；
图1J示出了在从过孔和线位置去除最新形成的硬掩模后的图1I的结构；
图1K示出了在图案化ILD层凹陷在未受插塞形成光桶保护的位置中之后的图1J的结构；以及
图1L示出了在金属填充后的图1K的结构。
图2A-2G示出了根据本发明另一个实施例的表示在消减的自对准过孔图案化的方法中的多个操作的集成电路层的部分，其中：
图2A示出了形成于衬底上的起始正交栅格的平面图及相应的横截面视图；
图2B示出了在电介质层的回蚀和开口填充后的图2A的结构的平面图及相应的横截面视图；
图2C示出了在光桶填充、曝光和显影以留下选定的插塞位置后的图2B的结构的平面图及相应的横截面视图；
图2D示出了在去除图2B的电介质层的部分后的图2C的结构的平面图及相应的横截面视图；
图2E示出了在光桶填充、曝光和显影以留下选定的过孔位置后的图2D的结构的平面图及相应的横截面视图；
图2F示出了在将过孔开口蚀刻至下层ILD中之后的图2E的结构的平面图及相应的横截面视图；以及
图2G示出了在去除了第二硬掩模层和剩余光桶材料后的图2F的结构的平面图及相应的横截面视图。
图3A-3I示出了根据本发明另一个实施例的表示在消减的自对准过孔和插塞图案化的方法中的多个操作的集成电路层的部分，其中：
图3A示出了在深金属线制造后的用于消减的过孔和插塞工艺的起始点结构；
图3B示出了在金属线凹陷后的图3A的结构；
图3C示出了在层间电介质(ILD)层形成后的图3B的结构；
图3D示出了在硬掩模层的沉积和图案化后的图3C的结构；
图3E示出了在使用图3D的硬掩模的图案来限定沟槽形成后的图3D的结构；
图3F示出了在全部可能的过孔位置中形成光桶后的图3E的结构；
图3G示出了在过孔位置选择后的图3F的结构；
图3H示出了在将剩余光桶转换为永久ILD材料后的图3G的结构；以及
图3I示出了在形成金属线和过孔后的图3H的结构。
图4示出了根据本发明一个实施方式的计算设备。
具体实施方式
描述了用于后段工艺(BEOL)互连件的借助于光桶的自对准过孔和插塞图案化。在以下描述中，阐述了诸如具体集成和材料机制之类的许多具体细节，以便提供对本发明的实施例的透彻理解。对本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本发明的实施例。在其它实例中，没有详细说明诸如集成电路设计布局之类的公知特征，以免不必要地使本发明的实施例难以理解。此外，应当理解的是，附图中所示的各个实施例为说明性表示而不必按比例绘出。
本文所述的一个或多个实施例针对用于自对准过孔和插塞图案化的消减方案以及由此生成的结构。在实施例中，本文所述的工艺使得能够实现后段工艺部件制造的自对准金属化。本文所述的一个或多个方案可以解决下一代过孔和插塞图案化的预期的重叠问题。
为了提供背景，用于过孔的当前制造技术包括“盲(blind)”工艺，其中，在ILD沟槽上方远处的堆叠体中对过孔开口图案化。随后将过孔开口图案向下蚀刻深入至沟槽中。重叠误差累积并可能引起各种问题，例如至相邻金属线的短路。在示例中，以低于约50纳米的间距对部件进行图案化和对准需要许多标线和临界对准策略，它们对于半导体制造工艺而言是极为昂贵的。在实施例中，相比之下，本文所述的方案实现了自对准插塞和/或过孔的制造，大大简化了重叠误差网(web)，仅留下一个关键重叠步骤(Mx+1光栅)。于是在实施例中，否则将必须容忍的因传统光刻/双镶嵌图案化而引起的偏移对于本文所述的生成的结构而言不再是问题。
总体上，一个或多个实施例针对采用消减技术来形成导电过孔以及在金属之间的非导电间隔或中断(称为“插塞”)的方案。依据定义，过孔用于落在先前层金属图案上。就这一点而言，本文所述的实施例实现了更加稳健的互连件制造方案，因为不再依赖于借助光刻设备的对准。与使用传统方案对这种部件进行图案化所需的相比，这个互连件制造方案可以用于节省许多对准/曝光，可以用于改善电接触(例如，通过减小过孔电阻)，并且可以用于减少总的工艺操作和处理时间。
具体而言，本文所述的一个或多个实施例包括，采用消减方法以使用已经蚀刻的沟槽来预形成每一个过孔和插塞。随后使用附加的操作来选择保留哪些过孔和插塞。这种操作可以使用“光桶”来阐明，尽管也可以使用更传统的抗蚀剂曝光和ILD回填方案来执行该选择过程。
在第一方面，使用首先过孔，其次插塞的方案。作为示例，图1A-1L示出了根据本发明实施例的表示在消减的自对准过孔和插塞图案化的方法中的多个操作的集成电路层的部分。在每一个所述操作的各图示中，示出了横截面视图和/或成角度的视图。这些视图在本文中称为相应的横截面视图和成角度的视图。
图1A示出了根据本发明实施例的在对形成于层间电介质(ILD)层102上的第一硬掩模材料层104沉积之后但在对其图案化之前的起始结构100的横截面视图。参考图1A，图案化掩模106具有在第一硬掩模材料层104上(或之上)沿其侧壁形成的间隔体108。
图1B示出了根据本发明实施例的在通过间距加倍对第一硬掩膜层进行图案化后的图1A的结构。参考图1B，去除图案化掩模106，例如通过蚀刻工艺，将间隔体108的生成的图案转移到第一硬掩模材料层104以形成第一图案化硬掩模110。在一个这种实施例中，利用光栅图案来形成第一图案化硬掩模110，如图1B中所示的。在实施例中，第一图案化硬掩模110的光栅结构是密集间距光栅结构。在一个具体的这种实施例中，无法直接通过传统光刻法来实现密集间距。例如，可以首先形成基于传统光刻法的图案(掩模106)，但可以通过使用间隔体掩模图案化来使间距减半，如图1A和图1B所示的。更进一步地，尽管未示出，但可以通过第二轮间隔体掩模图案化而使原始间距减为四分之一。因此，图1B的第一图案化硬掩模110的光栅状图案可以具有以恒定间距隔开并具有恒定宽度的硬掩模线。
图1C示出了根据本发明实施例的在形成第二图案化硬掩模后的图1B的结构。参考图1C，第二图案化硬掩模112与第一图案化硬掩模110交错形成。在一个这种实施例中，通过沉积第二硬掩模材料层(具有不同于第一硬掩模材料层104的组分)来形成第二图案化硬掩模112。随后例如通过化学机械抛光(CMP)来使第二硬掩模材料层平坦化，以提供第二图案化硬掩模112。
图1D示出了根据本发明实施例的在沉积硬掩模保护层后的图1C的结构。参考图1D，硬掩模保护层114形成于第一图案化硬掩模110和第二图案化硬掩模112上。在一个这种实施例中，与第一图案化硬掩模110和第二图案化硬掩模112相比，硬掩模保护层114的材料组分和蚀刻选择性不同。
图1E示出了根据本发明实施例的在对硬掩模保护层进行图案化后的图1D的结构。参考图1E，图案化硬掩模保护层114形成于第一图案化硬掩模110和第二图案化硬掩模112上。在一个这种实施例中，借助于与第一图案化硬掩模110和第二图案化硬掩模112的光栅图案正交的光栅图案来形成图案化硬掩模保护层114，如图1E所示的。在实施例中，由图案化硬掩模保护层114形成的光栅结构是密集间距光栅结构。在一个这种实施例中，无法直接通过传统光刻法来实现密集间距。例如，可以首先形成基于传统光刻法的图案，但可以通过使用间隔体掩模图案化来使间距减半。更进一步地，可以通过第二轮间隔体掩模图案化来使原始间距减为四分之一。因此，图1E的图案化硬掩模保护层114的光栅状图案可以具有以恒定间距隔开并具有恒定宽度的硬掩模线。
图1F示出了根据本发明实施例的在对第一图案化硬掩模进一步图案化并且随后形成多个光桶后的图1E的结构。参考图1F，将图案化硬掩模保护层114用作掩模，第一图案化硬掩模110如果被进一步图案化以形成第一图案化硬掩模116。在这个过程中不再进一步对第二图案化硬掩模112进行图案化。随后，去除图案化硬掩模保护层114，在ILD层102之上的生成的开口中形成光桶118。在这个阶段，光桶118表示在生成的金属化层中的所有可能的过孔位置。
图1G示出了根据本发明实施例的在曝光光桶并对其进行显影以留下选定的过孔位置，并且随后将过孔开口蚀刻至下层ILD中之后的图1F的结构。参考图1G，曝光并去除选定的光桶118以提供选定的过孔位置120。过孔位置120经受选择性蚀刻工艺，例如选择性等离子体蚀刻工艺，以使过孔开口延伸至下层ILD层102中，形成图案化ILD层102’。蚀刻对于剩余光桶118、第一图案化硬掩模116和第二图案化硬掩模112有选择性。
图1H示出了根据本发明实施例的在去除剩余光桶，随后形成硬掩模材料，并且随后形成第二多个光桶后的图1G的结构。参考图1H，例如通过选择性蚀刻工艺来去除剩余光桶。形成的所有开口(例如，在去除光桶118以及过孔位置120后形成的开口)随后以硬掩模材料122填充，例如碳基硬掩模材料。随后，例如通过选择性蚀刻工艺去除第一图案化硬掩模116，生成的开口以第二多个光桶124填充。在这个阶段，光桶124代表在生成的金属化层中的所有可能的插塞位置。将意识到，在该过程的这个阶段不再进一步对第二图案化硬掩模112进行图案化。
图1I示出了根据本发明实施例的在插塞位置选择后的图1H的结构。参考图1I，从不形成插塞的位置126去除图1H中的光桶124。在选择的形成插塞的位置，保留光桶124。在一个实施例中，为了形成将不形成插塞的位置126，光刻法用于曝光相应的光桶124。经曝光的光桶随后可以由显影剂去除。
图1J示出了根据本发明实施例的在从过孔和线位置去除最新形成的硬掩模后的图1I的结构。参考图1J，去除图1I中所示的硬掩模材料122。在一个这种实施例中，硬掩模材料122是碳基硬掩模材料，并且通过等离子体灰化工艺去除。如所示的，剩余的部件包括图案化ILD层102’、为插塞形成而保留的光桶124以及过孔开口128。尽管未示出，将意识到，在实施例中，在这个阶段同样保留了第二硬掩模层112。
图1K示出了根据本发明实施例的在图案化ILD层凹陷在未受插塞形成光桶保护的位置中之后的图1J的结构。参考图1K，使得图案化ILD层102’的未受光桶124保护的部分凹陷，以提供金属线开口130，除了过孔开口128以外。
图1L示出了根据本发明实施例的在金属填充后的图1K的结构。参考图1L，在开口128和132中形成金属化(metallization)132。在一个这种实施例中，通过金属填充和回抛光工艺来形成金属化132。参考图1L的左侧部分，结构被示为包括下部部分，其包括具有形成于其中的金属线和过孔(共同显示为132)的图案化ILD层102’。结构134的上部区域包括第二图案化硬掩模112以及剩余(插塞位置)的光桶124。在实施例中，在后续制造之前，例如通过CMP或回蚀来去除上部区域134。然而，在可替换的实施例中，在最终结构中保留了上部区域134。
图1L的结构随后可以用作用于形成随后的金属线/过孔和ILD层的基础。可替换地，图1L的结构可以表示集成电路中最终的金属互连层。将意识到，可以以可替换的顺序来实施以上工艺操作，而不必执行每一个操作和/或可以执行附加的处理操作。再次参考图1L，在这个阶段可以完成借助于消减方案的自对准制造。以类似方式制造的下一层有可能需要再次启动整个过程。可替换地，在这个阶段可以使用其它方案来提供附加的互连层，例如传统双镶嵌或单镶嵌方案。
在第二方面，使用首先插塞，其次过孔的方案。作为示例，图2A-2G示出了根据本发明另一个实施例的表示在消减的自对准插塞和过孔图案化的方法中的多个操作的集成电路层的部分。在每一个所述操作的各图示中，在上面示出了平面图，在下面示出了相应的横截面视图。这些视图在本文中称为相应的横截面视图和平面图。
图2A示出了根据本发明实施例的形成于衬底201之上的起始正交栅格的平面图及相应的横截面视图。参考平面图以及分别沿轴a-a’和b-b’得到的相应横截面视图(a)和(b)，起始栅格结构200包括光栅ILD层202，其具有布置于其上的第一硬掩模层204。第二硬掩模层206布置在第一硬掩模层204上，并且被图案化为具有与下层光栅结构正交的光栅结构。另外，在第二硬掩模层206的光栅结构与由ILD层202和第一硬掩模层204形成的下层光栅之间保留开口208。
图2B示出了根据本发明实施例的在开口填充和回蚀后的图2A的结构的平面图及相应的横截面视图。参考平面图以及分别沿轴a-a’和b-b’得到的相应横截面视图(a)和(b)，利用诸如氧化硅层之类的电介质层210来填充图2A的开口208。例如可以通过化学气相沉积(CVD)、高密度等离子体沉积(HDP)或旋涂电介质，利用沉积的氧化物模来形成这种电介质层210。沉积的材料可能需要回蚀，以便达到图2B中所示的相对高度，留下上部开口208’。
图2C示出了根据本发明实施例的在光桶填充、曝光和显影以留下选定的插塞位置后的图2B的结构的平面图及相应的横截面视图。参考平面图以及分别沿轴a-a’和b-b’得到的相应横截面视图(a)和(b)，在图2B的上部开口208’中形成光桶。随后，曝光并去除大部分光桶。然而，不曝光选定的光桶212，从而被保留以提供选定的插塞位置，如图2C所示的。
图2D示出了根据本发明实施例的在去除电介质层210的部分后的图2C的结构的平面图及相应的横截面视图。参考平面图以及分别沿轴a-a’和b-b’得到的相应横截面视图(a)和(b)，去除电介质层210未被光桶212覆盖的部分。然而，电介质层210的被光桶212覆盖的部分被保留在图2D的结构中。在一个实施例中，通过湿法蚀刻工艺去除电介质层210未被光桶212覆盖的部分。
图2E示出了根据本发明实施例的在光桶填充、曝光和显影以留下选定的过孔位置后的图2D的结构的平面图及相应的横截面视图。参考平面图以及分别沿轴a-a’和b-b’得到的相应横截面视图(a)和(b)，在去除了电介质层210的部分后所形成的开口中形成光桶。随后，曝光并去除选定的光桶以提供选定的过孔位置214，如图2C所示的。
图2F示出了根据本发明实施例的在将过孔开口蚀刻至下层ILD中后的图2E的结构的平面图及相应的横截面视图。参考平面图以及分别沿轴a-a’和b-b’得到的相应横截面视图(a)和(b)，图2E的过孔位置214经受选择性蚀刻工艺，例如选择性等离子体蚀刻工艺，以将过孔开口214延伸至开口214’，其形成于下层ILD层202中。
图2G示出了根据本发明实施例的在去除第二硬掩模层和剩余光桶材料后的图2F的结构的平面图及相应的横截面视图。参考平面图以及分别沿轴a-a’和b-b’得到的相应横截面视图(a)和(b)，去除第二硬掩模层206以及任何剩余光桶材料(即，尚未被曝光和显影的光桶材料)。可以对所有其它剩余部件选择性地执行去除。在一个这种实施例中，第二硬掩模层206是碳基硬掩模材料，通过O2等离子体灰化工艺来执行去除。再次参考图2G，在这个阶段剩余的是具有形成于其中的过孔开口214’的ILD层202，以及电介质层210的为插塞位置而保留(例如，借助于下层光桶材料而保留)的部分。因而，在一个实施例中，图2G的结构包括借助于过孔开口(用于随后的金属填充)被图案化的ILD层202，该过孔开口具有用以产生插塞的电介质层210的位置。剩余的开口216可以由金属填充以形成金属线。将意识到，可以去除硬掩模204。
因此，一旦以金属互连材料被填充，图2G的结构随后就可以用作用于形成随后的金属线/过孔和ILD层的基础。可替换地，一旦以金属互连材料被填充，则图2G的结构可以表示集成电路中最终的金属互连层。将意识到，可以以可替换的顺序来实施以上的工艺操作，而不必执行每一个操作和/或可以执行附加的处理操作。再次参考图2G，在这个阶段可以完成借助于消减方案的自对准制造。以类似方式制造的下一层有可能需要再次启动整个过程。可替换地，在这个阶段可以使用其它方案以提供附加的互连层，例如传统双镶嵌或单镶嵌方案。
将意识到，结合图1A-1L和图2A-2G所述的方案不必被执行为形成与下层金属化层对准的过孔。因而，在一些背景中，这些工艺方案可以视为包括针对任何下层金属化层沿上下方向的盲射(blindshooting)。在第三方面，消减方案提供了与下层金属化层的对准。作为示例，图3A-3I示出了根据本发明另一个实施例的表示在消减的自对准过孔图案化的方法中的多个操作的集成电路层的部分。在每一个所述操作的各图示中，提供了成角度的三维横截面视图。
图3A示出了根据本发明实施例的在深金属线制造后的用于消减的过孔和插塞工艺的起始点结构300。参考图3A，结构300包括金属线302，以及居间的层间电介质(ILD)线304。将意识到，线302中的一些可以与下层过孔相关联，用于耦合到在前的互连层。在实施例中，通过将沟槽图案化在ILD材料(例如，线304的ILD材料)中来形成金属线302。沟槽随后由金属填充，如有需要，被平坦化至ILD线304的顶部。在实施例中，金属沟槽和填充工艺涉及高的高宽比部件。例如在一个实施例中，金属线高度(h)与金属线宽度(w)的高宽比约在5-10的范围中。
图3B示出了根据本发明实施例的在金属线凹陷后的图3A的结构。参考图3B，选择性地使金属线302凹陷以提供第一水平高度的金属线306。针对ILD线304选择性地执行凹陷。通过干法蚀刻、湿法蚀刻或其组合借助于蚀刻来执行凹陷。可以由用于用作后段工艺(BEOL)互连结构内的适当的导电互连线的第一水平高度的金属线306的目标厚度来确定凹陷的程度。
图3C示出了根据本发明实施例的在层间电介质(ILD)层形成后的图3B的结构。参考图3C，沉积ILD材料层308，如有必要，将其平坦化至在凹陷金属线306和ILD线304之上的水平高度。
图3D示出了根据本发明实施例的在硬掩模层的沉积和图案化后的图3C的结构。参考图3D，在ILD层308上形成硬掩模层310。在一个这种实施例中，借助于与第一水平高度的金属线306/ILD线304的光栅图案正交的光栅图案来形成硬掩模层310，如图3D所示的。在实施例中，由硬掩模层310形成的光栅结构是密集间距光栅结构。在一个这种实施例中，无法直接通过传统光刻法来实现密集间距。例如，可以首先形成基于传统光刻法的图案，但可以通过使用间隔体掩模图案化来使间距减半。更进一步地，可以通过第二轮间隔体掩模图案化使原始间距减为四分之一。因此，图3D的第二硬掩模层310的光栅状图案可以具有以恒定间距隔开并具有恒定宽度的硬掩模线。
图3E示出了根据本发明实施例的在使用图3D的硬掩模的图案来限定沟槽形成后的图3D的结构。参考图3E，对ILD层308暴露区域(即，未受310保护的区域)进行蚀刻，以形成沟槽312和图案化ILD层314。在第一水平高度的金属线306和ILD线304的顶部表面上停止蚀刻，并因此使它们暴露。
图3F示出了根据本发明实施例的在全部可能的过孔位置中形成光桶后的图3E的结构。参考图3F，在凹陷金属线306的暴露部分之上的所有可能的过孔位置中形成光桶316。在一个实施例中，光桶316被形成为与ILD线304的顶部表面基本上共平面，如图3F所示的。另外，再次参考图3F，可以从图案化ILD层314去除硬掩模层310。
图3G示出了根据本发明实施例的在过孔位置选择后的图3F的结构。参考图3G，去除在选定过孔位置318中的图3F的光桶316。在未被选定为形成过孔的位置处保留存储桶316。在一个实施例中，为了形成过孔位置318，光刻法用于曝光相应的光桶316。经曝光的光桶随后可以由显影剂去除。
图3H示出了根据本发明实施例的在将剩余光桶转换为永久ILD材料后的图3G的结构。参考图3H，在形成最终ILD材料320的位置中，例如在烘焙操作之后通过交联(cross-linking)来修改光桶316的材料。在一个这种实施例中，交联提供了烘焙后的溶解性转换。最终的交联材料具有电介质间的特性，因而可以保留在最终金属化结构中。
再次参考图3H，在实施例中，生成的结构包括在金属化结构的单个平面350中的高达三个不同的电介质材料区域(ILD线304+ILD线314+交联的光桶320)。在一个这种实施例中，ILD线304、ILD线314和交联的光桶320中的两个或全部由相同材料组成。在另一个这种实施例中，ILD线304、ILD线314和交联的光桶320全部由不同ILD材料组成。在任一情况下，在一个特定实施例中，在最终结构中可以观察到差异，例如在ILD线304的材料与ILD线314的材料之间的垂直接缝(例如，接缝397)和/或在ILD线304的材料与交联的光桶320的材料之间的垂直接缝(例如，接缝398)和/或在ILD线314的材料与交联的光桶320的材料之间的垂直接缝(例如，接缝399)。
图3I示出了根据本发明实施例的在金属线和过孔形成后的图3H的结构。参考图3I，在对图3H的开口进行金属填充后形成金属线322和过孔324。金属线322由过孔324耦合到下层金属线306。在实施例中，以镶嵌方案或从下至上填充的方案来填充开口，以提供图3I中所示的结构。因而，在以上方案中为形成金属线和过孔而进行的金属(例如，铜以及相关联的阻挡层和晶种层)沉积可以是通常用于标准后段工艺(BEOL)处理的。在实施例中，在随后的制造操作中，可以去除ILD线314，以提供在生成的金属线324之间的空气间隙。
图3I的结构可以随后用作用于形成随后的金属线/过孔和ILD层的基础。可替换地，图3I的结构可以表示集成电路中最终的金属互连层。将理解，可以以可替换的顺序来实施以上的工艺操作，不必执行每一个操作和/或可以执行额外的工艺操作。在任何情况下，生成的结构都实现了正好以下层金属线为中心的过孔的制造。即，例如由于非理想的选择性蚀刻处理，过孔可能比下层金属线宽、窄或者与之具有形同厚度。但是，在实施例中，过孔的中心正好与金属线的中心对准(匹配)。而且，用于选择哪些插塞和过孔的ILD有可能与主ILD极为不同，并在两个方向上都极佳地自对准。因而，在实施例中，否则将必须容忍的因传统光刻/双镶嵌图案化而引起的偏移对于本文所述的生成的结构而言不再是问题。再次参考图3I，于是在这个阶段可以完成借助于消减方案的自对准制造。以类似方式制造的下一层有可能需要再次启动整个过程。可替换地，在这个阶段可以使用其它方案以提供额外的互连层，例如传统的双镶嵌或单镶嵌方案。
总之，根据本发明的一个或多个实施例，本文所述的方案包括使用光桶层间电介质(ILD)来为插塞和过孔选择位置。光桶ILD组分通常与标准ILD极为不同，在一个实施例中，在两个方向上都极佳地自对准。更普遍地，在实施例中，本文使用的术语“光桶”包括使用超快光致抗蚀剂或电子束抗蚀剂或其它光敏材料，如在经蚀刻的开口中形成的。在一个这种实施例中，在旋涂涂覆后使用到开口中的聚合物的热回流。在一个实施例中，通过从现有光致抗蚀剂材料去除淬灭剂来制造快速光致抗蚀剂。在另一个实施例中，通过回蚀工艺和/或光刻/缩小(shrink)/蚀刻工艺来形成光桶。会理解，光桶不必以实际光致抗蚀剂来进行填充，只要该材料充当光敏开关即可。在一个实施例中，光刻法用于对被选定为去除的相应光桶进行曝光。然而，光刻约束可以放宽，未对准容限可以为高，因为光桶被不可光分解的材料围绕。而且，在实施例中，代替例如以30mJ/cm2进行曝光，例如可以以3mJ/cm2对这种光桶进行曝光。通常，这会导致极差的临界尺寸(CD)控制和粗糙度。但在此情况下，CD和粗糙度控制由光桶限定，其可以被极佳地控制和限定。因而，光桶方案可以用于规避成像/计量折衷，其限制了下一代光刻工艺的吞吐量。在一个实施例中，光桶受到极紫外(EUV)光的曝光，以便对光桶曝光，在特定实施例中，EUV曝光在5-15纳米范围中。
在实施例中，用于金属线、ILD线或硬掩模线的术语“光栅结构”用于指代密集间距光栅结构。在一个具体的这种实施例中，无法直接通过传统光刻法来实现密集间距。例如，可以首先形成基于传统光刻法的图案，但可以通过使用间隔体掩模图案化来使间距减半。更进一步地，可以通过第二轮间隔体掩模图案化使原始间距减为四分之一。因此，以上所描述的光栅状图案可以具有以恒定间距隔开并具有恒定宽度的硬掩模线。可以通过间距减半或间距减为四分之一的方案来制造图案。
在实施例中，如本说明书中通篇中所用的，层间电介质(ILD)材料由(或包括)电介质或绝缘材料层组成。适当的电介质材料的示例包括但不限于，硅的氧化物(例如，二氧化硅(SiO2))、硅的掺杂氧化物、硅的氟化氧化物、硅的碳掺杂氧化物、本领域公知的各种低k电介质材料及其组合。层间电介质材料可以由传统技术形成，例如，由化学气相沉积(CVD)、物理气相沉积(PVD)或其它沉积方法形成。
在实施例中，如本说明书通篇中所用的，互连材料(例如，金属线和/或过孔)由一种或多种金属或其它导电结构组成。常见的示例是使用铜线和铜结构，其可以包括或不包括在铜与周围的ILD材料之间的阻挡层。如本文中所使用的，术语金属包括多种金属的合金、堆叠及其它组合。例如，金属互连线可以包括阻挡层、不同金属或合金的堆叠等。互连线在本领域中有时也称为迹线、导线、线、金属或简称为互连件。
在实施例中，如本说明书中通篇中所用的，插塞和/或保护层和/或硬掩模材料由与层间电介质材料不同的电介质材料组成。在一个实施例中，这些材料是牺牲性的，而层间电介质材料至少在最终结构中略有保留。在一些实施例中，插塞和/或保护层和/或硬掩模材料包括硅的氮化物(例如，氮化硅)层或硅的氧化物层，或者二者，或者其组合。其它适当的材料可以包括碳基材料。在另一个实施例中，插塞和/或保护层和/或硬掩模材料包括金属种类。例如，硬掩模或其它上层材料可以包括钛或另一种金属的氮化物(例如，氮化钛)层。可以在这些层的一个或多个中包括有可能较少量的其它材料，例如氧。可替换地，取决于具体实施方式，可以使用本领域中公知的其它插塞和/或保护层和/或硬掩模材料层。插塞和/或保护层和/或硬掩模材料层可以由CVD、PVD或其它沉积方法形成。
将意识到，上述的层和材料典型地形成于下层半导体衬底或结构上或之上，例如集成电路的一个或多个下层器件层。在实施例中，下层半导体衬底代表用于制造集成电路的普通工件对象。半导体衬底常常包括硅或另一种半导体材料的晶圆或其它片。适当的半导体衬底包括，但不限于，单晶硅、多晶硅和绝缘体上硅结构(SOI)，以及由其它半导体材料形成的类似衬底。取决于制造的阶段，半导体衬底常常包括晶体管、集成电路等。衬底还可以包括半导体材料、金属、电介质、掺杂剂及在半导体衬底中常见的其它材料。而且，可以在下层较低水平高度的后段工艺(BEOL)互连层上制造以上所示的结构。
本文所公开的实施例可以用于制造各种不同类型的集成电路和/或微电子器件。这种集成电路的示例包括，但不限于，处理器、芯片组组件、图形处理器、数字信号处理器、微控制器等。在其它实施例中，可以制造半导体存储器。此外，集成电路或其它微电子器件可以用于本领域中已知的各种电子器件中。例如，在计算机系统(例如，台式机、膝上型电脑、服务器)、移动电话、个人电子设备等当中。集成电路可以与系统中的总线和其它组件耦合。例如，处理器可以由一条或多条总线耦合到存储器、芯片组等。有可能使用本文中所公开的方案来制造处理器、存储器和芯片组中的每一个。
图4示出了根据本发明一个实施方式的计算设备400。计算设备400容纳板402。板402可以包括多个组件，包括，但不限于，处理器404和至少一个通信芯片406。处理器404物理且电耦合到板402。在一些实施方式中，至少一个通信芯片406也物理且电耦合到板402。在其它实施方式中，通信芯片406是处理器404的一部分。
取决于其应用，计算设备400可以包括其它组件，其可以或可以不物理且电耦合到板402。这些其它组件包括，但不限于，易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、指南针、加速度计、陀螺仪、扬声器、照相机和大容量储存设备(例如，硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片406实现了无线通信，用于往来于计算设备400传送数据。术语“无线”及其派生词可以用于描述可以通过使用经由非固态介质调制的电磁辐射来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关联的设备不包含任何接线，尽管在一些实施例中它们可以不包含。通信芯片406可以实施多种无线标准或协议中的任意一个，包括，但不限于，Wi-Fi(IEEE802.11族)、WiMAX(IEEE802.16族)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物，以及被称为3G、4G、5G及更高代的任何其它无线协议。计算设备400可以包括多个通信芯片406。例如，第一通信芯片406可以专用于较短距离的无线通信，例如Wi-Fi和蓝牙，第二通信芯片406可以专用于较长距离的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备400的处理器404包括封装在处理器404内的集成电路管芯。在本发明的一些实施方式中，处理器的集成电路管芯包括根据本发明的实施方式构建的一个或多个结构，例如，自对准过孔和插塞。术语“处理器”可以指代任何设备或设备的部分，其对来自寄存器和/或存储器的电子数据进行处理，以将该电子数据转换为可以被存储在寄存器和/或存储器中的其它电子数据。
通信芯片406还包括封装在通信芯片406内的集成电路管芯。根据本发明的另一个实施方式，通信芯片的集成电路管芯包括根据本发明的实施方式构建的一个或多个结构，例如，自对准过孔和插塞。
在其它实施方式中，容纳在计算设备400内的另一个组件可以包含集成电路管芯，其包括根据本发明的实施方式构建的一个或多个结构，例如，自对准过孔和插塞。
在各实施方式中，计算设备400可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码照相机、便携式音乐播放器、或数字视频记录器。在其它实施方式中，计算设备400可以是处理数据的任何其它电子设备。
因而，本发明的实施例包括用于后段工艺(BEOL)互连件的借助光桶的自对准过孔和插塞图案化。
在实施例中，一种用于集成电路的互连结构包括被布置在衬底之上的互连结构的第一层，所述第一层具有由沿第一方向的交替的金属线和电介质线构成的第一光栅。电介质线的最高表面高于金属线的最高表面。集成电路还包括被布置在互连结构的第一层之上的互连结构的第二层。所述第二层包括由沿第二方向的交替的金属线和电介质线构成的第二光栅，所述第二方向垂直于所述第一方向。电介质线的最低表面低于第二光栅的金属线的最低表面。第二光栅的电介质线与第一光栅的电介质线重叠并接触，但与第一光栅的电介质线不同。集成电路还包括被布置在第一光栅的金属线与第二光栅的金属线之间的电介质材料区域，并且与第一光栅的电介质线的上部部分和第二光栅的电介质线的下部部分处于相同平面。电介质材料区域由交联的可光分解材料组成。
在一个实施例中，互连结构还包括导电过孔，其被布置在第一光栅的金属线与第二光栅的金属线之间，并将第一光栅的金属线耦合到第二光栅的金属线，所述导电过孔与电介质材料区域直接相邻并且处于相同平面。
在一个实施例中，导电过孔的中心与第一光栅的金属线的中心并且与第二光栅的金属线的中心直接对准。
在一个实施例中，第一光栅的电介质线由第一电介质材料组成，第二光栅的电介质线由不同的第二电介质材料组成。第一电介质材料和第二电介质材料与交联的可光分解材料不同。
在一个实施例中，第一光栅的电介质线和第二光栅的电介质线由与交联的可光分解材料不同的同种电介质材料组成。
在实施例中，一种制造用于集成电路的互连结构的方法，包括提供金属化结构，所述金属化结构包括具有第一方向的交替的金属线和电介质线的第一光栅，第一光栅的每一条电介质线都具有与每一条金属线的顶部表面基本上共平面的顶部表面。所述方法还包括使得第一光栅的金属线凹陷至第一光栅的电介质线的顶部表面之下，以形成第一光栅的凹陷金属线。所述方法还包括在第一光栅的电介质线和凹陷金属线之上形成层间电介质(ILD)层，所述ILD层具有沿第二方向的第二光栅，所述第二方向垂直于所述第一方向，露出凹陷金属线的部分。所述方法还包括在凹陷金属线之上的所有可能的过孔位置中形成多个光桶。所述方法还包括曝光、显影和去除少于全部的所述多个光桶，以形成一个或多个过孔开口。所述方法还包括随后烘焙所有的剩余光桶。所述方法还包括在经烘焙的光桶之上形成金属线，并且在与经烘焙的光桶相同的平面中形成过孔。
在一个实施例中，形成ILD层包括形成ILD层材料的未图案化的层，在ILD层之上形成硬掩模层，所述硬掩模层具有第二光栅的图案，以及蚀刻ILD层材料的未图案化的层，以提供用于ILD层的第二光栅的图案。
在一个实施例中，形成多个光桶包括形成可光分解材料的层，并且烘焙剩余光桶包括使得剩余光桶交联。
在一个实施例中，烘焙剩余光桶包括形成永久ILD材料。
在一个实施例中，第一光栅的电介质线由第一电介质材料组成，ILD层由不同的第二电介质材料组成。
在一个实施例中，第一光栅的电介质线和ILD层由相同的电介质材料组成。
在一个实施例中，曝光、显影和去除少于全部的所述多个光桶包括使少于全部的所述多个光桶暴露于极紫外(EUV)辐射。
在实施例中，一种制造用于集成电路的互连结构的方法，包括在ILD材料层上之上形成第一硬掩模层，所述第一硬掩模层和ILD材料层的上部部分具有沿第一方向的第一光栅。所述方法还包括在ILD材料层之上并且在第一硬掩模层之上形成第二硬掩模层，第二硬掩模层具有沿第二方向的第二光栅，所述第二方向垂直于所述第一方向。所述方法还包括在由第一硬掩模层和第二硬掩模层的光栅图案形成的开口中形成电介质材料。所述方法还包括在电介质材料上形成第一多个光桶。所述方法还包括曝光、显影和去除少于全部的所述第一多个光桶，以形成一个或多个相应的无插塞位置，其中，剩余光桶限定插塞位置。所述方法还包括去除电介质材料的未受剩余额光桶保护的部分。所述方法还包括在所有可能的过孔区域中形成第二多个光桶。所述方法还包括曝光、显影和去除少于全部的所述第二多个光桶，以形成一个或多个过孔开口。所述方法还包括通过一个或多个过孔开口蚀刻ILD材料层，以形成相应的过孔位置。所述方法还包括去除所有剩余的第一多个光桶和第二多个光桶。所述方法还包括去除第二硬掩模层。所述方法还包括形成对应于一个或多个过孔位置的金属过孔以及在金属过孔上形成金属线。
在一个实施例中，形成第二硬掩模层包括形成碳基硬掩模层，并且去除第二硬掩模层包括使用灰化工艺。
在一个实施例中，方法还包括去除第一硬掩模层。
在一个实施例中，曝光、显影和去除少于全部的所述第一多个光桶以及少于全部的所述第二多个光桶包括暴露于极紫外(EUV)辐射。
在实施例中，一种制造用于集成电路的互连结构的方法，包括在ILD材料层之上形成第一硬掩模层，所述第一硬掩模层具有沿第一方向的第一光栅。所述方法还包括在ILD材料层之上并且与第一硬掩模层交错地形成第二硬掩模层。所述方法还包括在第一硬掩模层和第二硬掩模层之上形成硬掩模保护层，所述硬掩模保护层具有沿第二方向的第二光栅，所述第二方向垂直于所述第一方向。所述方法还包括将硬掩模保护层用作掩模来使第一硬掩膜层图案化，以在ILD材料层之上形成所有可能的过孔区域。所述方法还包括在全部可能的过孔区域中形成第一多个光桶。所述方法还包括曝光、显影和去除少于全部的所述第一多个光桶，以形成一个或多个过孔开口。所述方法还包括通过一个或多个过孔开口蚀刻ILD材料层，以形成相应的过孔位置。所述方法还包括去除所有剩余的第一多个光桶。方法还包括随后在过孔位置以及剩余的所有可能的过孔区域中形成第三硬掩模层。所述方法还包括去除第一硬掩模层的所有剩余部分，以在ILD材料层之上形成所有可能的插塞区域。所述方法还包括在所有可能的插塞区域中形成第二多个光桶。所述方法还包括曝光、显影和去除少于全部的所述第二多个光桶，以形成一个或多个相应的无插塞位置，其中，剩余的第二多个光桶限定插塞位置。所述方法还包括使得ILD材料层未受剩余的第二多个光桶保护的部分凹陷。所述方法还包括去除第三硬掩模和所有剩余的第二多个光桶。所述方法还包括形成对应于一个或多个过孔位置的金属过孔，并且在金属过孔上形成金属线。
在一个实施例中，方法还包括在所有可能的过孔区域中形成第一多个光桶之前，去除硬掩模保护层。
在一个实施例中，形成第三硬掩模层包括形成碳基硬掩模层，并且去除第三硬掩模层包括使用灰化工艺。
在一个实施例中，曝光、显影和去除少于全部的所述第一多个光桶以及少于全部的所述第二多个光桶，包括暴露于极紫外(EUV)辐射。

Claims (20)

1.一种用于集成电路的互连结构，所述互连结构包括：
所述互连结构的第一层，所述互连结构的所述第一层被布置在衬底之上，所述第一层包括由沿第一方向的交替的金属线和电介质线构成的第一光栅，其中，所述电介质线的最高表面高于所述金属线的最高表面；以及
所述互连结构的第二层，所述互连结构的所述第二层被布置在所述互连结构的所述第一层之上，所述第二层包括由沿第二方向的交替的金属线和电介质线构成的第二光栅，所述第二方向垂直于所述第一方向，其中，所述电介质线的最低表面低于所述第二光栅的金属线的最低表面，其中，所述第二光栅的电介质线与所述第一光栅的电介质线重叠并且接触，但与所述第一光栅的电介质线不同；以及
电介质材料区域，所述电介质材料区域被布置在所述第一光栅的金属线与所述第二光栅的金属线之间，并且与所述第一光栅的电介质线的上部部分和所述第二光栅的电介质线的下部部分处于相同平面，所述电介质材料区域包括交联的可光分解材料。
2.根据权利要求1所述的互连结构，还包括：
导电过孔，所述导电过孔被布置在所述第一光栅的金属线与所述第二光栅的金属线之间，并且将所述第一光栅的金属线耦合到所述第二光栅的金属线，所述导电过孔与所述电介质材料区域处于相同平面。
3.根据权利要求2所述的互连结构，其中，所述导电过孔的中心与所述第一光栅的金属线的中心并且与所述第二光栅的金属线的中心直接对准。
4.根据权利要求1所述的互连结构，其中，所述第一光栅的电介质线包括第一电介质材料，所述第二光栅的电介质线包括不同的第二电介质材料，并且其中，所述第一电介质材料和所述第二电介质材料与所述交联的可光分解材料不同。
5.根据权利要求1所述的互连结构，其中，所述第一光栅的电介质线和所述第二光栅的电介质线包括与所述交联的可光分解材料不同的相同电介质材料。
6.一种制造用于集成电路的互连结构的方法，所述方法包括：
提供金属化结构，所述金属化结构包括由沿第一方向的交替的金属线和电介质线构成的第一光栅，所述第一光栅的每一条电介质线的顶部表面与每一条金属线的顶部表面都基本上共平面；
使得所述第一光栅的金属线凹陷至所述第一光栅的电介质线的顶部表面之下，以形成所述第一光栅的凹陷金属线；
在所述第一光栅的电介质线和所述凹陷金属线之上形成层间电介质(ILD)层，所述ILD层具有沿第二方向的第二光栅，所述第二方向垂直于所述第一方向，露出所述凹陷金属线的部分；
在所述凹陷金属线之上的所有可能的过孔位置处形成多个光桶；
对少于全部的所述多个光桶进行曝光、显影以及去除，以形成一个或多个过孔开口；以及，随后，
烘焙所有的剩余光桶；
在经烘焙的光桶之上形成金属线，并且在与经烘焙的光桶相同的平面中形成过孔。
7.根据权利要求6所述的方法，其中，形成所述ILD层包括：
形成所述ILD层材料的未图案化的层；
在所述ILD层之上形成硬掩模层，所述硬掩模层具有所述第二光栅的图案；以及
蚀刻所述ILD层材料的所述未图案化的层，以提供用于所述ILD层的所述第二光栅的图案。
8.根据权利要求6所述的方法，其中，形成所述多个光桶包括形成可光分解材料层，并且其中，烘焙所述剩余光桶包括使得所述剩余光桶交联。
9.根据权利要求6所述的方法，其中，烘焙所述剩余光桶包括形成永久ILD材料。
10.根据权利要求6所述的方法，其中，所述第一光栅的电介质线包括第一电介质材料，所述ILD层包括不同的第二电介质材料。
11.根据权利要求6所述的方法，其中，所述第一光栅的电介质线和所述ILD层包括相同的电介质材料。
12.根据权利要求6所述的方法，其中，曝光、显影和去除少于全部的所述多个光桶包括使所述少于全部的所述多个光桶暴露于极紫外(EUV)辐射。
13.一种制造用于集成电路的互连结构的方法，所述方法包括：
在ILD材料层之上形成第一硬掩模层，所述第一硬掩模层和所述ILD材料层的上部部分具有沿第一方向的第一光栅；
在所述ILD材料层之上并且在所述第一硬掩模层之上形成第二硬掩模层，所述第二硬掩模层具有沿第二方向的第二光栅，所述第二方向垂直于所述第一方向；
在由所述第一硬掩模层和所述第二硬掩模层的光栅图案形成的开口中形成电介质材料；
在所述电介质材料上形成第一多个光桶；
曝光、显影和去除少于全部的所述第一多个光桶，以形成一个或多个相应的无插塞位置，其中，剩余光桶限定插塞位置；
去除所述电介质材料的未受所述剩余光桶保护的部分；
在所有可能的过孔区域中形成第二多个光桶；
曝光、显影和去除少于全部的所述第二多个光桶，以形成一个或多个过孔开口；
将所述ILD材料层蚀刻穿过一个或多个过孔开口，以形成相应的过孔位置；
去除所有剩余的所述第一多个光桶和所述第二多个光桶；
去除所述第二硬掩模层；以及
形成对应于所述一个或多个过孔位置的金属过孔，并且在所述金属过孔之上形成金属线。
14.根据权利要求13所述的方法，其中，形成所述第二硬掩模层包括形成碳基硬掩模层，并且其中，去除所述第二硬掩模层包括使用灰化工艺。
15.根据权利要求13所述的方法，还包括：
去除所述第一硬掩模层。
16.根据权利要求13所述的方法，其中，曝光、显影和去除少于全部的所述第一多个光桶以及少于全部的所述第二多个光桶，包括暴露于极紫外(EUV)辐射。
17.一种制造用于集成电路的互连结构的方法，所述方法包括：
在ILD材料层之上形成第一硬掩模层，所述第一硬掩模层具有沿第一方向的第一光栅；
在所述ILD材料层之上并且与所述第一硬掩模层交错地形成第二硬掩模层；
在所述第一硬掩模层和所述第二硬掩模层之上形成硬掩模保护层，所述硬掩模保护层具有沿第二方向的第二光栅，所述第二方向垂直于所述第一方向；
将所述硬掩模保护层用作掩模来对所述第一硬掩模层进行图案化，以在所述ILD材料层之上形成所有可能的过孔区域；
在所述所有可能的过孔区域中形成第一多个光桶；
对少于全部的所述第一多个光桶进行曝光、显影以及去除，以形成一个或多个过孔开口；
将所述ILD材料层蚀刻穿过一个或多个过孔开口，以形成相应的过孔位置；
去除所有剩余的所述第一多个光桶；以及，随后，
在所述过孔位置和剩余的所述所有可能的过孔区域中形成第三硬掩模层；
去除所述第一硬掩模层的所有剩余部分，以在所述ILD材料层之上形成所有可能的插塞区域；
在所述所有可能的插塞区域中形成第二多个光桶；
对少于全部的所述第二多个光桶进行曝光、显影以及去除，以形成一个或多个相应的无插塞位置，其中，剩余的所述第二多个光桶限定插塞位置；
凹陷所述ILD材料层的未受剩余的所述第二多个光桶保护的部分；
去除所述第三硬掩模以及所有剩余的所述第二多个光桶；以及
形成对应于所述一个或多个过孔位置的金属过孔，并且在所述金属过孔之上形成金属线。
18.根据权利要求17所述的方法，还包括：
在所述所有可能的过孔区域中形成所述第一多个光桶之前，去除所述硬掩模保护层。
19.根据权利要求17所述的方法，其中，形成所述第三硬掩模层包括形成碳基硬掩模层，并且其中，去除所述第三硬掩模层包括使用灰化处理。
20.根据权利要求17所述的方法，其中，曝光、显影和去除少于全部的所述第一多个光桶和少于全部的所述第二多个光桶包括暴露于极紫外(EUV)辐射。
CN201480062984.4A 2013-12-18 2014-11-05 用于后段工艺(beol)互连件的借助光桶的自对准过孔和插塞图案化 Active CN105745745B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910419015.4A CN110223911B (zh) 2013-12-18 2014-11-05 用于后段工艺（beol）互连件的借助光桶的自对准过孔和插塞图案化

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/133,385 2013-12-18
US14/133,385 US9236342B2 (en) 2013-12-18 2013-12-18 Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects
PCT/US2014/064154 WO2015094501A1 (en) 2013-12-18 2014-11-05 Self-aligned via and plug patterning with photobuckets for back end of line (beol) interconnects

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910419015.4A Division CN110223911B (zh) 2013-12-18 2014-11-05 用于后段工艺（beol）互连件的借助光桶的自对准过孔和插塞图案化

Publications (2)

Publication Number Publication Date
CN105745745A true CN105745745A (zh) 2016-07-06
CN105745745B CN105745745B (zh) 2019-06-18

Family

ID=53369422

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910419015.4A Active CN110223911B (zh) 2013-12-18 2014-11-05 用于后段工艺（beol）互连件的借助光桶的自对准过孔和插塞图案化
CN201480062984.4A Active CN105745745B (zh) 2013-12-18 2014-11-05 用于后段工艺(beol)互连件的借助光桶的自对准过孔和插塞图案化

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910419015.4A Active CN110223911B (zh) 2013-12-18 2014-11-05 用于后段工艺（beol）互连件的借助光桶的自对准过孔和插塞图案化

Country Status (6)

Country Link
US (2) US9236342B2 (zh)
EP (1) EP3084822A4 (zh)
KR (1) KR102280070B1 (zh)
CN (2) CN110223911B (zh)
TW (2) TWI544549B (zh)
WO (1) WO2015094501A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109997219A (zh) * 2016-12-23 2019-07-09 英特尔公司 用于调制电桶敏感度的差异化硬掩模
CN110337715A (zh) * 2016-12-23 2019-10-15 英特尔公司 高级光刻和自组装装置
CN112888986A (zh) * 2018-10-23 2021-06-01 应用材料股份有限公司 具有深度调制的角度光栅的光学元件及其形成方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102167351B1 (ko) * 2013-09-27 2020-10-19 인텔 코포레이션 라인 백엔드(Back End of Line)(BEOL) 상호접속을 위한 삭감 자기 정렬 비아 및 플러그 패터닝
US9041217B1 (en) * 2013-12-18 2015-05-26 Intel Corporation Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects
US9236342B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects
US9324650B2 (en) * 2014-08-15 2016-04-26 International Business Machines Corporation Interconnect structures with fully aligned vias
CN108012561B (zh) * 2015-06-22 2022-03-04 英特尔公司 用于后端工艺(beol)互连件的借助使用自底向上交联的电介质的图像色调反转
EP3314632A4 (en) 2015-06-26 2019-02-20 Intel Corporation TEXTILE STRUCTURING FOR SUBTRACTIVELY STRUCTURED, SELF-ALIGNED INTERMEDIATE CONNECTIONS, CONNECTORS AND PASSES
US9793164B2 (en) * 2015-11-12 2017-10-17 Qualcomm Incorporated Self-aligned metal cut and via for back-end-of-line (BEOL) processes for semiconductor integrated circuit (IC) fabrication, and related processes and devices
WO2017086907A1 (en) * 2015-11-16 2017-05-26 Intel Corporation Structures and methods for improved lithographic processing
WO2017105445A1 (en) * 2015-12-16 2017-06-22 Intel Corporation Grid self-aligned metal via processing schemes for back end of line (beol) interconnects and structures resulting therefrom
WO2017111924A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Grating based plugs and cuts for feature end formation for back end of line (beol) interconnects and structures resulting therefrom
WO2017111953A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Metal via processing schemes with via critical dimension (cd) control for back end of line (beol) interconnects and the resulting structures
US10269697B2 (en) 2015-12-28 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102142795B1 (ko) * 2016-02-02 2020-09-14 도쿄엘렉트론가부시키가이샤 선택적 증착을 이용한 금속 및 비아의 자기 정렬
WO2017171760A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Self-aligned via below subtractively patterned interconnect
DE112016006659T5 (de) 2016-05-27 2018-12-13 Intel Corporation Damaszierte Stopfen- und Zungenstrukturbildung mittels Photobuckets für auf Abstandhalter basierende Back-End-of-Line (BEOL)-Verbindungen
US10867853B2 (en) * 2016-05-27 2020-12-15 Intel Corporation Subtractive plug and tab patterning with photobuckets for back end of line (BEOL) spacer-based interconnects
US9773700B1 (en) 2016-06-08 2017-09-26 International Business Machines Corporation Aligning conductive vias with trenches
WO2018004699A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Lined photobucket structure for back end of line (beol) interconnect formation
US9607893B1 (en) 2016-07-06 2017-03-28 Globalfoundries Inc. Method of forming self-aligned metal lines and vias
US11171043B2 (en) * 2016-09-30 2021-11-09 Intel Corporation Plug and trench architectures for integrated circuits and methods of manufacture
US11527433B2 (en) 2016-09-30 2022-12-13 Intel Corporation Via and plug architectures for integrated circuit interconnects and methods of manufacture
WO2018063318A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Photobucket floor colors with selective grafting
US9953865B1 (en) 2016-10-26 2018-04-24 International Business Machines Corporation Structure and method to improve FAV RIE process margin and electromigration
US10879120B2 (en) * 2016-11-28 2020-12-29 Taiwan Semiconductor Manufacturing Self aligned via and method for fabricating the same
WO2018118085A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Bottom-up fill dielectric materials for semiconductor structure fabrication and their methods of fabrication
US10181420B2 (en) * 2017-02-06 2019-01-15 Globalfoundries Inc. Devices with chamfer-less vias multi-patterning and methods for forming chamfer-less vias
WO2018169538A1 (en) * 2017-03-16 2018-09-20 Intel Corporation Photoresist with electron-activated photosensitizers for confined patterning lithography
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
KR102435522B1 (ko) 2018-03-27 2022-08-23 삼성전자주식회사 집적회로 장치 및 그 제조 방법
US10395986B1 (en) 2018-05-30 2019-08-27 International Business Machines Corporation Fully aligned via employing selective metal deposition
US10840240B2 (en) * 2018-10-24 2020-11-17 Micron Technology, Inc. Functional blocks implemented by 3D stacked integrated circuit
US11101175B2 (en) 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
US11563107B2 (en) 2019-03-22 2023-01-24 Intel Corporation Method of contact patterning of thin film transistors for embedded DRAM using a multi-layer hardmask
US10915690B2 (en) 2019-04-12 2021-02-09 International Business Machines Corporation Via design optimization to improve via resistance
US11037821B2 (en) 2019-05-01 2021-06-15 Globalfoundries U.S. Inc. Multiple patterning with self-alignment provided by spacers
US11062943B2 (en) 2019-08-09 2021-07-13 International Business Machines Corporation Top via interconnects with wrap around liner
US11139202B2 (en) 2019-09-27 2021-10-05 International Business Machines Corporation Fully aligned top vias with replacement metal lines
US11094580B2 (en) 2019-10-01 2021-08-17 International Business Machines Corporation Structure and method to fabricate fully aligned via with reduced contact resistance
US11302573B2 (en) 2019-10-04 2022-04-12 International Business Machines Corporation Semiconductor structure with fully aligned vias
US11244860B2 (en) 2019-10-22 2022-02-08 International Business Machines Corporation Double patterning interconnect integration scheme with SAV
US11264276B2 (en) 2019-10-22 2022-03-01 International Business Machines Corporation Interconnect integration scheme with fully self-aligned vias
US11508617B2 (en) * 2019-10-24 2022-11-22 Applied Materials, Inc. Method of forming interconnect for semiconductor device
US11139201B2 (en) 2019-11-04 2021-10-05 International Business Machines Corporation Top via with hybrid metallization
US11282768B2 (en) 2019-11-08 2022-03-22 International Business Machines Corporation Fully-aligned top-via structures with top-via trim
US11201112B2 (en) 2020-01-22 2021-12-14 International Business Machines Corporation Fully-aligned skip-vias
US11257677B2 (en) 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment
US11361987B2 (en) 2020-05-14 2022-06-14 International Business Machines Corporation Forming decoupled interconnects
US20210375616A1 (en) * 2020-06-01 2021-12-02 Intel Corporation Euv patterning methods, structures, and materials

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100120212A1 (en) * 2008-11-07 2010-05-13 Dong-Kwan Yang Method of forming capacitor of semiconductor memory device
US20110147942A1 (en) * 2009-12-18 2011-06-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor memory device and semiconductor memory device
US20120206979A1 (en) * 2011-02-16 2012-08-16 Hack Seob Shin 3-d structured non-volatile memory device and method of manufacturing the same
US20130260559A1 (en) * 2012-03-28 2013-10-03 Samsung Electronics Co., Ltd. Methods for forming fine patterns of a semiconductor device
CN103545250A (zh) * 2012-07-16 2014-01-29 美商新思科技有限公司 使用松弛的图案化曝光的自对准过孔互连

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365504B1 (en) * 1999-10-15 2002-04-02 Tsmc-Acer Semiconductor Manufacturing Corporation Self aligned dual damascene method
JP2002009056A (ja) * 2000-06-22 2002-01-11 Mitsubishi Electric Corp 微細パターン形成方法およびその方法により製造した装置
JP2005150493A (ja) * 2003-11-18 2005-06-09 Sony Corp 半導体装置の製造方法
US7601566B2 (en) * 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9009641B2 (en) * 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US7956421B2 (en) * 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7459792B2 (en) * 2006-06-19 2008-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Via layout with via groups placed in interlocked arrangement
US7939445B1 (en) * 2007-03-16 2011-05-10 Marvell International Ltd. High density via and metal interconnect structures, and methods of forming the same
US7700466B2 (en) * 2007-07-26 2010-04-20 International Business Machines Corporation Tunneling effect transistor with self-aligned gate
US20090200683A1 (en) * 2008-02-13 2009-08-13 International Business Machines Corporation Interconnect structures with partially self aligned vias and methods to produce same
KR101535227B1 (ko) * 2008-12-31 2015-07-08 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
DE102009047873B4 (de) * 2009-09-30 2018-02-01 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Optischer Signalaustausch in einem Halbleiterbauelement unter Anwendung monolithischer optoelektronischer Komponenten
US8267583B2 (en) * 2009-10-19 2012-09-18 Oracle America, Inc. Three-dimensional macro-chip including optical interconnects
US8222140B2 (en) * 2009-12-23 2012-07-17 Intel Corporation Pitch division patterning techniques
US8445347B2 (en) * 2011-04-11 2013-05-21 Sandisk Technologies Inc. 3D vertical NAND and method of making thereof by front and back side processing
US8298943B1 (en) * 2011-05-27 2012-10-30 International Business Machines Corporation Self aligning via patterning
US8530350B2 (en) * 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
US8614144B2 (en) * 2011-06-10 2013-12-24 Kabushiki Kaisha Toshiba Method for fabrication of interconnect structure with improved alignment for semiconductor devices
KR20130124861A (ko) * 2012-05-07 2013-11-15 삼성전자주식회사 패턴 형성 방법
KR102167351B1 (ko) * 2013-09-27 2020-10-19 인텔 코포레이션 라인 백엔드(Back End of Line)(BEOL) 상호접속을 위한 삭감 자기 정렬 비아 및 플러그 패터닝
US9041217B1 (en) * 2013-12-18 2015-05-26 Intel Corporation Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects
US9236342B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100120212A1 (en) * 2008-11-07 2010-05-13 Dong-Kwan Yang Method of forming capacitor of semiconductor memory device
US20110147942A1 (en) * 2009-12-18 2011-06-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor memory device and semiconductor memory device
US20120206979A1 (en) * 2011-02-16 2012-08-16 Hack Seob Shin 3-d structured non-volatile memory device and method of manufacturing the same
US20130260559A1 (en) * 2012-03-28 2013-10-03 Samsung Electronics Co., Ltd. Methods for forming fine patterns of a semiconductor device
CN103545250A (zh) * 2012-07-16 2014-01-29 美商新思科技有限公司 使用松弛的图案化曝光的自对准过孔互连

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109997219A (zh) * 2016-12-23 2019-07-09 英特尔公司 用于调制电桶敏感度的差异化硬掩模
CN110337715A (zh) * 2016-12-23 2019-10-15 英特尔公司 高级光刻和自组装装置
CN109997219B (zh) * 2016-12-23 2023-08-04 英特尔公司 用于调制电桶敏感度的差异化硬掩模
CN110337715B (zh) * 2016-12-23 2023-08-25 英特尔公司 高级光刻和自组装装置
US11955377B2 (en) 2016-12-23 2024-04-09 Intel Corporation Differential hardmasks for modulation of electrobucket sensitivity
CN112888986A (zh) * 2018-10-23 2021-06-01 应用材料股份有限公司 具有深度调制的角度光栅的光学元件及其形成方法
CN112888986B (zh) * 2018-10-23 2023-05-23 应用材料股份有限公司 光栅元件及其形成方法

Also Published As

Publication number Publication date
CN110223911A (zh) 2019-09-10
US20150171010A1 (en) 2015-06-18
TW201717280A (zh) 2017-05-16
US9553018B2 (en) 2017-01-24
TWI646601B (zh) 2019-01-01
WO2015094501A1 (en) 2015-06-25
KR20160098194A (ko) 2016-08-18
US20160104642A1 (en) 2016-04-14
KR102280070B1 (ko) 2021-07-22
CN110223911B (zh) 2023-06-06
TWI544549B (zh) 2016-08-01
EP3084822A1 (en) 2016-10-26
CN105745745B (zh) 2019-06-18
TW201532146A (zh) 2015-08-16
US9236342B2 (en) 2016-01-12
EP3084822A4 (en) 2017-08-30

Similar Documents

Publication Publication Date Title
CN105745745A (zh) 用于后段工艺(beol)互连件的借助光桶的自对准过孔和插塞图案化
CN105745746B (zh) 用于制造后段（beol）互连中改进的重叠的对角线硬掩模
CN105493250B (zh) 用于后段(beol)互连的减数法自对准过孔和插塞图案化
CN105793977B (zh) 用于后段(beol)互连的利用多色光桶的自对准过孔图案化
TWI730081B (zh) 用於後段製程(beol)間隔物為基內連之以光桶來圖案化的削減栓塞與突片
TWI706442B (zh) 用於後段製程線路（ｂｅｏｌ）互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構
TWI742073B (zh) 利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程（ｂｅｏｌ）基於隔層的互連
CN108012562A (zh) 用于减法式地图案化的自对准互连件、插塞和过孔的织物式图案化
TW201733007A (zh) 用於圖案化後段（ｂｅｏｌ）互連之金屬線端的方法
CN109952637A (zh) 用于后段工艺(beol)互连制造的表面对准光刻图案化方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant