CN109997219B - 用于调制电桶敏感度的差异化硬掩模 - Google Patents

用于调制电桶敏感度的差异化硬掩模 Download PDF

Info

Publication number
CN109997219B
CN109997219B CN201680091058.9A CN201680091058A CN109997219B CN 109997219 B CN109997219 B CN 109997219B CN 201680091058 A CN201680091058 A CN 201680091058A CN 109997219 B CN109997219 B CN 109997219B
Authority
CN
China
Prior art keywords
hard mask
electrical
layer
mask portion
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680091058.9A
Other languages
English (en)
Other versions
CN109997219A (zh
Inventor
K·L·林
R·L·布里斯托尔
J·M·布莱克韦尔
R·胡拉尼
M·克雷萨克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109997219A publication Critical patent/CN109997219A/zh
Application granted granted Critical
Publication of CN109997219B publication Critical patent/CN109997219B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G03F7/0382—Macromolecular compounds which are rendered insoluble or differentially wettable the macromolecular compound being present in a chemically amplified negative photoresist composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

描述了基于用于调制针对半导体结构制造的电桶敏感度的差异化硬掩模的方法，以及所得到的结构。在一个示例中，一种制造用于集成电路的互连结构的方法包括在形成于衬底上方的层间电介质(ILD)层上方形成硬掩模层。在所述硬掩模层上形成多个电介质间隔体。所述硬掩模层被构图为形成多个第一硬掩模部分。与第一硬掩模部分交替地形成多个第二硬掩模部分。在交替的所述第一硬掩模部分和所述第二硬掩模部分上以及在多个电介质隔离物之间的开口中形成多个电桶。多个电桶中的选定电桶被暴露于光刻曝光并去除以限定过孔位置的集合。

Description

用于调制电桶敏感度的差异化硬掩模
技术领域
本发明的实施例属于半导体结构和处理领域，并且具体而言，基于用于调制针对半导体结构制造的电桶敏感度的下层差异化硬掩模的方法，以及所得到的结构。
背景技术
过去几十年来，集成电路中特征的缩小是日益增长的半导体工业背后的驱动力。缩小到越来越小的特征的实现了功能单元在半导体芯片的有限基板面上增大的密度。例如，缩小晶体管尺寸允许在芯片上包含增大数量的存储或逻辑设备，导致制造出具有增加的容量的产品。但对于越来越大的容量的驱动并不是没有问题。优化每个设备的性能的必要性变得日益显著。
集成电路通常包括导电的微电子结构，它们在本领域中称为过孔，用于将过孔上的金属线或其他互连电连接到过孔下的金属线或其他互连。过孔典型地借助光刻工艺形成。有代表性地，可以将光致抗蚀剂层旋涂在电介质层上，通过经构图的掩模将光致抗蚀剂层曝光于经构图的光化辐射，随后可以对曝光的层进行显影以便在光致抗蚀剂层中形成开口。接下来，通过将光致抗蚀剂层中的开口用作蚀刻掩模来在电介质层中蚀刻用于过孔的开口。这个开口被称为过孔开口。最后，可以用一种或多种金属或其他导电材料填充过孔开口以形成过孔。
在过去逐步减小了过孔的尺寸和间隔，预计将来过孔的尺寸和间隔至少对于一些类型的集成电路(例如高级微处理器、芯片组部件、图形芯片等)会继续逐步减小。过孔尺寸的一个量度是过孔开口的临界尺寸。过孔间隔的一个量度是过孔间距。过孔间距表示在最接近的相邻过孔之间的中心到中心距离。
当通过这种光刻工艺以极小的间距对极小的过孔进行构图时，会存在几个难题，尤其是当间距约为70纳米(nm)和/或更小时和/或当过孔开口的临界尺寸约为35nm或更小时。一个此类难题是在过孔与上覆互连之间的交叠以及在过孔与下方连接盘互连之间的交叠通常需要被控制为过孔间距四分之一左右的高容限。由于过孔间距尺寸随时间不断缩小，交叠容限倾向于随之以更快的速度缩小，超出了光刻设备能够跟得上的速度。
另一个此类难题是过孔开口的临界尺寸通常倾向于比光刻扫描器的分辨能力更快地缩小。存在用以缩小过孔开口的临界尺寸的缩小技术。但缩小量往往受到最小过孔间距的限制，以及缩小工艺的能力的限制，以便足够光学临近效应修正(OPC)中性，且不显著损害线宽度粗糙度(LWR)和/或临界尺寸均匀性(CDU)。
再另一个此类难题是光致抗蚀剂的LWR和/或CDU特性通常需要随着过孔开口的临界尺寸减小而改进，以便保持临界尺寸预算的相同的总体比例。但当前，大多数光致抗蚀剂的LWR和/或CDU特性的改进不如过孔开口的临界尺寸减小得快。
另一个此类难题是极小的过孔间距通常倾向于低于甚至极紫外(EUV)光刻扫描器的分辨能力。结果，通常会使用两个、三个或更多个不同光刻掩模，这往往增大了成本。在某个点，如果间距继续减小，即使借助多个掩模也不可能使用EUV扫描器为这些极小的间距印制过孔开口。
因而，在过孔制造技术领域需要改进。
附图说明
图1A图示了传统的对齐电桶工艺的横截面图。
图1B图示了传统的未对齐电桶工艺的横截面图。
图1C图示了根据本发明实施例的未对齐电桶工艺的横截面图。
图2A-2O图示了根据本发明实施例的使用具有差异化硬掩模的电桶进行构图的方法中的各种操作的横截面图。
图3图示了根据本发明实施例的用于使用具有差异化硬掩模的电桶进行构图的二维结构的平面图和相应的横截面图。
图4A-4E图示了根据本发明实施例的对应于在电桶工艺中制造和使用差异化硬掩模的方法中的各种操作的横截面图。
图5A-5D图示了根据本发明的另一实施例的对应于在电桶工艺中制造和使用差异化硬掩模的另一种方法中的各种操作的横截面图。
图6A-6G图示了根据本发明实施例的使用具有差异化硬掩模的电桶进行构图的方法中的各种操作的横截面图。
图7图示了根据本发明实施例的在金属填充和平坦化以提供金属化层之后的图6G的结构的横截面图。
图8A-8I图示了根据本发明的另一实施例的表示使用具有差异化硬掩模的电桶的减成自对齐过孔构图的方法中的各种操作的集成电路层的部分，其中：
图8A图示了在深金属线制造之后的减成法过孔工艺的起始点结构；
图8B图示了在金属线凹陷之后的图8A的结构；
图8C图示了在形成层间电介质(ILD)层之后的图8B的结构；
图8D图示了在硬掩模层的沉积和构图之后的图8C的结构；
图8E图示了在使用图8D的硬掩模的图案限定的沟槽形成之后的图8D的结构；
图8F图示了在差异化硬掩模位于交错位置的情况下在所有可能的过孔位置中的电桶形成之后的图8E的结构；
图8G图示了在过孔位置选择之后的图8F的结构；
图8H图示了在将剩余电桶转换为永久性ILD材料之后的图8G的结构；并且
图8I图示了在金属线和过孔形成之后的图8H的结构。
图9图示了根据本发明的实施例的一个实施方式的计算设备。
图10是实施本发明的一个或多个实施例的内插器。
具体实施方式
描述了基于用于调制针对半导体结构制造的电桶敏感度的下层差异化硬掩模的方法，以及所得到的结构。在以下说明中，阐述了多个特定细节，例如特定集成和材料方案，以便提供对本发明的实施例的透彻理解。对于本领域技术人员来说，显然，本发明的实施例的实践可以无需这些特定细节。在其他情况下，没有详细说明诸如集成电路设计布局的公知的特征，以免不必要地掩盖本发明的实施例。此外，应该理解，附图中所示的不同实施例是说明性表示，不一定按照比例绘制。
在以下说明中也可能仅出于参考目的使用特定术语，因此不旨在是限制性的。例如，诸如“上”、“下”、“上方”、“下方”、“底部”和“顶部”的术语指的是所参考的附图中的方向。诸如“前”、“后”、“后面”和“侧”的术语描述了部件的部分在一致但任意的参考系内的定向和/或位置，其通过参考描述正在讨论的部件的文本和相关附图而变得清楚。这样的术语可以包括上面具体提及的词语、其衍生词和类似含义的词语。
本文描述的一个或多个实施例涉及电桶下方的硬掩模“颜色”，其区分电桶性能。应用可以针对电子束(e束)光刻、极紫外(EUV)光刻、一般光刻应用、针对交叠问题(例如边缘放置误差，EPE)的解决方案和一般光致抗蚀剂技术中的一个或多个。在一个实施例中，描述了适合于改进所谓的基于“电桶”的方法的性能的材料。在这种方法中，抗蚀剂材料被限于预先构图的硬掩模。然后使用高分辨率光刻工具(例如电子束或EUV光刻工具)去除选定的电桶。具体实施例包括使用材料和工艺流程来解决与由光刻临界尺寸(CD)和/或交叠误差引起的不希望的过孔开口相关的问题。本文描述的方法可以被描述为涉及交替和差异化的下层硬掩模技术。
为了提供背景，用于过孔的当前制造技术涉及“盲”工艺，其中过孔开口在远远高于ILD沟槽的叠层中被构图。然后将过孔开口图案深蚀刻到沟槽中。交叠误差累积并且可能导致各种问题，例如，与相邻金属线短路。在一个示例中，以小于约50纳米间距构图和对齐特征需要许多中间掩模和关键对齐策略，这对于半导体制造工艺来说是极其昂贵的。相比之下，在一个实施例中，本文描述的方法使得能够制造自对齐导电过孔，极大地简化了交叠误差的网络，并且仅留下一个关键交叠步骤(Mx+1光栅)。然后，在一个实施例中，否则必须容许的由于传统光刻/双镶嵌构图而导致的偏移不是本文所描述的所得结构的因素或者是较小因素。
为了提供进一步的背景，在电桶显影之后的常规抗蚀剂电桶结构在未对齐曝光之后可能仅部分地清洗。使用更宽的曝光窗口可以确保完全清洗所选择的电桶，但是增加了暴露未选择的相邻电桶的风险。因此，使用传统方法，关于曝光尺寸和未对齐公差的约束是严格的，以避免(如果可能的话)仅部分清洗所选择的电桶，剩余一些残余光致抗蚀剂，或者未选择的电桶的打开，可能导致随后在不希望的位置形成导电结构。
更具体地，可以通过从二维光栅制造“桶”以限制光致抗蚀剂来形成电桶。然后根据保持或溶解光致抗蚀剂的优选位置选择性地暴露受限制的光致抗蚀剂的桶。一个难题是这种构图方案的边缘放置误差控制。例如，如果电子束相对于桶未对齐，则存在打开与期望桶相邻的不希望的桶的风险。
作为第一示例，图1A图示了传统的对齐电桶工艺的横截面图。多个光致抗蚀剂的电桶102被限制在硬掩模层106上方的“桶”特征104之间。执行选择电桶位置110的对齐的电子束或EUV曝光108。随后，在显影和去除位置110中的所选和曝光的光致抗蚀剂时打开所选择的电桶110。这种对齐工艺的结果是在所选位置110处打开所选择的电桶。
作为第二示例，图1B图示了传统的未对齐电桶工艺的横截面图。多个光致抗蚀剂的电桶122被限制在硬掩模层126上方的桶特征124之间。执行选择的电桶位置130的未对齐的电子束或EUV曝光128。随后，在对位置130中的所选和曝光的光致抗蚀剂进行显影和去除后打开所选择的电桶130。然而，不利地，位置132处的相邻电桶也由于未对齐以及由未对齐的电子束或EUV曝光128导致的曝光而被打开。因此，除了期望的电桶位置130之外，还在位置132处打开未选择的或不期望的电桶。
解决在图1B的描述中提出的一个或多个问题，根据本发明的一个或多个实施例，本文所述的电桶方法涉及相邻桶的“着色”硬掩模以改变电桶的敏感度。例如，一些材料比其他材料具有更多的背散射并生成更多的二次电子。通过增加所期望桶相对于不期望的桶的敏感度，可以降低由于电子束相对于桶的未对齐而导致的不期望的桶打开的风险。
作为差异化方法的示例，图1C图示了根据本发明实施例的未对齐电桶工艺的横截面图。多个光致抗蚀剂的电桶142被限制在硬掩模层146上方的桶形特征144之间。硬掩模146是差异化的在于它包括第一硬掩模部分146A和第二硬掩模部分146B。第一硬掩模部分146A和第二硬掩模部分146B的材料可以各自在与曝光反应的程度上不同，这有效地改变了在其上形成的相应电桶的性能。
再次参考图1C，执行选择电桶位置150的未对齐电子束或EUV曝光148。随后，在将位置150中的所选择的和曝光的光致抗蚀剂进行显影和去除后打开所选择的电桶150。然而，尽管位置152处的相邻电桶也暴露于未对齐的电子束或EUV曝光128，但是位置152处的电桶在对电桶进行显影时不会被去除。在一个实施例中，第二硬掩模部分146B上的电桶142对通过下面的第二硬掩模部分146B的电子束或EUV曝光比第一硬掩模部分146A上的相邻或交替的电桶142更敏感。因此，最后，仅打开所期望的电桶位置50，而不打开位置152处的未选择的或不期望的电桶(虽然暴露了电桶)。因此，可以实现边缘放置误差容限增大和不期望的桶打开的风险降低。
再次参考图1C，在一个实施例中，使得第二硬掩模部分146B或者将其修改为其上提供与在第一硬掩模部分146A上形成的电桶相比对电子束或EUV曝光敏感度更大的电桶。在另一个实施例中，使得对第一硬掩模部分146A或者将其修改为在其上提供与在第二硬掩模部分146B上形成的电桶相比对电子束或EUV曝光敏感度更小或更低的电桶。在任一种情况下，在一个实施例中，与由第一硬掩模部分146A提供的背散射和更多二次电子的生成相比，第二硬掩模部分146B提供进入其上的电桶的增加的背散射和更多的二次电子的生成。
根据本发明的实施例，本文描述的方法涉及电桶下面的差异化硬掩模制造，以增加所需过孔区域的反应性和/或减慢不需要的过孔区域。与现有技术方法相比，本文描述的制造方案涉及使用选择性自下而上的电桶差异化方法的在基础上不同的方法。通过采用这种选择性自下而上的电桶差异化方法，可以减轻对自封闭过孔结构的需求，否则其会占用金属CD余量。在特定实施例中，本文描述的过程对边缘放置误差容忍度更高，其中空中影象没有完全对齐到电桶网格。结果，最终清洗所选位置以在显影之后提供打开的电桶位置。同样接收一定曝光的非选择位置在显影后仍保持为封闭的电桶位置。
作为示例性工艺方案，图2A-2O图示了根据本发明实施例的使用具有差异化硬掩模的电桶进行构图的方法中的各种操作的横截面图。
参考图2A，用于使用电桶进行构图的方法的起始结构200包括形成在第一硬掩模层206上的第二硬掩模层208，第一硬掩模层206形成在形成于衬底202上方的层间电介质(ILD)层204上或上方。
参考图2B，第二硬掩模层208被构图以提供多个主干特征210。
参考图2C，沿着主干特征210的侧壁形成多个硬掩模间隔体212。可以使用保形沉积和随后的各向异性蚀刻工艺来制造所述多个硬掩模间隔体212。图2C的结构可以被视为包括多个硬掩模间隔体212的光栅结构。在一个实施例中，光栅结构包括使用所述多个主干特征210作为心轴的模板、使用间距划分构图方案(例如间距减半或者间距四分法处理方案)构图的多个硬掩模间隔体212。
参考图2D，对第一硬掩模层206进行构图以形成第一硬掩模部分214。在一个实施例中，使用由多个硬掩模间隔体212和主干特征210掩蔽的蚀刻工艺来对第一硬掩模层206进行构图。
参考图2E，第二硬掩模部分216被形成在第一硬掩模部分214之间并且与第一硬掩模部分214横向相邻。第一硬掩模部分214和第二硬掩模部分216一起形成差异化硬掩模218。在一个实施例中，第一硬掩模部分214和第二硬掩模部分216具有基本相同的厚度，如图2E所示。在其他实施例中，第一硬掩模部分214的厚度与第二硬掩模部分216的厚度不同。
在一个实施例中，使用沉积和回蚀工艺以留下剩余的第二硬掩模部分216来形成第二硬掩模部分216。在另一实施例中，使用选择性沉积或生长工艺形成第二硬掩模部分216。在一个这样的实施例中，通过首先在图2D的整个结构上旋涂材料然后“洗掉”没有粘附到ILD层204的暴露部分的材料来实现选择性沉积或生长。在另一个实施例中，使用化学气相沉积(CVD)或原子层沉积(ALD)工艺仅在ILD层204的暴露部分上执行选择性沉积或生长。无论是使用毯覆式沉积和蚀刻工艺还是使用选择性沉积或生长工艺，在一个实施例中，第二硬掩模部分216最终仅形成在相邻间隔体特征212的交替的对之间而不是在每对间隔体特征212之间(即，在位置110处)。
参考图2F，从图2E的结构去除多个主干特征210。在一个实施例中，使用对硬掩模隔离物212、第一硬掩模部分214和第二硬掩模部分216的材料有选择性的湿法蚀刻去除多个主干特征210。在另一实施例中，使用对硬掩模隔离物212、第一硬掩模部分214和第二硬掩模部分216的材料有选择性的干法或等离子体蚀刻去除多个主干特征210。
参考图2G，在图2F的结构上形成光致抗蚀剂层220，以形成多个电桶。在一个实施例中，光致抗蚀剂层220形成在硬掩模间隔体212内并由硬掩模间隔体212限定。在一个这样的实施例中，光致抗蚀剂层220的最上表面在硬掩模间隔体212的最上表面下方，如图所示。通过沉积光致抗蚀剂层220形成的电桶中交替的电桶形成在差异化硬掩模218的第一硬掩模部分214上方，而通过沉积光致抗蚀剂层220形成的电桶中的其他电桶形成在差异化硬掩模218的第二硬掩模部分216上方。
在一个实施例中，使用旋涂工艺在图2F的结构上方形成光致抗蚀剂层220。在一个实施例中，光致抗蚀剂层220具有可光致分解的成分。在一个这样的实施例中，可光致分解的成分包括酸可去保护的光致抗蚀剂材料。在一个实施例中，包括光酸产生剂(PAG)组分，并且在一个具体实施例中，包括选自包括三乙基、三甲基和其他亚烷基磺酸盐的组中的材料，其中，磺酸盐基团选自包括三氟乙基磺酸盐、非全氟丁烷磺酸盐和p-对甲苯磺酸盐，或含有与有机基团结合的-SO3磺酸盐阴离子的其它示例的组。在一个实施例中，酸可去保护的光致抗蚀剂材料是酸可去保护的材料，其选自包括聚合物、分子玻璃、碳硅烷和金属氧化物的组。在一个实施例中，酸可去保护的光致抗蚀剂材料包括选自包括聚羟基苯乙烯、聚甲基丙烯酸酯、小分子量分子玻璃形式的聚羟基苯乙烯或聚甲基丙烯酸酯(其含有对针对羧酸的酸催化的去保护敏感的酯官能团)、碳硅烷和具有对酸催化的去保护或交联敏感的官能团的金属氧化物组成的组的材料。在另一个实施例中，可光致分解的材料不是基于光酸产生剂(PAG)的可光致分解的材料。在一个实施例中，可光致分解的材料是正性材料。在另一个实施例中，可光致分解的材料是负性材料。
参考图2H，电桶选择过程包括将图2G的结构的一部分暴露于光刻曝光222。在一个实施例中，使用相对大的曝光窗口执行光刻曝光222。例如，在一个实施例中，选择位置224作为最终电桶间隙的过孔位置。相邻的电桶位置226表示可以以大曝光窗口和/或未对齐的曝光窗口曝光和清洗的位置。然而，即使电桶位置226可以通过光刻曝光222曝光，但它们在最终显影时也不会打开，因为它们形成在第一硬掩模部分214上而不是形成在第二硬掩模部分216上。
在一个实施例中，光刻曝光222包括将结构暴露于电子束辐射或极紫外(EUV)辐射。在一个实施例中，辐射具有大约13.5纳米的波长。在另一个实施例中，辐射具有5-150keV的能量。在一个实施例中，辐射具有波长约为365纳米的能量。
在一个实施例中，与在第一硬掩模部分214上形成的电桶相比，使得第二硬掩模部分216或者将其修改为在其上提供对电子束或EUV曝光敏感度更大的电桶。在另一实施例中，与在第二硬掩模部分216上形成的电桶相比，使得第一硬掩模部分214或者将其修改为在其上提供对电子束或EUV暴露的敏感度较小或降低的电桶。在任一种情况下，在一个实施例中，与由第一硬掩模部分214提供的背散射和更多二次电子的生成相比，第二硬掩模部分216提供进入其上的电桶的增加的背散射和更多的二次电子的生成。
在一个实施例中，在光刻曝光222之后，执行烘烤操作。在一个这样的实施例中，烘烤在约50-120摄氏度的温度下进行，持续时间约为0.5-5分钟。然后该结构可以经受显影过程。显影过程在位置224处(但不在位置226处)清洗暴露的电桶222。在一个实施例中，在显影时不会清洗位置226处的相邻电桶，即使这些位置中的光致抗蚀剂层220的至少部分可能已经暴露于光刻曝光222。
在一个实施例中，对图2H的结构进行显影包括，在正显影的情况下，用标准TMAH水性显影剂(例如，浓度范围为0.1M-1M)或基于四烷基氢氧化铵的其他水性或醇性显影剂浸渍或包覆30-120秒，然后用去离子(DI)水冲洗。在另一个实施例中，在负显影的情况下，对结构进行显影包括用有机溶剂(例如环己酮、2-庚酮、丙二醇甲基乙基乙酸酯等)浸渍或包覆，然后用另一种有机溶剂(例如己烷、庚烷、环己烷等)冲洗。
参考图2I，使用光致抗蚀剂层220的剩余电桶作为掩模，从位置224去除差异化的硬掩模218的第二硬掩模部分216的区域，以在现在部分暴露的ILD层204上方的一次构图的差异化硬掩模218'中提供选定的过孔位置227。然后去除光致抗蚀剂层220的剩余电桶。在一个实施例中，使用选择性湿法蚀刻或干法或等离子体蚀刻工艺从位置224去除差异化硬掩模218的第二硬掩模部分216的区域。然后使用灰化工艺去除光致抗蚀剂层220的剩余电桶。
在此阶段，利用在一次构图的差异化硬掩模218'中形成的选定过孔位置227，一次构图的差异化硬掩模218'可用作过孔构图掩模，用于在ILD层204中形成线和/或过孔沟槽，类似于下面结合图2N描述的构图。然而，可能的是，在经构图的ILD层204之前执行第二过孔选择工艺的情况，如下面结合图2J-2M所述。
参考图2J，对一次构图的差异化硬掩模218'的剩余第二硬掩模部分216进行修改以提供经修改的第二硬掩模部分228。在一个实施例中，经修改的第二硬掩模部分228提供比第二硬掩模部分216提供的具有更少反应性的电桶。在一个这样的实施例中，通过下面结合图4A-4E或图5A-5D描述的方法修改一次构图的差异化硬掩模218'的剩余的第二硬掩模部分216。
参考图2K，在图2J的结构上形成光致抗蚀剂层230，以形成多个电桶。在一个实施例中，光致抗蚀剂层230被形成在硬掩模间隔体212内并由硬掩模间隔体212限制。在一个这样的实施例中，光致抗蚀剂层230的最上表面在硬掩模间隔体212的最上表面下方，如图所示。通过沉积光致抗蚀剂层230形成的交替的电桶形成在第一硬掩模部分214上方，在经修改的第二硬掩模部分228上方形成通过沉积光致抗蚀剂层220而形成剩余电桶，除了在选定的过孔位置227处形成的一个电桶232之外。在一个实施例中，光致抗蚀剂层230与上述的光致抗蚀剂层220相同或类似。
参考图2L，第二电子束选择工艺包括将图2K的结构的一部分暴露于光刻曝光234，其可以类似于上述光刻曝光222。在一个实施例中，使用相对大的曝光窗口执行光刻曝光234。例如，在一个实施例中，选择位置236作为最终电桶清洗的过孔位置。相邻的电桶位置238表示可能被大曝光窗口和/或未对齐的曝光窗口曝光并清洗的位置。然而，即使电桶位置238可以通过光刻曝光234曝光，但是它在最终显影时不会打开，因为它形成在经修改的第二硬掩模部分228上而不是在第一硬掩模部分214上。
在一个实施例中，与在第一硬掩模部分214上形成的电桶相比，使得经修改的第二硬掩模部分228或者将其修改为在其上提供对电子束或EUV曝光的敏感度较小或降低的电桶。然而，在另一实施例中，与在经修改的第二硬掩模部分228上形成的电桶相比，使得第一硬掩模部分214或者将其修改为在其上提供对电子束或EUV曝光敏感度更大的电桶。在任一情况下，在一个实施例中，与由经修改的第二硬掩模部分228提供的背散射和更多二次电子的生成相比，第一硬掩模部分214提供进入其上的电桶的增加的背散射和更多的二次电子的生成。在一个实施例中，位置236处的电桶如上针对位置224处的电桶显影所述的进行显影。
参考图2M，使用光致抗蚀剂层230的剩余电桶作为掩模，从位置236去除第一硬掩模部分214的区域，以在两次局部曝光的ILD层204上方的两次构图的差异化硬掩模218”中提供选定的过孔位置237。然后去除光致抗蚀剂层230的剩余电桶。在一个实施例中，使用选择性湿法蚀刻或干法或等离子体蚀刻工艺从位置236去除第一硬掩模部分214的区域。然后使用灰化工艺去除光致抗蚀剂层230的剩余电桶。在该阶段，在一个实施例中，完成过孔选择。
参考图2N，将图2M的结构暴露于用于在经构图的电介质层204'中形成沟槽238的蚀刻工艺。在一个实施例中，沟槽238表示最终的互连线位置，每个互连线位置具有相关的下层过孔。因此，在一个实施例中，用于形成沟槽238的蚀刻工艺是基于选择和去除一个或多个电桶的过孔打开工艺。
参考图2O，制造导电线和过孔。在一个实施例中，通过去除未被硬掩模间隔体212覆盖的两次构图的差异化硬掩模218的剩余部分来制造导电线和过孔。然后在经构图的电介质层204'中形成导电线沟槽240以形成两次构图的电介质层204”。然后去除硬掩模间隔体212和两次构图的差异化硬掩模218”的任何剩余部分。随后，在两次构图的电介质层204”中形成金属线242和导电过孔244，例如通过金属沉积和平坦化工艺。
在任一种情况下，无论是执行一个还是两个过孔选择操作，图2O的结构或类似结构都可以随后用作形成后续金属线/过孔和ILD层的基础。可替换地，图2O的结构或类似结构可以表示集成电路中的最终金属互连层。应当理解，上述处理操作可以以替代顺序实施，不必执行每个操作和/或可以执行附加处理操作。
应了解，结合图2A到2O描述的工艺方案可表示一维(1D)或二维(2D)电桶方法。例如，在1D电桶方法中，硬掩模间隔体212的光栅结构的线在长的区域上方没有中断地延伸。相反，在2D电桶方法中，这种光栅结构的线可以以与硬掩模间隔体212的光栅结构的线的间距大致相同的间距间隔地中断。
作为2D电桶方法的示例，图3图示了根据本发明实施例的用于使用具有差异化硬掩模的电桶进行构图的二维结构的平面图和相应横截面图。
参考图3，沿a-a'轴截取的横截面图表示图2F的类似横截面图。但是，正如在平面图和沿图3的b-b'轴截取的相应横截面图中看到的那样，沿着硬掩模间隔体212的光栅结构间隔地形成交叉光栅结构300。在一个实施例中，交叉光栅结构300是沿着硬掩模间隔体212的光栅结构间隔地有效限制电桶位置的硬掩模层。在一个实施例中，图3的结构经受结合图2D描述的操作并且在其上形成位置在二维中受限制的过孔。
在一个实施例中，无论使用1D还是2D方法，本文描述的方法涉及制造覆盖所有可能的特征位置的常规结构，例如所有可能的过孔位置，然后仅选择性地对期望的或选择的特征进行构图。在一个实施例中，第一或第二硬掩模材料部分保留在任何错误定位的过孔下方的金属线的拐角处在最终结构中。
如上面简要描述的，硬掩模部分可以从较为敏感的材料变为较不敏感的材料，在特定实施例中，硬掩模材料最初被“填塞”(例如，填塞有氮化钛TiN的多孔碳掺杂氧化物)，并且然后“去填塞”。在示例性处理方案中，图4A-4E图示了根据本发明实施例的对应于在电桶工艺中制造和使用差异化硬掩模的方法中的各种操作的横截面图。
参考图4A，诸如图2F的结构的起始结构可包括初始多孔硬掩模部分216。多孔硬掩模部分216具有形成在其中的多个孔。
在一个实施例中，多孔硬掩模部分216是低k多孔电介质材料层。在一个实施例中，使用旋涂沉积工艺形成多孔硬掩模部分216。在一个实施例中，多孔电介质材料是高度多孔的(例如50％+)旋涂材料，其已被优化以填充高纵横比特征。在一个实施例中，多孔电介质材料具有30％或更高的孔密度。在一个这样的实施例中，多孔电介质材料的孔隙率约在40-60％范围中，优选约为50％。在一个实施例中，孔是开放单元孔，因为它们相互连接并且不是封闭单元孔。
在一个实施例中，多孔电介质材料选自基于氢硅烷前体分子的一类材料，其中催化剂介导Si-H键与交联剂(如水，四乙氧基邻苯二甲酸酯(TEOS)，六乙氧基三硅环己烷或类似多官能团交联剂)的反应。在一个这样的实施例中，多孔电介质材料基于通过O基团连接在一起的三硅环己烷。在其他实施例中，使用烷氧基硅烷基电介质前体或倍半硅氧烷(SSQ)来形成多孔电介质材料。尽管不限于这种材料，但在一个实施例中，多孔电介质材料是基于1,3,5-三硅环己烷构建块的旋涂电介质材料。通过使用酸、碱或路易斯酸催化剂工艺，可以在热或低温下引发这种材料(或其他硅基电介质)的溶解度损失的交联。在一个实施例中，这种低温催化对于实施本文所述方法是至关重要的。
参考图4B，加载过程400用于填充多孔硬掩模部分216的孔以形成孔填充的硬掩模部分216'。在一个实施例中，孔填充的硬掩模部分216'对电子束或EUV光刻的响应增大，以增强电桶的敏感度。
在一个实施例中，使用原子层沉积(ALD)工艺填充多孔电介质材料的孔。在一个这样的实施例中，使用缓慢且穿透的ALD工艺来填充多孔电介质材料的孔。通过使用上述旋涂沉积的双操作过程，然后进行ALD孔填充，可以实现所得到的孔填充材料的化学稳定性。在其他实施例中，使用第二旋涂工艺填充多孔电介质材料的孔。
在一个实施例中，多孔电介质材料的孔被填充有含金属的材料。在一个这样的实施例中，所述含金属的材料是金属氮化物，例如但不限于氮化钛(TiN)或氮化钽(TaN)。在另一个这样的实施例中，所述含金属的材料是金属氧化物，例如但不限于氧化钽(Ta2O5)、氧化钛(TiO2)、氧化铝(Al2O3)或氧化铪(HfO2)。
参考图4C，电桶的光致抗蚀剂层402被用于通过诸如以上结合图2G-2I描述的过程来对过孔位置404进行构图。
参考图4D，通过工艺406(例如蒸发或升华工艺)来去除用于填充或“填塞”孔以形成孔填充的硬掩模部分216'的材料。
参考图4E，电桶的第二光致抗蚀剂层408被用于在差异化硬掩模部分214上方对第二过孔位置410进行构图。在一个实施例中，第二过孔位置410通过如上结合图2K和2L所述的过程形成。
在另一特定实施例中，有意地氧化或还原硬掩模部分以改变其电子背散射/二次电子发生器特性。作为示例，图5A-5D图示了根据本发明的另一实施例的对应于在电桶工艺中制造和使用差异化硬掩模的另一种方法中的各种操作的横截面图。
参考图5A，诸如图2F的结构的起始结构可包括初始金属硬掩模部分216。
参考图5B，电桶的光致抗蚀剂层500被用于通过诸如以上结合图2G-2I所述的过程来对过孔位置502进行构图。
参考图5C，氧化过程504用于从金属硬掩模部分216形成氧化硬掩模部分216。
参考图5D，电桶的第二光致抗蚀剂层506用于在差异化硬掩模部分214上方对第二过孔位置508进行构图。在一个实施例中，第二过孔位置508通过如上结合图2K和2L所述的过程形成。
在示例性实施例中，上述方法基于使用所谓的“电桶”的方法，其中每个可能的特征(例如过孔)被预先构图到衬底中。然后，将光致抗蚀剂填充到经构图的特征中，并且光刻操作仅用于选择用于过孔开口形成的选定过孔。在下面描述的特定实施例中，光刻操作用于在多个电桶上方限定相对大的孔，所述多个电桶包括在交替的光致抗蚀剂位置中的光致抗蚀剂和差异化硬掩模部分，如上所述。可以实施这种彩色的下方硬掩模光致抗蚀剂电桶方法，以允许更大的临界尺寸(CD)和/或交叠误差，同时保持选择感兴趣的过孔的能力。
通常，一个或多个实施例涉及采用减成技术以最终形成导电过孔以及可能的金属(称为“插塞”)之间的非导电空间或中断的方法。根据定义，过孔用于着陆在先前的层金属图案上。在这种情况下，本文描述的实施例实现了更鲁棒的互连制造方案，因为不再依赖光刻设备的对齐。这种互连制造方案可以用于节省许多对齐/曝光，并且可以用于改善电接触(例如，通过减小过孔电阻)，并且可以用于减少使用传统方法对这些特征进行构图所需的总工艺操作和处理时间。
可以实现本文描述的方法的应用以创建覆盖所有可能的过孔(或插塞)位置的规则结构，然后仅选择性地对期望的特征进行构图。更具体地，本文描述的一个或多个实施例涉及使用减成法来使用已经蚀刻的沟槽预先形成每个过孔或过孔开口。然后使用另外的操作来选择要保留哪个过孔和插塞。如上所述，可以使用“电桶”来说明这样的操作，但是也可以使用更传统的抗蚀剂曝光和ILD回填方法来执行选择过程。
在另一个方面中，使用两种不同的光致抗蚀剂沉积过程来执行差异化硬掩模工艺，即使可以在两种不同的操作中沉积相同的光致抗蚀剂材料。这种双操作光致抗蚀剂方法可用于在交替位置处引导或限制差异化硬掩模材料的效果，因为在相邻位置处的光致抗蚀剂材料之间提供了断开。作为示例，图6A-6G图示了根据本发明实施例的使用具有差异化硬掩模的电桶进行构图的方法中的各种操作的横截面图。
图6A图示了根据本发明实施例的在形成在层间电介质(ILD)层602上的第一硬掩模材料层604的沉积之后但在构图之前的起始结构600的横截面图。参考图6A，经构图的掩模606具有沿其侧壁在第一硬掩模材料层604上或上方形成的间隔体608。
图6B图示了根据本发明实施例的在对第一硬掩模层进行第一次构图和随后的第一电桶填充之后的图6A的结构。参考图6B，经构图的掩模606和相应的间隔体608在蚀刻期间一起用作掩模，以形成穿过第一硬掩模材料层604并部分地进入ILD层602的沟槽610。然后用第一硬掩模部分697和包括光致抗蚀剂材料的第一电桶612填充沟槽610。
图6C图示了根据本发明实施例的在对第一硬掩模层进行第二次构图和随后的第二电桶填充之后的图6B的结构。参考图6C，去除经构图的掩模606，穿过第一硬掩模材料层604并在间隔体608之间部分地进入ILD层602中蚀刻第二多个沟槽614。随后，用第二硬掩模部分699和包括光致抗蚀剂材料的第二电桶618填充沟槽614。在一个这样的实施例中，第二电桶618和第一电桶612填充有相同的光致抗蚀剂材料。
在一个实施例中，与在第二硬掩模部分699上形成的电桶相比，使得第一硬掩模部分697或者将其修改为在其上提供对电子束或EUV曝光敏感度更大的电桶。在另一实施例中，与在第一硬掩模部分697上形成的电桶相比，使得第二硬掩模部分699或者将其修改为在其上提供对电子束或EUV暴露的敏感度较小或降低的电桶。在任一种情况下，在一个实施例中，与由第二硬掩模部分699提供的背散射和更多二次电子的生成相比，第一硬掩模部分697提供进入其上的电桶的增加的背散射和更多的二次电子的生成。
再次参考图6C，间隔体608的负图案因此例如通过形成沟槽610和614的两个蚀刻工艺转移到第一硬掩模材料层604。在一个这样的实施例中，间隔体608并且因此，沟槽610和614形成有光栅图案，如图6C所示。在一个实施例中，光栅图案是紧密间距光栅图案。在特定的这种实施例中，紧密间距不能通过传统的光刻直接实现。例如，基于传统光刻的图案可以首先限于掩模606，但是通过使用负间隔体掩模构图可以将间距减半，如图6A-6C所示。更进一步，尽管未示出，可以通过第二轮间隔体掩模构图来将原始间距的四等分。因此，电桶612和618的光栅状图案总体上以恒定间距隔开并具有恒定的宽度。
图6D图示了根据本发明实施例的平坦化以将第一和第二电桶彼此隔离之后的图6C的结构。参考图6D，例如通过化学机械抛光(CMP)来平坦化第二电桶618和间隔体608的顶部，直到第一电桶612的顶面暴露，形成离散的第二电桶618。在一个实施例中，第一电桶612和第二电桶618的组合代表随后形成的金属化结构中的所有可能的过孔位置。第一电桶612中的一个被标记为612A，以指示选择去除它以用于最终过孔制造。
图6E图示了根据本发明实施例的在暴露和显影两个电桶以留下所选择的过孔位置之后的图6D的结构。参考图6E，在图6D的结构上形成并对第二硬掩模620进行构图。经构图的第二硬掩模620显露出第一电桶612中的两个。所选择的电桶暴露于光照射，例如电子束或EUV曝光621。应当理解，本文关于形成硬掩模层和对硬掩模层进行构图的描述涉及，在一个实施例中，在毯覆式硬掩模层上方形成掩模。掩模形成可以涉及使用适合于光刻处理的一个或多个层。在对一个或多个光刻层进行构图时，通过蚀刻工艺将图案转移到硬掩模层，以提供经构图的硬掩模层。
根据一个实施例，再次参考图6E，部分地暴露相邻的第二电桶618中的一个，例如，由于第二硬掩模620的构图中的未对齐。特别地，第二电桶618中的两个在区域650处无意地暴露，即使它们没有被选择作为过孔制造的位置。因此，第一电桶612中被选择的电桶暴露于EUV或电子束辐射的程度大于相邻的第二电桶618中部分暴露的电桶的程度。在将结构暴露于EUV或电子束辐射621之后，执行对电桶的第一次烘烤。在执行第一次烘烤之后，将结构暴露于紫外(UV)辐射。在一个实施例中，掩模620在UV辐射期间保留，然后随后被去除。然而，在另一个实施例中，首先去除掩模620，然后将电桶全部暴露于UV辐射至大约相同的程度。在任一种情况下，在将结构暴露于UV辐射之后，执行电桶的第二次烘烤。
再次参考图6E，电桶经受显影过程。在显影过程期间，清空用于过孔制造的选择的第一电桶612中的一个，因为光致抗蚀剂是可去除的。然而，未选择用于过孔制造的位置，包括第二电桶618中在区域650处部分暴露的电桶，在显影过程期间未被打开，因为在显影过程中抗蚀剂材料由于第二硬掩模部分699而不可去除，如上所述。显影提供选定的过孔开口613A。
图6F图示了根据本发明实施例的在蚀刻以形成过孔位置之后的图6E的结构。参考图6F，对过孔开口613A的图案进行选择性蚀刻工艺，例如选择性等离子体蚀刻工艺，以将过孔开口更深地延伸到下面的ELD层602中，形成具有过孔位置624的过孔构图的ILD层602'。蚀刻对于剩余的电桶612和618以及间隔体608具有选择性。
图6G图示了根据本发明实施例的准备金属填充的图6F的结构。参考图6G，去除所有剩余的第一电桶612和第二电桶618。剩余的第一电桶612和第二电桶618可以直接去除，或者可以首先暴露并显影以能够进行去除。对剩余的第一电桶612和第二电桶618的去除提供金属线沟槽626，其中一些耦合到经构图的ILD层602'中的过孔位置624。
图7图示了根据本发明实施例的在金属填充和平坦化以提供金属化层之后的图6G的结构的横截面图。参考图7，后续处理可包括去除间隔体608和硬掩模层604，以及金属线沟槽626和过孔位置624的金属填充，以分别形成导电金属线700和导电过孔702。在一个这样的实施例中，通过金属填充和回抛光工艺形成金属化。随后可以将图7的结构用作形成后续金属线/过孔和ILD层的基础。可替换地，图7的结构可表示集成电路中的最终金属互连层。应当理解，上述处理操作可以以替代的顺序实施，不必执行每个操作和/或可以执行额外的处理操作。再次参考图7，通过减成方法的自对齐制造可以在此阶段完成。以类似方式制造的下一层可能需要再次启动整个过程。可替换地，可以在该阶段使用其他方法来提供额外的互连层，例如传统的双镶嵌或单镶嵌方法。
另外，应了解，结合图6A-6G和7描述的方法不一定执行为形成与下面金属化层对齐的过孔。因此，在某些情况下，这些处理方案可被视为涉及相对于任何下面金属化层在自上而下方向上的盲射。在另一方面，减成法提供与下面金属化层的对齐。此外，可以保留差异化硬掩模的一部分或残余部分作为金属化层的层间电介质的一部分。作为这两个方面的示例，图8A-8I图示了根据本发明的另一实施例的表示使用具有差异化硬掩模的电桶的减成自对齐过孔构图的方法中的各种操作的集成电路层的部分。在每个图示中，在每个描述的操作中，提供成角度的三维横截面图。
图8A图示了根据本发明实施例的用于深金属线制造之后的减成过孔工艺的起始点结构800。参考图8A，结构800包括具有介于中间的层间电介质(ILD)线804的金属线802。应当理解，线802中的一些可以与下面的过孔相关联，以耦合到先前的互连层。在一个实施例中，通过将沟槽构图到ILD材料(例如，线804的ILD材料)中来形成金属线802。沟槽然后由金属填充，并且如果需要，平坦化到ILD线804的顶部。在一个实施例中，金属沟槽和填充工艺涉及高纵横比特征。例如，在一个实施例中，金属线高度(h)与金属线宽度(w)的纵横比大约在5-10的范围内。
图8B图示了根据本发明实施例的金属线凹陷之后的图8A的结构。参考图8B，金属线802被选择性地凹陷以提供第一级金属线806。对ILD线804选择性地执行凹陷。可以通过干法蚀刻、湿法蚀刻或其组合的蚀刻来执行凹陷。凹陷的程度可以由第一级金属线806的目标厚度确定，所述第一级金属线806用作后段制程(BEOL)互连结构内的合适的导电互连线。
图8C图示了根据本发明实施例的在形成层间电介质(ILD)层之后的图8B的结构。参考图8C，沉积ILD材料层808，并且如果需要，将其平坦化到凹陷金属线806和ILD线804上方的水平。
图8D图示了根据本发明实施例的在沉积硬掩模层和对硬掩模层进行构图之后的图8C的结构。参考图8D，在ILD层808上形成硬掩模层810。在一个这样的实施例中，硬掩模层810形成有与第一级金属线806/ILD线804的光栅图案正交的光栅图案，如图8D所示。在一个实施例中，由硬掩模层810形成的光栅结构是紧密间距光栅结构。在一个这样的实施例中，通过传统光刻不能直接实现紧密间距。例如，可以首先形成基于传统光刻的图案，但是通过使用间隔体掩模构图可以将间距减半。更进一步地，可以通过第二轮间隔体掩模构图而减为原始间距的四分之一。因此，图8D的第二硬掩模层810的光栅状图案可以具有以恒定间距隔开并具有恒定宽度的硬掩模线。
图8E图示了根据本发明实施例的在使用图8D的硬掩模的图案限定的沟槽形成之后的图8D的结构。参考图8E，蚀刻ILD层808的暴露区域(即，未受810保护)以形成沟槽812和经构图的ILD层814。蚀刻停止在第一级金属线806和ILD线804的顶面上并因此暴露该顶面。
图8F图示了根据本发明实施例的在所有可能的过孔位置中形成电桶之后的图8E的结构。参考图8F，第一硬掩模部分897和第二硬掩模部分899分别包括在所有可能的过孔位置的交替位置中。然后在凹陷金属线806的暴露部分上方的所有可能的过孔位置中形成光致抗蚀剂816。光致抗蚀剂材料816包括在多个电桶位置中，其中位置816A、816B和816C在图8F中示出。因此，在图8F中提供的视图中可以看到三个不同的可能的过孔位置816A、816B和816C。另外，如图所示，可以从经构图的ILD层814去除硬掩模层810。
在一个实施例中，与在第二硬掩模部分899上形成的电桶相比，使得第一硬掩模部分897或者将其修改为在其上提供对电子束或EUV曝光敏感度更大的电桶。在另一实施例中，与在第一硬掩模部分897上形成的电桶相比，使得第二硬掩模部分899或者将其修改为在其上提供对电子束或EUV暴露的敏感度较小或降低的电桶。在任一种情况下，在一个实施例中，与由第二硬掩模部分899提供的背散射和更多二次电子的生成相比，第一硬掩模部分897提供进入其上的电桶的增加的背散射和更多二次电子的生成。
还应理解，光致抗蚀剂层816可以最终不在电桶位置中完全受限制和分离。即，在其他实施例中，光致抗蚀剂层用作光栅结构上方的连续层。然后，在一个实施例中，光致抗蚀剂816形成在ILD线804的顶面上方和之上，如图8F所示。
图8G图示了根据本发明实施例的在过孔位置选择之后的图8F的结构。参考图8G，去除选择过孔位置818中的图8F的电桶816A和816C(即，去除电桶816A和816C)。在未选择要形成过孔的位置，保留光致抗蚀剂816(即，在显影过程之后保留电桶816B)。在一个实施例中，电桶816B的光致抗蚀剂816与残留部分816'一起被保留。在一个实施例中，电桶816B在电桶816A和816C的曝光期间至少部分地暴露。然而，如上所述，由于电桶816B不是选择过孔位置，因此差异化硬掩模方法使得能够保留电桶516B。
图8H图示了在将剩余电桶材料(例如，电桶816B和如果存在的话，残留的光致抗蚀剂816')分别转换为永久性ILD材料820和816”之后的图8G的结构。另外，在一个实施例中。第二硬掩模部分899也保留在最终结构中。在一个实施例中，剩余光致抗蚀剂材料的材料例如通过在烘焙操作时交联而被修改，并且可以被称为交联可光致分解材料。在一个这样的实施例中，最终的交联材料具有电介质间性质，并且因此可以保留在最终的金属化结构中。在一个实施例中，保留的第二硬掩模部分899不同于保留的交联可光致分解材料，因为在最终结构中可观察到接缝或界面。然而，在其他实施例中，电桶816B的电桶材料没有转换成ILD材料，而最终将其去除并替换为永久性ILD材料。在一个这样的实施例中，第二硬掩模部分899也被去除。
再次参考图8H，在一个实施例中，所得到的结构包括在金属化结构的单个平面850中的多达三个不同的电介质材料区域(在一个实施例中，ILD线804+ILD线814+交联的电桶820)。在一个这样的实施例中，ILD线804、ILD线814和交联的电桶820中的两个或全部由相同的材料构成。在另一个这样的实施例中，ILD线804、ILD线814和交联的电桶820都由不同的ILD材料构成。在任一种情况下，在一个特定实施例中，可以在最终结构中观察到区别，例如ILD线804和ILD线814的材料之间(例如，接缝897)和/或ILD线804和交联的电桶820之间(例如，接缝898)和/或ILD线814和交联的电桶820之间(例如，接缝896)的垂直接缝。
图8I图示了根据本发明实施例的在金属线和过孔形成之后的图8H的结构。参考图8I，在金属填充图8H的开口时形成金属线822和过孔824。金属线822经由过孔824耦合到下面的金属线806。在一个实施例中，开口以镶嵌方法或自下而上的填充方法填充，以提供图8I中所示的结构。因此，在上述方法中形成金属线和过孔的金属(例如，铜和相关的阻挡层和种子层)沉积可以是通常用于标准后段制程(BEOL)处理的金属沉积。在一个实施例中，在随后的制造操作中，可以去除ILD线814以在所得金属线824之间提供气隙。
随后可以将图8I的结构用作形成后续金属线/过孔和ILD层的基础。可替换地，图8I的结构可表示集成电路中的最终金属互连层。应当理解，上述处理操作可以以替代顺序实施，不必执行每个操作和/或可以执行额外的处理操作。在任何情况下，所得到的结构使得能够制造直接以下面的金属线为中心的过孔。即，例如，由于不完美的选择性蚀刻处理，过孔可以比下面的金属线宽、窄或者厚度相同。尽管如此，在实施例中，过孔的中心直接与金属线的中心对齐(匹配)。此外，用于选择哪些插塞和过孔的ILD可能与初级ILD极为不同，并且将在两个方向上完全自对齐。因此，在一个实施例中，必须容许的由于传统光刻/双镶嵌构图而导致的偏移不是本文所述的所得结构的因素。再次参考图5I，然后，在该阶段可以完成通过减成法的自对齐制造。以类似方式制造的下一层可能需要再次启动整个过程。替代地，可以在此阶段使用其他方法来提供额外的互连层，例如传统的双镶嵌或单镶嵌方法。
总之，根据本发明的一个或多个实施例，本文描述的方法涉及使用电桶层间电介质(ILD)来选择导电过孔的位置。以上关于图2A-2O、6A-6G、7和8A-8I的细节主要集中于用于过孔构图的电桶。然而，应当理解，包括选择性光栅方法的电桶也可用于电介质插塞构图或线端构图。
在一个实施例中，针对金属线、ILD线或硬掩模线的术语“光栅结构”或“间距划分”用于指代紧密间距光栅结构。在一个这样的实施例中，通过传统光刻不能直接实现紧密间距。例如，可以首先形成基于传统光刻的图案，但是通过使用间隔体掩模构图可以将间距减半。更进一步地，可以通过第二轮间隔体掩模构图而减为原始间距的四分之一。因此，上述光栅状图案可以具有以恒定间距隔开并具有恒定宽度的金属线、ILD线或硬掩模线。该图案可以通过间距减半或间距四分法制造。
在一个实施例中，如贯穿本说明书所使用的，层间电介质(ILD)材料由电介质或绝缘材料层组成或包括电介质或绝缘材料层。合适的电介质材料的示例包括但不限于硅的氧化物(例如，二氧化硅(SiO2))，掺杂的硅氧化物，硅的氟化氧化物，碳掺杂的硅氧化物，本领域已知的各种低k电介质材料及其组合。层间电介质材料可以通过传统技术形成，例如化学气相沉积(CVD)，物理气相沉积(PVD)或其他沉积方法。
在一个实施例中，如在整个说明书中也使用的那样，互连材料(例如，金属线和/或过孔)由一个或多个金属或其他导电结构组成。一个常见的示例是使用铜线和结构，铜线和结构可以包括或不包括铜和周围的ILD材料之间阻挡层。如本文所使用的，术语金属包括多种金属的合金、叠层和其他组合。例如，金属互连线可以包括阻挡层(例如，包括Ta、TaN、Ti或TiN中的一种或多种的层)、不同金属的叠层或合金等。因而，互连线可以是单个材料层，或者可以由几个层形成，包括导电衬垫层和填充层。可以使用任何合适的沉积工艺，例如电镀、化学气相沉积或物理气相沉积，来形成互连线。在一个实施例中，互连线由导电材料构成，例如但不限于Cu、Al、Ti、Zr、Hf、V、Ru、Co、Ni、Pd、Pt、W、Ag、Au或其合金。互连线在本领域中有时也被称为迹线、导线、线、金属或简单地称为互连。
在一个实施例中，如在整个说明书中也使用的那样，插塞和/或封盖和/或硬掩模材料由不同于层间电介质材料的电介质材料组成。在一个实施例中，这些材料是牺牲性的，而层间电介质材料至少在某种程度上被保留在最终结构中。在一些实施例中，插塞和/或封盖和/或硬掩模材料包括硅的氮化物层(例如，氮化硅)或硅的氧化物层，或两者，或其组合。其他合适的材料可以包括碳基材料。在另一个实施例中，插塞和/或封盖和/或硬掩模材料包括金属物质。例如，硬掩模或其他上覆材料可以包括钛或另一种金属的氮化物层(例如，氮化钛)。在这些层中的一个或多个层中可能包含潜在较少量的其他材料，例如氧。可替换地，取决于具体的实施方式，可以使用本领域已知的其他插塞和/或封盖和/或硬掩模材料层。插塞和/或封盖和/或硬掩模材料层可以通过CVD、PVD或其他沉积方法形成。
应当理解，上述的层和材料通常形成在下面的半导体衬底或结构(例如集成电路的下面的(一个或多个)器件层)上或上方。在一个实施例中，下面的半导体衬底表示用于制造集成电路的普通工件对象。半导体衬底通常包括硅或另一半导体材料的晶圆或其它片。合适的半导体衬底包括但不限于单晶硅、多晶硅和绝缘体上硅(SOI)以及由其它半导体材料形成的类似衬底。根据制造的阶段，半导体衬底通常包括晶体管、集成电路等。衬底还可以包括通常存在于半导体衬底中的半导体材料、金属、电介质、掺杂剂和其它材料。此外，上述的结构可以制造在下面的低级后段制程(BEOL)互连层上。
本文公开的实施例可以用于制造各种不同类型的集成电路和/或微电子器件。这种集成电路的示例包括但不限于处理器、芯片部件、图形处理器、数字信号处理器、微控制器等。在其他实施例中，可以制造半导体存储器。此外，集成电路或其他微电子器件可以用于本领域已知的各种各样的电子设备中。例如，在计算机系统(例如，台式机、膝上型电脑、服务器)、蜂窝电话、个人电子设备等中。集成电路可以与系统中的总线和其他部件耦合。例如，处理器可以通过一个或多个总线耦合到存储器、芯片组等。处理器、存储器和芯片组中的每一个可以潜在地使用本文公开的方法制造。
图9图示了根据本发明的一个实施例的一个实施方式的计算设备900。计算设备900容纳板902。板902可以包括多个部件，包括但不限于，处理器904和至少一个通信芯片906。处理器904物理且电耦合到板902。在一些实施方式中，至少一个通信芯片906也物理且电耦合到板902。在进一步的实施方式中，通信芯片906是处理器904的一部分。
取决于其应用，计算设备900可以包括可能或可能不物理且电耦合到板902的其他部件。这些其他部件包括但不限于，易失性存储器(例如，DRAM)、非易失性存储器(例如ROM)、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机和大容量储存设备(例如，硬盘驱动器、光盘(CD)、数字多用途盘(DVD)等等)。
通信芯片906实现了无线通信，用于将数据传输到计算设备900或传输来自计算设备的数据。术语“无线”及其衍生词可以用于描述可以通过非固态介质通过使用调制电磁辐射传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关设备不包含任何导线，尽管在一些实施例中它们可以不包含。通信芯片906可以实施多个无线标准或协议中的任意一个，包括但不限于，Wi-Fi(IEEE 902.11族)、WiMAX(IEEE 902.16族)、IEEE902.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生，以及被指定为3G、4G、5G及之后的任何其他无线协议。计算设备900可以包括多个通信芯片906。例如，第一通信芯片906可以专用于近距离无线通信，例如Wi-Fi和蓝牙，第二通信芯片906可以专用于远距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备900的处理器904包括封装在处理器904内的集成电路管芯。在本发明的实施例的一些实施方式中，处理器的集成电路管芯包括例如根据本发明的实施例的实施方式构成的、使用基于具有差异化下层硬掩模的电桶的方法制造的导电过孔的一个或多个结构。术语“处理器”可以指代任何设备或设备的部分，其处理来自寄存器和/或存储器的电子数据，将该电子数据转变为可以存储在寄存器和/或存储器中的其他电子数据。
通信芯片906也包括封装在通信芯片906内的集成电路管芯。根据本发明的实施例的另一个实施方式，通信芯片的集成电路管芯包括例如根据本发明的实施例的、使用基于具有差异化下层硬掩模的电桶的方法制造的导电过孔的一个或多个结构。
在进一步的实施方式中，容纳在计算设备900中的另一个部件可以包含集成电路管芯，集成电路管芯包括例如根据本发明的实施例的、使用基于具有差异化下层硬掩模的电桶的方法制造的导电过孔的一个或多个结构。
在多个实施方式中，计算设备900可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描器、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数码摄像机。在进一步的实施方式中，计算设备900可以是处理数据的任何其他电子设备。
图10图示了包括本发明的一个或多个实施例的内插器1000。内插器1000是用于将第一衬底1002桥接到第二衬底1004的居间衬底。第一衬底1002可以是例如集成电路管芯。第二衬底1004可以是例如存储器模块、计算机主板或另一集成电路管芯。通常，内插器1000的目的是将连接扩展到更宽的间距或者将连接重新路由到不同的连接。例如，内插器1000可以将集成电路管芯耦合到球栅阵列(BGA)1006，球栅阵列(BGA)1006随后可耦合到第二衬底1004。在一些实施例中，第一衬底1002和第二衬底1004附接到内插器1000的相对侧。在其他实施例中，第一衬底1002和第二衬底1004附接到内插器1000的同一侧。在另外的实施例中，三个或更多个衬底通过内插器1000相互连接。
内插器1000可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或如聚酰亚胺的聚合物材料形成。在进一步的实施方式中，内插器可以由交替的刚性或柔性材料形成，所述刚性或柔性材料可以包括上述用于半导体衬底的相同材料，例如硅、锗、以及其它III-V族和IV族材料。
内插器可以包括金属互连10010和过孔1010，包括但不限于穿硅过孔(TSV)1012。内插器1000还可以包括嵌入器件1014，包括无源器件和有源器件。这样的器件包括但不限于电容器、去耦电容器、电阻器、电感器、保险丝、二极管、变压器、传感器和静电放电(ESD)器件。也可以在内插器1000上形成诸如射频(RF)器件、功率放大器、功率管理器件、天线、阵列、传感器和MEMS器件之类的更复杂的器件。根据本发明的实施例，本文公开的装置或过程可以用于制造内插器1000或者内插器1000的一个或多个部件中。
因此，本发明的实施例包括基于用于调制半导体结构制造的电桶敏感度的差异化硬掩模的方法，以及所得到的结构。
示例性实施例1：一种制造用于集成电路的互连结构的方法包括在形成于衬底上方的层间电介质(ILD)层上方形成硬掩模层。在所述硬掩模层上形成多个电介质间隔体。所述硬掩模层被构图以形成多个第一硬掩模部分。与所述第一硬掩模部分交替地形成多个第二硬掩模部分。在交替的所述第一硬掩模部分和所述第二硬掩模部分上并且在多个电介质隔离物之间的开口中形成多个电桶。形成在所述第一硬掩模部分上的电桶对电子束或极紫外(EUV)辐射的敏感度不同于形成在所述第二硬掩模部分上的电桶。将所述多个电桶中的选定电桶暴露于光刻曝光并去除以限定过孔位置的集合。
示例性实施例2：根据示例性实施例1所述的方法，其中，形成在所述第一硬掩模部分上的电桶对电子束或EUV辐射的敏感度低于形成在所述第二硬掩模部分上的电桶。
示例性实施例3：根据示例性实施例1所述的方法，其中，形成在所述第一硬掩模部分上的电桶对电子束或EUV辐射的敏感度大于形成在所述第二硬掩模部分上的电桶。
示例性实施例4：根据示例性实施例1、2或3所述的方法，其中，基于所述第一硬掩模部分和与所述第二硬掩模部分之间的背散射和二次电子的生成的程度的差异，形成在所述第一硬掩模部分上的电桶对电子束或EUV辐射的敏感度不同于形成在所述第二硬掩模部分上的电桶。
示例性实施例5：根据示例性实施例1、2、3或4所述的方法，还包括将过孔位置的集合蚀刻到所述ILD层中。在将所述过孔位置的集合蚀刻到所述ILD层中之后，在所述ILD层中形成多条金属线，其中，所述多条金属线中的选定金属线包括下面的导电过孔，所述下面的导电过孔对应于所述过孔位置的集合。
示例性实施例6：根据示例性实施例1、2、3、4或5所述的方法，其中，所述第二硬掩模部分是通过用含金属的材料填充多孔电介质层中的孔隙来形成的。
示例性实施例7：根据示例性实施例1、2、3、4或5所述的方法，其中，所述第二硬掩模部分是通过对含金属的材料进行氧化来形成的。
示例性实施例8：根据示例性实施例1、2、3、4、5、6或7所述的方法，其中，暴露和去除氧化多个电桶中的选定电桶包括去除形成在氧化第二硬掩模部分上的电桶，但不去除形成在氧化第一硬掩模部分上的电桶。
示例性实施例9：根据示例性实施例1、2、3、4、5、6、7或8所述的方法，其中，形成在氧化所述第一硬掩模部分上的电桶中的一个或多个被暴露于电子束或EUV辐射但在去除所述多个电桶中的选定电桶期间未被去除。
示例性实施例10：根据示例性实施例1、2、3、4、5、6、7、8或9所述的方法，其中，暴露和去除所述多个电桶中的选定电桶以限定所述过孔位置的集合包括去除相应的第二硬掩模部分。
示例性实施例11：根据示例性实施例10所述的方法，还包括修改剩余的第二硬掩模部分，形成第二多个电桶，暴露和去除形成在所述第一硬掩模部分上的电桶中的选定电桶但不去除形成在经修改的第二硬掩模部分上的电桶，以限定过孔位置的第二集合。
示例性实施例12：根据示例性实施例11所述的方法，还包括将所述过孔位置的集合和所述第二过孔位置的集合蚀刻到所述ILD层中。在将所述过孔位置的集合和所述第二过孔位置的集合蚀刻到所述ILD层中之后，在所述ILD层中形成多条金属线，其中，所述多条金属线中的选定金属线包括对应于所述过孔位置的集合和所述第二过孔位置的集合的下面的导电过孔。
示例性实施例13：根据示例性实施例1、2、3、4、5、6、7、8、9、10、11或12所述的方法，其中，形成所述多个电介质间隔体包括使用间距划分处理方案来形成光栅结构。
示例性实施例14：一种用于集成电路的互连结构包括设置在衬底上方的互连结构的第一层，所述第一层包括沿第一方向交替的金属线和电介质线构成的第一光栅。所述电介质线的最上表面高于所述金属线的最上表面。互连结构的第二层设置在互连结构的所述第一层上方。所述第二层包括沿垂直于第一方向的第二方向交替的金属线和电介质线的第二光栅。所述电介质线的最下表面低于所述第二光栅的所述金属线的最下表面。所述第二光栅的电介质线与所述第一光栅的电介质线交叠并接触但不同。电介质材料区域被设置在所述第一光栅的金属线与所述第二光栅的金属线之间，并且在与第一光栅的电介质线的上部和第二光栅的电介质线的下部相同的平面中。所述电介质材料区域包括设置在不同的下面的硬掩模部分上的交联可光致分解的材料。
示例性实施例15：根据示例性实施例14的互连结构，其中，交联可光致分解的材料是基于光酸产生剂(PAG)的交联可光致分解的材料。
示例性实施例16：根据示例性实施例14或15的互连结构，还包括设置在所述第一光栅的金属线与所述第二光栅的金属线之间并将所述第一光栅的金属线耦合到所述第二光栅的金属线的导电过孔，所述导电过孔与所述电介质材料区域位于相同平面中。
示例性实施例17：根据示例性实施例16的互连结构，其中，所述导电过孔的中心直接与所述第一光栅的金属线的中心和所述第二光栅的金属线的中心对齐。
示例性实施例18：根据示例性实施例14、15、16或17的互连结构，其中，所述第一光栅的电介质线包括第一电介质材料，所述第二光栅的电介质线包括不同的第二电介质材料，并且其中，所述第一电介质材料和所述第二电介质材料不同于所述交联可光致分解的材料。
示例性实施例19：根据示例性实施例14、15、16或17的互连结构，其中，所述第一光栅的电介质线和所述第二光栅的电介质线包括相同的电介质材料，所述相同的电介质材料不同于所述交联可光致分解的材料。
示例性实施例20：一种制造用于集成电路的互连结构的方法包括在ILD材料层上方形成掩模，所述掩模具有多个间隔开的特征，每个特征具有中心部分和一对侧壁间隔体。所述方法还包括使用所述掩模将第一多个沟槽部分地形成到所述ILD材料层中。所述方法还包括在所述第一多个沟槽中形成第一硬掩模部分和第一多个电桶。所述方法还包括通过去除所述掩模的每个特征的中心部分来从所述掩模形成第二掩模。所述方法还包括使用第二掩模将第二多个沟槽部分地形成到所述ILD材料层中。所述方法还包括在所述第二多个沟槽中形成第二硬掩模部分和第二多个电桶，其中，所述第二多个电桶对电子束或极紫外(EUV)辐射的敏感度低于所述第一多个电桶。所述方法还包括通过使用光刻曝光来来对所述第一多个电桶中的比全部电桶更少的电桶进行曝光、显影和去除。所述方法还包括形成过孔位置，在所述过孔位置处去除所述第一多个电桶中的比全部电桶更少的电桶；在过孔位置形成金属过孔，在所述金属过孔上方形成金属线。
示例性实施例21：根据示例性实施例20所述的方法，其中，所述第一多个电桶和所述第二多个电桶由相同的光致抗蚀剂材料形成。
示例性实施例22：根据示例性实施例20或21所述的方法，其中，曝光包括至少部分地暴露所述第二多个电桶的部分，但是显影和去除不去除所述第二多个电桶的暴露部分。
示例性实施例23：根据示例性实施例20、21或22所述的方法，其中，所述第一硬掩模部分比所述第二硬掩模部分具有更大程度的背散射和二次电子的生成。

Claims (23)

1.一种制造用于集成电路的互连结构的方法，所述方法包括：
在形成于衬底上方的层间电介质(ILD)层上方形成硬掩模层；
在所述硬掩模层上形成多个电介质间隔体；
对所述硬掩模层进行构图以形成多个第一硬掩模部分；
形成与所述第一硬掩模部分交替的多个第二硬掩模部分；
在交替的所述第一硬掩模部分和所述第二硬掩模部分上并且在所述多个电介质间隔体之间的开口中形成多个电桶，其中，形成在所述第一硬掩模部分上的电桶对电子束或极紫外(EUV)辐射的敏感度不同于形成在所述第二硬掩模部分上的电桶；以及
将所述多个电桶中的选定电桶暴露于光刻曝光并去除所述选定电桶以限定过孔位置的集合。
2.根据权利要求1所述的方法，其中，形成在所述第一硬掩模部分上的电桶对电子束或EUV辐射的敏感度低于形成在所述第二硬掩模部分上的电桶。
3.根据权利要求1所述的方法，其中，形成在所述第一硬掩模部分上的电桶对电子束或EUV辐射的敏感度大于形成在所述第二硬掩模部分上的电桶。
4.根据权利要求1所述的方法，其中，基于所述第一硬掩模部分与所述第二硬掩模部分之间的背散射和二次电子的生成的程度的差异，形成在所述第一硬掩模部分上的电桶对电子束或EUV辐射的敏感度不同于形成在所述第二硬掩模部分上的电桶。
5.根据权利要求1所述的方法，还包括：
将所述过孔位置的集合蚀刻到所述ILD层中；以及
在将所述过孔位置的集合蚀刻到所述ILD层中之后，在所述ILD层中形成多条金属线，其中，所述多条金属线中的选定金属线包括下面的导电过孔，所述下面的导电过孔对应于所述过孔位置的集合。
6.根据权利要求1所述的方法，其中，所述第二硬掩模部分是通过利用含金属的材料填充多孔电介质层中的孔隙来形成的。
7.根据权利要求1所述的方法，其中，所述第二硬掩模部分是通过对含金属的材料进行氧化来形成的。
8.根据权利要求1所述的方法，其中，暴露和去除所述多个电桶中的选定电桶包括去除形成在所述第二硬掩模部分上的电桶，但不去除形成在所述第一硬掩模部分上的电桶。
9.根据权利要求8所述的方法，其中，形成在所述第一硬掩模部分上的电桶中的一个或多个被暴露于电子束或EUV辐射但在去除所述多个电桶中的所述选定电桶期间不被去除。
10.根据权利要求8所述的方法，其中，暴露和去除所述多个电桶中的所述选定电桶以限定所述过孔位置的集合包括去除相应的第二硬掩模部分。
11.根据权利要求10所述的方法，还包括：
修改剩余的第二硬掩模部分；
形成第二多个电桶；
暴露和去除形成在所述第一硬掩模部分上的电桶中的选定电桶，但不去除形成在经修改的第二硬掩模部分上的电桶以限定过孔位置的第二集合。
12.根据权利要求11所述的方法，还包括：
将所述过孔位置的集合和所述过孔位置的第二集合蚀刻到所述ILD层中；以及
在将所述过孔位置的集合和所述过孔位置的第二集合蚀刻到所述ILD层中之后，在所述ILD层中形成多条金属线，其中，所述多条金属线中的选定金属线包括下面的导电过孔，所述下面的导电过孔对应于所述过孔位置的集合和所述过孔位置的第二集合。
13.根据权利要求1所述的方法，其中，形成所述多个电介质间隔体包括使用间距划分处理方案来形成光栅结构。
14.一种用于集成电路的互连结构，所述互连结构包括：
设置在衬底上方的互连结构的第一层，所述第一层包括沿第一方向交替的金属线和电介质线构成的第一光栅，其中，所述电介质线的最上表面高于所述金属线的最上表面；以及
设置在所述互连结构的所述第一层上方的所述互连结构的第二层，所述第二层包括沿垂直于所述第一方向的第二方向交替的金属线和电介质线的第二光栅，其中，所述电介质线的最下表面低于所述第二光栅的金属线的最下表面，其中，所述第二光栅的电介质线与所述第一光栅的电介质线交叠并接触但是不同；以及
电介质材料区域，其被设置在所述第一光栅的金属线与所述第二光栅的金属线之间，并且在与所述第一光栅的电介质线的上部和所述第二光栅的电介质线的下部相同的平面中，所述电介质材料区域包括设置在不同的下面的硬掩模部分上的交联可光致分解的材料。
15.根据权利要求14所述的互连结构，其中，所述交联可光致分解的材料是基于光酸产生剂(PAG)的交联可光致分解的材料。
16.根据权利要求14所述的互连结构，还包括：
导电过孔，其被设置在所述第一光栅的金属线和所述第二光栅的金属线之间并将所述第一光栅的金属线耦合到所述第二光栅的金属线，所述导电过孔与所述电介质材料区域位于相同平面中。
17.根据权利要求16所述的互连结构，其中，所述导电过孔的中心直接与所述第一光栅的金属线的中心和所述第二光栅的金属线的中心对齐。
18.根据权利要求14所述的互连结构，其中，所述第一光栅的电介质线包括第一电介质材料，所述第二光栅的电介质线包括不同的第二电介质材料，并且其中，所述第一电介质材料和所述第二电介质材料不同于所述交联可光致分解的材料。
19.根据权利要求14所述的互连结构，其中，所述第一光栅的电介质线和所述第二光栅的电介质线包括相同电介质材料，所述相同电介质材料不同于所述交联可光致分解的材料。
20.一种制造用于集成电路的互连结构的方法，所述方法包括：
在ILD材料层上方形成掩模，所述掩模具有多个间隔开的特征，每个特征具有中心部分和一对侧壁间隔体；
使用所述掩模将第一多个沟槽部分地形成到所述ILD材料层中；
在所述第一多个沟槽中形成第一硬掩模部分和第一多个电桶；
通过去除所述掩模的每个特征的中心部分来从所述掩模形成第二掩模；
使用所述第二掩模来将第二多个沟槽部分地形成到所述ILD材料层中；
在所述第二多个沟槽中形成第二硬掩模部分和第二多个电桶，其中，所述第二多个电桶对电子束或极紫外(EUV)辐射的敏感度低于所述第一多个电桶；
通过使用光刻曝光来曝光、显影和去除所述第一多个电桶中少于全部电桶的电桶；
形成过孔位置，其中所述第一多个电桶中少于全部电桶的电桶被去除；以及
在所述过孔位置形成金属过孔，并且在所述金属过孔上方形成金属线。
21.根据权利要求20所述的方法，其中，所述第一多个电桶和所述第二多个电桶由相同的光致抗蚀剂材料形成。
22.根据权利要求20所述的方法，其中，所述曝光包括至少部分地暴露所述第二多个电桶的部分，但是所述显影和去除不去除所述第二多个电桶的被暴露部分。
23.根据权利要求20所述的方法，其中，所述第一硬掩模部分比所述第二硬掩模部分具有更大程度的背散射和二次电子的生成。
CN201680091058.9A 2016-12-23 2016-12-23 用于调制电桶敏感度的差异化硬掩模 Active CN109997219B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/068581 WO2018118088A1 (en) 2016-12-23 2016-12-23 Differential hardmasks for modulation of electrobucket sensitivity

Publications (2)

Publication Number Publication Date
CN109997219A CN109997219A (zh) 2019-07-09
CN109997219B true CN109997219B (zh) 2023-08-04

Family

ID=62627845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680091058.9A Active CN109997219B (zh) 2016-12-23 2016-12-23 用于调制电桶敏感度的差异化硬掩模

Country Status (4)

Country Link
US (2) US11251072B2 (zh)
EP (1) EP3559984A4 (zh)
CN (1) CN109997219B (zh)
WO (1) WO2018118088A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107728B2 (en) * 2019-05-22 2021-08-31 International Business Machines Corporation Interconnects with tight pitch and reduced resistance

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861376B1 (en) * 2002-10-10 2005-03-01 Taiwan Semiconductor Manufacturing Co. Photoresist scum free process for via first dual damascene process
CN1728358A (zh) * 2004-07-29 2006-02-01 三星电子株式会社 双金属镶嵌互连的制造方法
WO2016048264A1 (en) * 2014-09-22 2016-03-31 Intel Corporation Multi-pass patterning using non-reflecting radiation lithography on an underlying grating
WO2016105423A1 (en) * 2014-12-24 2016-06-30 Intel Corporation Novel method for creating alternate hardmask cap interconnect structure with increased overlay margin
CN105745746A (zh) * 2013-12-20 2016-07-06 英特尔公司 用于制造后段（beol）互连中改进的重叠的对角线硬掩模
CN105745745A (zh) * 2013-12-18 2016-07-06 英特尔公司 用于后段工艺(beol)互连件的借助光桶的自对准过孔和插塞图案化
CN105793977A (zh) * 2013-12-18 2016-07-20 英特尔公司 用于后段(beol)互连的利用多色光桶的自对准过孔图案化

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002131884A (ja) * 2000-10-30 2002-05-09 Hitachi Ltd フォトマスクの製造方法、フォトマスクおよび半導体集積回路装置の製造方法
US7737015B2 (en) * 2007-02-27 2010-06-15 Texas Instruments Incorporated Formation of fully silicided gate with oxide barrier on the source/drain silicide regions
US8426313B2 (en) * 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
EP2474999B1 (en) * 2009-09-02 2014-12-17 Wi-A Corporation Laser-reflective mask and method for manufacturing same
US8980651B2 (en) * 2011-09-30 2015-03-17 Tokyo Electron Limited Overlay measurement for a double patterning
US8916472B2 (en) * 2012-07-31 2014-12-23 Globalfoundries Inc. Interconnect formation using a sidewall mask layer
US9005875B2 (en) 2013-03-15 2015-04-14 Intel Corporation Pre-patterned hard mask for ultrafast lithographic imaging
US20150171029A1 (en) * 2013-12-16 2015-06-18 David J. Michalak Inverse nanostructure dielectric layers
US10892184B2 (en) * 2016-09-30 2021-01-12 Intel Corporation Photobucket floor colors with selective grafting

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861376B1 (en) * 2002-10-10 2005-03-01 Taiwan Semiconductor Manufacturing Co. Photoresist scum free process for via first dual damascene process
CN1728358A (zh) * 2004-07-29 2006-02-01 三星电子株式会社 双金属镶嵌互连的制造方法
CN105745745A (zh) * 2013-12-18 2016-07-06 英特尔公司 用于后段工艺(beol)互连件的借助光桶的自对准过孔和插塞图案化
CN105793977A (zh) * 2013-12-18 2016-07-20 英特尔公司 用于后段(beol)互连的利用多色光桶的自对准过孔图案化
CN105745746A (zh) * 2013-12-20 2016-07-06 英特尔公司 用于制造后段（beol）互连中改进的重叠的对角线硬掩模
WO2016048264A1 (en) * 2014-09-22 2016-03-31 Intel Corporation Multi-pass patterning using non-reflecting radiation lithography on an underlying grating
WO2016105423A1 (en) * 2014-12-24 2016-06-30 Intel Corporation Novel method for creating alternate hardmask cap interconnect structure with increased overlay margin

Also Published As

Publication number Publication date
US11955377B2 (en) 2024-04-09
US11251072B2 (en) 2022-02-15
CN109997219A (zh) 2019-07-09
EP3559984A4 (en) 2020-12-02
WO2018118088A1 (en) 2018-06-28
US20190318959A1 (en) 2019-10-17
EP3559984A1 (en) 2019-10-30
US20220130719A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
US9406512B2 (en) Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects
CN110223911B (zh) 用于后段工艺（beol）互连件的借助光桶的自对准过孔和插塞图案化
KR102167352B1 (ko) Beol 상호접속들에 대한 자체-정렬형 비아 및 플러그 패터닝
KR102167317B1 (ko) Beol 상호접속들에 대한 이전 층 자체-정렬형 비아 및 플러그 패터닝
US10600678B2 (en) Self-aligned isotropic etch of pre-formed vias and plugs for back end of line (BEOL) interconnects
US20220216065A1 (en) Two-stage bake photoresist with releasable quencher
US10892184B2 (en) Photobucket floor colors with selective grafting
US20170345643A1 (en) Photodefinable alignment layer for chemical assisted patterning
US11953826B2 (en) Lined photobucket structure for back end of line (BEOL) interconnect formation
US11955377B2 (en) Differential hardmasks for modulation of electrobucket sensitivity
CN109952637B (zh) 用于后段工艺(beol)互连制造的表面对准光刻图案化方式
WO2018169538A1 (en) Photoresist with electron-activated photosensitizers for confined patterning lithography

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant