CN105741749A - 一种发光控制信号驱动电路以及有源矩阵式显示面板 - Google Patents

Abstract

本发明公开了一种发光控制信号驱动电路以及有源矩阵式显示面板，属于显示面板控制技术；提供一第一时序信号，及一驱动信号，并包括多级驱动单元，第一时序信号于信号周期内包括两种电平状态，并以一预定的频率交替变化两种电平状态；每级驱动单元根据一控制信号的控制，将一输入信号延迟一预定的时间段后输出；第一级驱动单元以驱动信号作为输入信号，其余驱动单元以上一级驱动单元的输出作为输入信号；第一级驱动单元以第一时序信号作为控制信号，其余驱动单元以上一级驱动单元的控制信号延迟预定的时间段后作为控制信号。上述技术方案的有益效果是：减少控制有源矩阵式显示面板所需的时序信号，使复杂的时序控制电路结构简单化。

Description

一种发光控制信号驱动电路以及有源矩阵式显示面板

技术领域

本发明涉及有源矩阵式显示面板控制技术，尤其涉及一种发光控制信号驱动电路以及有源矩阵式显示面板。

背景技术

有源矩阵式(ActiveMatrix/OrganicLightEmittingDiode，AMOLED)显示面板是指有机半导体材料和发光材料在控制信号驱动下而达到发光并实现显示的显示面板，由于其具有超轻、超薄、高亮度、广视角、自发光、响应速度快、高清晰、低能耗、低温和抗震性能优异等一系列优点，被认为是最具发展前景的显示技术。

现有技术中，对于AMOLED显示面板的控制通常需要多个时序信号的输入才能完成，同时控制电路结构的连接方式也比较复杂(如图1所示)，不利于AMOLED显示面板控制方式的实现。

发明内容

根据现有技术中存在的问题，现提供一种发光控制信号驱动电路以及有源矩阵式显示面板的技术方案，旨在通过较少的时序信号和较为简单的控制电路结构即可实现对AMOLED显示面板的控制。

上述技术方案具体包括：

一种发光控制信号驱动电路，应用于有源矩阵式有机发光二极管显示面板，其中，提供一第一时序信号，及一驱动信号，并包括多级驱动单元；

所述第一时序信号于信号周期内包括两种电平状态，并以一预定的频率交替变化所述两种电平状态；

每级所述驱动单元根据一控制信号的控制，将一输入信号延迟一预定的时间段后输出；

第一级所述驱动单元以所述驱动信号作为所述输入信号，其余所述驱动单元以上一级所述驱动单元的输出作为所述输入信号；

第一级所述驱动单元以所述第一时序信号作为所述控制信号，其余所述驱动单元以上一级所述驱动单元的所述控制信号延迟所述预定的时间段后作为所述控制信号。

优选的，该发光控制信号驱动电路，其中，所述预定的时间段为二分之一个所述信号周期。

优选的，该发光控制信号驱动电路，其中，每级所述驱动单元的控制端包括第一时序信号输入端和第二时序信号输入端；

第一级所述驱动单元的控制端中：

所述第一时序信号输入端连接所述第一时序信号；

所述第二时序信号输入端与所述第一时序信号取反后连接；

其余所述驱动单元的控制端中：

所述第一时序信号输入端与上一级所述驱动单元的所述第二时序信号输入端并联；

所述第二时序信号输入端与上一级所述驱动单元的所述第一时序信号输入端并联。

优选的，该发光控制信号驱动电路，其中，

每级所述驱动单元的控制端包括第一时序信号输入端和第二时序信号输入端；

第一级所述驱动单元的控制端中：

所述第一时序信号输入端连接所述第一时序信号；

所述第二时序信号输入端连接电平状态与所述第一时序信号相反的一第二时序信号；

其余所述驱动单元的控制端中：

所述第一时序信号输入端与上一级所述驱动单元的所述第二时序信号输入端并联；

所述第二时序信号输入端与上一级所述驱动单元的所述第一时序信号输入端并联。

优选的，该发光控制信号驱动电路，其中，所述驱动单元由一驱动电路形成；

所述驱动电路包括：

第一薄膜晶体管，所述第一薄膜晶体管的输出端连接所述驱动单元的输出端，所述第一薄膜晶体管的输入端连接高电平输入，所述第一薄膜晶体管的控制端通过一第一控制线连接一第一控制模块；

所述第一薄膜晶体管根据所述第一控制模块产生的信号的电平状态变化被导通或被截止；

第二薄膜晶体管，所述第二薄膜晶体管的输出端连接一低电平输入，所述第二薄膜晶体管的输入端连接所述驱动单元的输出端，所述第二薄膜晶体管的控制端通过一第二控制线连接一第二控制模块；

所述第二薄膜晶体管根据所述第二控制模块产生的信号的电平状态变化被导通或被截止；

同一所述预定的时间段内，所述第一薄膜晶体管被导通，并且所述第二薄膜晶体管被截止；或者

同一所述预定的时间段内，所述第一薄膜晶体管被截止，并且所述第二薄膜晶体管被导通。

优选的，该发光控制信号驱动电路，其中，所述第一控制模块包括：

第三薄膜晶体管，所述第三薄膜晶体管的输出端连接高电平输入，所述第三薄膜晶体管的输入端连接所述第一控制线，所述第三薄膜晶体管的控制端连接所述第二控制线；

第四薄膜晶体管，所述第四薄膜晶体管的输入端用以接收所述第二时序输入端的低电平时序讯号，所述第四薄膜晶体管的输出端连接所述第一控制线；

所述第四薄膜晶体管通过一第三控制线连接一第三控制模块；

所述第四薄膜晶体管根据所述第三控制模块产生的信号的电平状态变化被导通或被截止；

第三控制电容，连接在所述第一控制线与高电平输入之间，用于提供所述第一薄膜晶体管的控制端连接低电平输入。

优选的，该发光控制信号驱动电路，其中，所述第三控制模块包括：

第五薄膜晶体管，所述第五薄膜晶体管的输入端连接所述第一时序输入端，所述第五薄膜晶体管的输出端连接所述第三控制线，所述第五薄膜晶体管的控制端连接所述驱动单元的输入端；

第六薄膜晶体管，所述第六薄膜晶体管的输入端连接低电平输入，所述第六薄膜晶体管的输出端连接所述第三控制线，所述第六薄膜晶体管的控制端连接所述第一时序输入端。

优选的，该发光控制信号驱动电路，其中，所述第二控制模块包括：

第七薄膜晶体管，所述第七薄膜晶体管的输入端连接高电平输入，所述第七薄膜晶体管的输出端连接所述第二控制线，所述第七薄膜晶体管的控制端连接所述第一控制线；

第八薄膜晶体管，所述第八薄膜晶体管的输入端连接所述第二控制线，所述第八薄膜晶体管的输出端连接所述驱动单元的输入端，所述第八薄膜晶体管的控制端连接所述第二时序输入端；

第一控制电容，一端连接所述第一时序输入端，另一端连接所述第二控制线；

优选的，该发光控制信号驱动电路，其中，所述第二控制模块还包括：

所述第一控制电容连接所述第二控制线的接入点位于所述第三薄膜晶体管连接所述第二控制线的接入点与所述第二薄膜晶体管的控制端之间；

所述第一控制电容供所述第二薄膜晶体管的控制端维持低电平输入。

优选的，该发光控制信号驱动电路，其中，所述第二控制模块还包括第九薄膜晶体管和第十薄膜晶体管；

所述第九薄膜晶体管和所述第十薄膜晶体管串联于所述第二控制线上，所述第九薄膜晶体管和所述第十薄膜晶体管的控制端均连接低电平输入；

所述第九薄膜晶体管和所述第十薄膜晶体管串联于所述第三薄膜晶体管连接所述第二控制线的接入点与所述第一控制电容连接所述第二控制线的接入点之间。

优选的，该发光控制信号驱动电路，其中，所述驱动电路还包括：

第十一薄膜晶体管，所述第十一薄膜晶体管的输入端连接所述第四薄膜晶体管的输入端，所述第十一薄膜晶体管的控制端与输出端连接所述第二时序输入端。

优选的，该发光控制信号驱动电路，其中，所述驱动电路还包括：

第二控制电容，连接在所述第三控制线与所述第四薄膜晶体管的输入端之间，供所述第四薄膜晶体管的控制端维持低电平输入。

优选的，该发光控制信号驱动电路，其中，所述驱动电路中的薄膜晶体管均为PMOS管。

优选的，该发光控制信号驱动电路，其中，所述驱动电路中的薄膜晶体管均为PMOS管。

一种有源矩阵式有机发光二极管显示面板，其中，包括上述的发光控制信号驱动电路。

上述技术方案的有益效果是：减少控制有源矩阵式显示面板所需的时序信号，使得原本复杂的时序控制电路结构简单化，实现较为简单，成本较低。

附图说明

图1是现有技术中对有源矩阵式显示面板进行控制的驱动电路的结构示意图；

图2是本发明的较佳的实施例中，具有多级驱动单元的发光控制信号驱动电路的总体结构示意图；

图3是本发明的较佳的实施例中，单级驱动单元的电路结构示意图；

图4是本发明的较佳的实施例中，发光控制信号驱动电路的时序控制关系示意图；

图5-8是本发明的较佳的实施例中，基于图4的基础上，于每个时区内单级的驱动单元中电路控制通断的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

现有技术中，对于AMOLED显示面板而言，采用如图1所示的控制电路结构实现控制。现有技术中的有源矩阵式有机发光二极管显示面板(以下简称AMOLED显示面板)的电路结构主要包括：扫描驱动器10(ScanDriver)、发光控制信号驱动器30(EmissionControlLineDriver)、数据驱动器20(DataDriver)以及时序控制器60(TimingController)。其中，由时序控制器提供时序信号给扫描驱动器和发光控制信号驱动器，并实现相应的AMOLED显示面板的控制功能。上述驱动器和控制器分别通过连线连接AMOLED显示面板的电致发光(electroluminescent，EL)面板40：扫描驱动器10通过线S1-Sn连接EL面板40，发光控制信号驱动器30通过线E1-En连接EL面板40，数据驱动器20通过线D1-Dm连接EL面板40；EL面板40采用高电平输入(ELVDD)供电。EL面板40中包括多个发光二极管50。

但是，现有技术中，采用如图1所示的面板控制电路结构进行AMOLED显示面板控制，所采用的时序信号较多并且杂乱，电路结构本身也比较复杂，不利于控制和维护。

基于现有技术中存在的上述问题，本发明的较佳的实施例中，提供一种发光控制信号驱动电路。该控制电路为多级结构，即控制电路中包括多级驱动单元，具体如图2所示。

本发明的较佳的实施例中，发光控制信号驱动电路包括多级驱动单元1。则对于每级驱动单元1而言，提供一第一时序信号，以及一驱动信号。

本发明的较佳的实施例中，上述第一时序信号于信号周期内包括两种电平状态，并以一预定的频率交替变化两种电平状态；

本发明的较佳的实施例中，每级驱动单元根据一控制信号的控制，将一输入信号延迟一预定的时间段后输出；

本发明的较佳的实施例中，对于第一级驱动单元1而言，以驱动信号作为所述输入信号；而对于其余的驱动单元1而言，以上一级驱动单元的输出作为其输入信号；

本发明的较佳的实施例中，对于第一级驱动单元1而言，以第一时序信号作为控制信号，而对于其余的驱动单元1而言，以上一级驱动单元的控制信号延迟预定的时间段后作为控制信号。

本发明的较佳的实施例中，上述预定的时间段可以设置为二分之一个信号周期。

本发明的一个较佳的实施例中，对于单级的驱动单元1而言，其控制端如图2所示，可以包括：

第一时序输入端c1。本发明的较佳的实施例中，第一时序输入端c1用于接收外部输入的一时序信号。

第二时序输入端c2。本发明的较佳的实施例中，第二时序输入端c2于接收外部输入的一时序信号。

即本发明的上述较佳的实施例中，发光控制信号驱动电路仅接收外部输入的两个时序信号即可。

进一步地，本发明的较佳的实施例中，对于第一级的驱动单元1而言，上述第一时序输入端c1接收到的时序信号可以为上述第一时序信号ck1，而上述第二时序输入端c2接收到的时序信号可以为一第二时序信号ck2。本发明的较佳的实施例中，上述第二时序信号的电平状态与第一时序信号的电平状态相反。

本发明的一个较佳的实施例中，可以采用将第一时序信号取反的方式得到上述第二时序信号；

本发明的另一个较佳的实施例中，可以引入一个新的时序信号作为上述第二时序信号，该新的时序信号的电平状态与第一时序信号的电平状态相反。

本发明的较佳的实施例中，除去第一级驱动单元1，其余驱动单元1中的第一时序输入端c1与上一级驱动单元1的第二时序输入端c2并联，且其余驱动单元1中的第二时序输入端c2与上一级驱动单元1的第一时序输入端c1并联。

上述对于每级驱动单元输入的时序信号以及相应的时序输入端的描述，仅为便于本领域技术人员理解本发明技术方案的较佳的实施例，并非因此限定本发明的保护范围。

本发明的较佳的实施例中，每级驱动单元1还包括：

信号输入端in，用于获取外部的一输入信号；

信号输出端out，连接AMOLED显示面板的控制端。

本发明的一个较佳的实施例中，对于第一级驱动单元1而言，其信号输入端in连接上述驱动信号；

而对于其余的驱动单元1而言，其信号输入端in连接上一级驱动单元1的信号输出端out，即对于其余的驱动单元1而言，其输入信号为上一级驱动单元1输出的信号。

图2中，示出四级驱动单元的连接结构，因此相应地以e1-e4分别表示AMOLED显示面板的控制端。

本发明的较佳的实施例中，如图2所示，多级驱动单元1依次相连以形成本发明所述的发光控制信号驱动电路。

本发明的较佳的实施例中，每级驱动单元1的信号输入端in连接至上一级驱动单元1的信号输出端out，即每级驱动单元1的输入信号为上一级驱动单元1输出的信号。而本发明的较佳的实施例中，第一级驱动单元1的输入信号为外部输入的驱动信号。

本发明的较佳的实施例中，每级驱动单元1的第一时序输入端c1所接收到的时序信号为上一级驱动单元1的第二时序输入端c2接收到的时序信号；相应地，本发明的较佳的实施例中，每级驱动单元1的第二时序输入端c2所接收到的时序信号为上一级驱动单元1的第一时序输入端c1接收到的时序信号。

本发明的较佳的实施例中，对于每级驱动单元1而言，其电路结构如图3所示，具体包括：

第一薄膜晶体管M1。本发明的较佳的实施例中，第一薄膜晶体管M1的输出端连接驱动单元的信号输出端out，第一薄膜晶体管M1的输入端连接一高电平输入VDD，第一薄膜晶体管M1的控制端通过一第一控制线连接一第一控制模块。

本发明的较佳的实施例中，上述第一控制线表示与第一参考节点N1等电位的控制线。

上述第一控制模块在下文中会详述。

因此，本发明的较佳的实施例中，接通第一薄膜晶体管M1，意味着从信号输出端out输出的信号为高电平(连接VDD)；

本发明的较佳的实施例中，上述第一薄膜晶体管M1根据上述第一控制模块产生的信号的电平状态变化被导通或被截止。

本发明的较佳的实施例中，上述驱动电路还包括：

第二薄膜晶体管M2。本发明的较佳的实施例中，第二薄膜晶体管M2的输入端连接至上述信号输出端out，第二薄膜晶体管M2的输出端连接低电平输入(VEE)，第二薄膜晶体管M2的控制端通过一第二控制线连接一第二控制模块；

本发明的较佳的实施例中，为了便于描述，将单级的驱动单元1连接第一时序信号的一端作为上述第一时序输入端c1，而将连接与第一时序信号电平状态相反的第二时序信号的一端作为第二时序输入端c2。

本发明的较佳的实施例中，上述第二控制线表示与第四参考节点N4等电位的控制线。

本发明的较佳的实施例中，上述第二薄膜晶体管M2根据上述第二控制模块产生的信号的电平状态变化被导通或者被截止。

上述第二控制模块在下文中会详述。

因此，本发明的较佳的实施例中，接通第二薄膜晶体管M2意味着从信号输出端out输出的信号为低电平(连接VEE)。

则本发明的较佳的实施例中，在同一预设的时间段内，上述第一薄膜晶体管M1或者第二薄膜晶体管M2被接通。例如，在同一个二分之一个信号周期内，第一薄膜晶体管M1被导通，且第二薄膜晶体管M2被截止；或者第一薄膜晶体管M1被截止，且第二薄膜晶体管M2被导通。

本发明的较佳的实施例中，上述第一控制模块具体包括：

第三薄膜晶体管M3。本发明的较佳的实施例中，第三薄膜晶体管M3的输出端连接高电平输入VDD，第三薄膜晶体管M3的输入端连接上述第一控制线，第三薄膜晶体管M3的控制端连接上述第二控制线上与一第二参考节点N2具有相同电位的参考点。在本实施例中，第三薄膜晶体管M3的控制端连接于一第六参考节点N6，第六参考节点N6与第二参考节点N2节点具有相同电位；

第四薄膜晶体管M4。本发明的较佳的实施例中，第四薄膜晶体管M4的输入端连接一第七参考节点N7以在上述第二时序输入端c2时序讯号为低电平时输入第四薄膜晶体管M4；第四薄膜晶体管M4的输出端连接上述第一控制线；第四薄膜晶体管M4的控制端通过一第三控制线连接一第三控制模块，则第四薄膜晶体管M4根据第三控制模块产生的信号的电平状态变化被导通或者被截止。

本发明的较佳的实施例中，上述第三控制线表示与第三参考节点N3等电位的控制线；

本发明的较佳的实施例中，上述第四薄膜晶体管M4通过上述第三控制模块产生的信号的电平状态变化实现导通或截止。

本发明的较佳的实施例中，上述第三控制模块包括：

第五薄膜晶体管M5。本发明的较佳的实施例中，第五薄膜晶体管M5的输入端连接驱动单元1的第一时序输入端c1，第五薄膜晶体管M5的输出端连接第三控制线，第五薄膜晶体管M5的控制端连接驱动单元1的输入端in；

第六薄膜晶体管M6。本发明的较佳的实施例中，第六薄膜晶体管M6的输入端连接低电平输入VEE，第六薄膜晶体管M6的输出端连接第三控制线，第六薄膜晶体管M6的控制端连接驱动单元的上述第一时序输入端c1。

本发明的较佳的实施例中，上述第二控制模块包括：

第七薄膜晶体管M7。本发明的较佳的实施例中，第七薄膜晶体管M7的输入端连接高电平输入VDD，第七薄膜晶体管M7的输出端连接上述第二控制线，第七薄膜晶体管M7的控制端连接上述第一控制线；

第八薄膜晶体管M8。本发明的较佳的实施例中，上述第八薄膜晶体管M8的输入端连接上述第二控制线，第八薄膜晶体管M8的输出端连接驱动单元1的输入端in，第八薄膜晶体管M8的控制端连接驱动单元1的上述第二时序输入端c2。

第一控制电容C1，一端连接第一时序输入端c1，另一端连接第二控制线；

进一步地，第一控制电容C1连接第二控制线的接入点(第四参考节点N4)位于第二薄膜晶体管M2的控制端与第二参考节点N2等电位的参考节点之间，在本实施例中，为第三薄膜晶体管M3连接第二控制线的接入点(第六参考节点N6)；

本发明的较佳的实施例中，第一控制电容C1供第二薄膜晶体管M2的控制端维持低电平输入。本发明的较佳的实施例中，上述第一控制电容C1的电容量为10fF～10PF，更佳为0.1PF。

本发明的较佳的实施例中，上述第二控制模块中还包括：

第九薄膜晶体管M9和第十薄膜晶体管M10。

本发明的较佳的实施例中，第九薄膜晶体管M9和第十薄膜晶体管M10串联于第二控制线上，第九薄膜晶体管M9和第十薄膜晶体管M10的控制端均连接低电平输入VEE；因此，本发明的较佳的实施例中，第九薄膜晶体管M9和第十薄膜晶体管M10保持常通。

进一步地，第九薄膜晶体管M9和第十薄膜晶体管M10串联于上述第四参考节点N4及与第二参考节点N2等电位的参考节点之间，在本实施例中，为第六参考节点N6。

本发明的较佳的实施例中，上述驱动电路1还包括：

第二控制电容C2，连接在第三控制线与第四薄膜晶体管M4的输入端之间，用于提供第四薄膜晶体管M4的控制端维持低电平输入。

具体地，本发明的较佳的实施例中，上述第二控制电容C2连接在上述第三参考节点N3与第四薄膜晶体管M4的输入端之间。

本发明的较佳的实施例中，上述第二控制电容C2的电容量为10fF～10PF，更佳为0.05PF。本发明的较佳的实施例中，上述驱动电路1还包括：

第三控制电容C3，连接在第一控制线与高电平输入VDD之间，用于提供第一薄膜晶体管M1的控制端连接低电平输入。

具体地，本发明的较佳的实施例中，上述第三控制电容C3连接在位于上述高电平输入VDD及与第一参考节点N1等电位的参考节点之间，在本实施例中，为第五参考节点N5。

本发明的较佳的实施例中，上述第三控制电容C3的电容量为10fF～10PF，更佳为0.1PF。

本发明的较佳的实施例中，对于单级驱动单元1而言，其中由第一时序输入端c1接收到的时序信号、第二时序输入端c2接收到的时序信号、信号输入端in接收到的输入信号以及信号输出端out输出的控制信号的时序控制关系如图4所示。则对于单级驱动单元1而言，信号输入端in接收到的输入信号和信号输出端out输出的控制信号之间具有二分之一个信号周期的延时，而第一时序输入端c1接收到的时序信号与第二时序输入端c2接收到的时序信号在同一时刻始终处于相反的电位上。

本发明的较佳的实施例中，仍然如图2所示，对于不同的驱动单元1而言，如上文所述，第一时序输入端c1接收到的时序信号可能为外部输入的第一时序信号ck1，也可能为外部输入的第二时序信号ck2；相应地，对于不同的驱动单元1而言，第二时序输入端c2接收到的时序信号可能为外部输入的第一时序信号ck1或者外部输入的第二时序信号ck2。因此，图4中所示的时序控制关系示意图仅为了表示第一时序输入端c1、第二时序输入端c2、信号输入端in、信号输出端out以及第一时序信号ck1、第二时序信号ck2和驱动信号d之间的关系。

图4中，根据时序控制关系示意图，将对单级驱动单元1的控制过程分为4个时区T1-T4，并在下文中对每个时区进行解释：

如图5所示，在T1时区内，由于第一时序输入端c1接收到的时序信号处于低电位，第二时序输入端c2接收到的时序信号处于高电位，信号输入端in接收到的输入信号处于高电位，因此在T1时区内，第五薄膜晶体管M5、第七薄膜晶体管M7、第八薄膜晶体管M8以及第十一薄膜晶体管M11截止，第三薄膜晶体管M3导通，第一控制电容C1使得第二薄膜晶体管M2的控制端的电平状态维持在低电平，因此第二控制端M2导通；同时，第三薄膜晶体管M3、第四薄膜晶体管M4以及第六薄膜晶体管M6导通，第一薄膜晶体管M1的控制端由于第四薄膜晶体管M4被导通而为高电平输入，因此第一薄膜晶体管M1被截止，从而因此使得信号输出端out输出的信号处于低电位(通过第二薄膜晶体管M2连接VEE)。本发明的较佳的实施例中，由于第九薄膜晶体管M9和第十薄膜晶体管M10的控制端常连低电平输入VEE，因此第九薄膜晶体管M9和第十薄膜晶体管M10恒定导通，下文中，不对第九薄膜晶体管M9和第十薄膜晶体管M10的导通和截止状态做另行描述。

图5中，以在相应的薄膜晶体管上划X表示该薄膜晶体管被截止，在下述附图中做同样表示。

类似地，本发明的较佳的实施例中，如图6所示，在T2时区内，由于第一时序输入端c1接收的时序信号反转为处于高电位，而第二时序输入端c2接收的时序信号反转为处于低电位，且信号输入端in接收的输入信号仍然处于高电位，因此在T2时区内，第八薄膜晶体管M8导通，从而使得第二薄膜晶体管M2的控制端为高电平输入(连接信号输入端in)，因此第二薄膜晶体管M2被截止；同时，第十一薄膜晶体管M11和第四薄膜晶体管M4被导通，从而使得第一薄膜晶体管M1的控制端为低电平输入(连接第二时序输入端c2)，因此第一薄膜晶体管M1被导通；此外，第七薄膜晶体管M7被导通，而第三薄膜晶体管M3、第五薄膜晶体管M5和第六薄膜晶体管M6被截止；因此在T2时区内，信号输出端out输出的信号处于高电位(通过第一薄膜晶体管M1连接高电平输入VDD)。

类似地，本发明的较佳的实施例中，如图7所示，在T3时区内，由于第一时序输入端c1接收的时序信号处于低电位，第二时序输入端c2接收的时序信号处于高电位，而信号输入端in接收的输入信号反转为处于低电位，因此在T3时区内，第七薄膜晶体管M7被导通，因此第二薄膜晶体管M2的控制端连接高电平输入VDD，则第二薄膜晶体管M2被截止；同时，由于第六薄膜晶体管M6被导通，则第一薄膜晶体管M1的控制端为低电平输入VEE，则第一薄膜晶体管M1被导通。此外，第三薄膜晶体管M3、第八薄膜晶体管M8和第十一薄膜晶体管M11被截止，而第四薄膜晶体管M4和第五薄膜晶体管M5被导通。因此，在T3时区内，由于信号输出端out通过第一薄膜晶体管M1连接高电平VDD，因此在T3时区内，信号输出端out输出的信号依旧维持在高电位。

类似地，本发明的较佳的实施例中，如图8所示，在T4时区内，由于第一时序输入端c1接收的时序信号处于高电位，第二时序输入端c2接收的时序信号处于低电位，而信号输入端in接收的输入信号仍然处于低电位，因此在T4时区内，第八薄膜晶体管M8被导通，使得第二薄膜晶体管M2的控制端为低电平输入VEE，使得第二薄膜晶体管M2被导通；同时，第三薄膜晶体管M3被导通，使得第一薄膜晶体管M1的控制端为高电平输入VDD，则第一薄膜晶体管M1被截止；此外，第五薄膜晶体管M5和第十一薄膜晶体管M11被导通，而第四薄膜晶体管M4、第六薄膜晶体管M6和第七薄膜晶体管M7被截止；则如图8所示，在T4时区内，信号输出端out通过第二薄膜晶体管M2连接低电平VEE，因此在T4时区内，信号输出端out输出的信号处于低电位。

本发明的较佳的实施例中，经过上述4个时区的控制过程，使得信号输入端in接收的信号和信号输出端out输出的信号之间具有二分之一个信号周期的延时。

本发明的较佳的实施例中，对上述4个时区的描述可以推广到循环执行之后的控制过程中，在此不再赘述。

本发明的较佳的实施例中，通过本发明所述的发光控制信号驱动电路，输入驱动信号d、以及两个时序信号ck1和ck2，就能够控制发光控制信号驱动电路向AMOLED显示面板的控制端发送相应的控制信号。同时采用多级驱动单元相连控制的方式，可以向AMOLED显示面板的控制端发送多个控制信号，以实现对AMOLED显示面板进行控制的目的。

综上所述，本发明的目的在于，通过多级驱动单元的叠加，使得采用较少的原始时序信号输入即可控制发光控制信号驱动电路将驱动信号d转换成输出信号out输出，减少了现有技术中需要应用较多的时序信号输入，简化了现有技术中复杂的控制电路结构，而同样达到控制AMOLED显示面板的功能。

本发明的较佳的实施例中，上述单级的驱动单元1的驱动电路中的薄膜晶体管均为PMOS管。

本发明的较佳的实施例中，上述单级的驱动单元1的驱动电路中的控制电容均为平板电容。

本发明的较佳的实施例中，还提供一种有源矩阵式显示面板，其中包括上述发光控制信号驱动电路。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (15)

1.一种发光控制信号驱动电路，应用于有源矩阵式有机发光二极管显示面板，其特征在于，提供一第一时序信号，及一驱动信号，并包括多级驱动单元；

所述第一时序信号于信号周期内包括两种电平状态，并以一预定的频率交替变化所述两种电平状态；

每级所述驱动单元根据一控制信号的控制，将一输入信号延迟一预定的时间段后输出；

第一级所述驱动单元以所述驱动信号作为所述输入信号，其余所述驱动单元以上一级所述驱动单元的输出作为所述输入信号；

第一级所述驱动单元以所述第一时序信号作为所述控制信号，其余所述驱动单元以上一级所述驱动单元的所述控制信号延迟所述预定的时间段后作为所述控制信号。

2.如权利要求1所述的发光控制信号驱动电路，其特征在于，所述预定的时间段为二分之一个所述信号周期。

3.如权利要求2所述的发光控制信号驱动电路，其特征在于，每级所述驱动单元的控制端包括第一时序信号输入端和第二时序信号输入端；

第一级所述驱动单元的控制端中：

所述第一时序信号输入端连接所述第一时序信号；

所述第二时序信号输入端与所述第一时序信号取反后连接；

其余所述驱动单元的控制端中：

所述第一时序信号输入端与上一级所述驱动单元的所述第二时序信号输入端并联；

所述第二时序信号输入端与上一级所述驱动单元的所述第一时序信号输入端并联。

4.如权利要求2所述的发光控制信号驱动电路，其特征在于，

每级所述驱动单元的控制端包括第一时序信号输入端和第二时序信号输入端；

第一级所述驱动单元的控制端中：

所述第一时序信号输入端连接所述第一时序信号；

所述第二时序信号输入端连接电平状态与所述第一时序信号相反的一第二时序信号；

其余所述驱动单元的控制端中：

所述第一时序信号输入端与上一级所述驱动单元的所述第二时序信号输入端并联；

所述第二时序信号输入端与上一级所述驱动单元的所述第一时序信号输入端并联。

5.如权利要求3或4所述的发光控制信号驱动电路，其特征在于，所述驱动单元由一驱动电路形成；

所述驱动电路包括：

第一薄膜晶体管，所述第一薄膜晶体管的输出端连接所述驱动单元的输出端，所述第一薄膜晶体管的输入端连接高电平输入，所述第一薄膜晶体管的控制端通过一第一控制线连接一第一控制模块；

所述第一薄膜晶体管根据所述第一控制模块产生的信号的电平状态变化被导通或被截止；

第二薄膜晶体管，所述第二薄膜晶体管的输出端连接一低电平输入，所述第二薄膜晶体管的输入端连接所述驱动单元的输出端，所述第二薄膜晶体管的控制端通过一第二控制线连接一第二控制模块；

所述第二薄膜晶体管根据所述第二控制模块产生的信号的电平状态变化被导通或被截止；

同一所述预定的时间段内，所述第一薄膜晶体管被导通，并且所述第二薄膜晶体管被截止；或者

同一所述预定的时间段内，所述第一薄膜晶体管被截止，并且所述第二薄膜晶体管被导通。

6.如权利要求5所述的发光控制信号驱动电路，其特征在于，所述第一控制模块包括：

第三薄膜晶体管，所述第三薄膜晶体管的输出端连接高电平输入，所述第三薄膜晶体管的输入端连接所述第一控制线，所述第三薄膜晶体管的控制端连接所述第二控制线；

第四薄膜晶体管，所述第四薄膜晶体管的输入端用以接收所述第二时序输入端的低电平时序讯号，所述第四薄膜晶体管的输出端连接所述第一控制线；

所述第四薄膜晶体管通过一第三控制线连接一第三控制模块；

所述第四薄膜晶体管根据所述第三控制模块产生的信号的电平状态变化被导通或被截止；

第三控制电容，连接在所述第一控制线与高电平输入之间，用于提供所述第一薄膜晶体管的控制端连接低电平输入。

7.如权利要求6所述的发光控制信号驱动电路，其特征在于，所述第三控制模块包括：

第五薄膜晶体管，所述第五薄膜晶体管的输入端连接所述第一时序输入端，所述第五薄膜晶体管的输出端连接所述第三控制线，所述第五薄膜晶体管的控制端连接所述驱动单元的输入端；

第六薄膜晶体管，所述第六薄膜晶体管的输入端连接低电平输入，所述第六薄膜晶体管的输出端连接所述第三控制线，所述第六薄膜晶体管的控制端连接所述第一时序输入端。

8.如权利要求5所述的发光控制信号驱动电路，其特征在于，所述第二控制模块包括：

第七薄膜晶体管，所述第七薄膜晶体管的输入端连接高电平输入，所述第七薄膜晶体管的输出端连接所述第二控制线，所述第七薄膜晶体管的控制端连接所述第一控制线；

第八薄膜晶体管，所述第八薄膜晶体管的输入端连接所述第二控制线，所述第八薄膜晶体管的输出端连接所述驱动单元的输入端，所述第八薄膜晶体管的控制端连接所述第二时序输入端；

第一控制电容，一端连接所述第一时序输入端，另一端连接所述第二控制线。

9.如权利要求6所述的发光控制信号驱动电路，其特征在于，所述第二控制模块还包括：

所述第一控制电容连接所述第二控制线的接入点位于所述第三薄膜晶体管连接所述第二控制线的接入点与所述第二薄膜晶体管的控制端之间；

所述第一控制电容供所述第二薄膜晶体管的控制端维持低电平输入。

10.如权利要求9所述的发光控制信号驱动电路，其特征在于，所述第二控制模块还包括第九薄膜晶体管和第十薄膜晶体管；

所述第九薄膜晶体管和所述第十薄膜晶体管串联于所述第二控制线上，所述第九薄膜晶体管和所述第十薄膜晶体管的控制端均连接低电平输入；

所述第九薄膜晶体管和所述第十薄膜晶体管串联于所述第三薄膜晶体管连接所述第二控制线的接入点与所述第一控制电容连接所述第二控制线的接入点之间。

11.如权利要求6所述的发光控制信号驱动电路，其特征在于，所述驱动电路还包括：

第十一薄膜晶体管，所述第十一薄膜晶体管的输入端连接所述第四薄膜晶体管的输入端，所述第十一薄膜晶体管的控制端与输出端连接所述第二时序输入端。

12.如权利要求6所述的发光控制信号驱动电路，其特征在于，所述驱动电路还包括：

第二控制电容，连接在所述第三控制线与所述第四薄膜晶体管的输入端之间，供所述第四薄膜晶体管的控制端维持低电平输入。

13.如权利要求5所述的发光控制信号驱动电路，其特征在于，所述驱动电路中的薄膜晶体管均为PMOS管。

14.如权利要求6-12中任意一项所述的发光控制信号驱动电路，其特征在于，所述驱动电路中的薄膜晶体管均为PMOS管。

15.一种有源矩阵式有机发光二极管显示面板，其特征在于，包括如权利要求1-14所述的发光控制信号驱动电路。