CN105739206A - 阵列基板及液晶显示装置 - Google Patents

阵列基板及液晶显示装置 Download PDF

Info

Publication number
CN105739206A
CN105739206A CN201610090983.1A CN201610090983A CN105739206A CN 105739206 A CN105739206 A CN 105739206A CN 201610090983 A CN201610090983 A CN 201610090983A CN 105739206 A CN105739206 A CN 105739206A
Authority
CN
China
Prior art keywords
film transistor
tft
thin film
electrostatic discharge
discharge protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610090983.1A
Other languages
English (en)
Other versions
CN105739206B (zh
Inventor
徐向阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610090983.1A priority Critical patent/CN105739206B/zh
Priority to US15/033,637 priority patent/US10288960B2/en
Priority to PCT/CN2016/075475 priority patent/WO2017140004A1/zh
Publication of CN105739206A publication Critical patent/CN105739206A/zh
Application granted granted Critical
Publication of CN105739206B publication Critical patent/CN105739206B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板，所述阵列基板包括基板及多条数据线和多条扫描线；基板包括显示区及显示区周侧的外围电路区，每条数据线包括数据线外段和数据线内段，每条扫描线包括扫描线外段和扫描线内段；外围电路区还设置有短接线、使能信号线、多个第一薄膜晶体管、多个第二薄膜晶体管、多个第一静电保护电路、多个第二静电保护电路、多个第三静电保护电路及多个第四静电保护电路。所述阵列基板可有效将静电排走，且可将外围电路区的静电与显示区的静电分开，避免外围电路区的高压静电电荷累积过大或高压静电释放点离显示区近时击穿显示区内的器件。本发明还公开一种具有该阵列基板的液晶显示装置。

Description

阵列基板及液晶显示装置
技术领域
本发明涉及液晶显示领域，尤其涉及一种阵列基板及一种具有该阵列基板的液晶显示装置。
背景技术
阵列基板是薄膜晶体管液晶显示装置如薄膜晶体管液晶显示器，TFT-LCD的重要部件，阵列基板通常包括外围电路区和显示区，在阵列基板的制造和使用过程中，由于带电粒子、工程条件、原材料及设计等因素，不可避免地会产生静电，尤其是产生于阵列基板的外围电路区的静电通常为高压静电。
静电问题直接影响着阵列基板的良品率，进而影响液晶显示装置的产品良率。高压静电释放时，如果阵列基板上没有有效路径及时将静电排走，则极易将阵列基板上的精密器件击穿，尤其是显示区内的各个部件都极为精密，更容易被高压静电击穿。例如，薄膜晶体管阵列，其极为精密，很容易被外围电路区的高压静电击穿，而薄膜晶体管阵列是阵列基板的关键部件，一旦被击穿则导致液晶显示器的品质低劣或失效。
现有技术中，通常在阵列基板的线路(例如，栅线和数据线)的始末端设置静电释放环(ESDring)，将静电释放环与短接线连接，并使阵列基板中所有的线路通过静电释放环与短接线连接，从而在静电释放时可以通过短接线将静电排放到接地端。然而，在这样的设计中，静电释放环与短接线会将阵列基板的外围电路区内的电路与阵列基板的显示区内的电路连接起来，而阵列基板的外围电路区最容易产生高压静电，在阵列基板的制造过程中或使用过程中，当外围电路区的高压静电电荷累积过大时和/或高压静电释放点离所述显示区近时，则位于该显示区的精密器件仍有可能被击穿或损坏。
发明内容
本发明所要解决的技术问题在于，提供一种阵列基板，所述阵列基板的静电保护电路可以有效将静电排走，且可以将外围电路区的静电与显示区的静电分开，从而避免所述外围电路区的高压静电电荷累积过大或高压静电释放点离所述显示区近时击穿所述显示区内的器件。
另外，本发明还提供一种具有该阵列基板的液晶显示装置。
为了解决上述技术问题，本发明采用以下技术方案：
一方面，本发明提供一种阵列基板，所述阵列基板包括基板及设置于所述基板上的多条数据线和多条扫描线；所述基板包括显示区及设置于所述显示区周侧的外围电路区，每条所述数据线包括数据线外段和数据线内段，每条所述扫描线包括扫描线外段和扫描线内段，所述数据线外段和所述扫描线外段设置于所述外围电路区，所述数据线内段及所述扫描线内段均从所述外围电路区延伸至所述显示区；
所述外围电路区还设置有短接线、使能信号线、多个第一薄膜晶体管、多个第二薄膜晶体管、多个第一静电保护电路、多个第二静电保护电路、多个第三静电保护电路及多个第四静电保护电路，每个所述第一薄膜晶体管及每个所述第二薄膜晶体管的栅极均连接于所述使能信号线，所述第一薄膜晶体管的漏极连接于一条所述数据线的数据线外段，所述第一薄膜晶体管的源极连接于同一条所述数据线的数据线内段；每个所述第二薄膜晶体管的漏极连接于一条所述扫描线的扫描线外段，所述第二薄膜晶体管的源极连接于同一条所述扫描线的扫描线内段；所述第一静电保护电路的一端连接于所述数据线外段，另一端连接于所述短接线；所述第二静电保护电路的一端连接于所述数据线内段，另一端连接于所述短接线；所述第三静电保护电路的一端连接于所述扫描线外段，另一端连接于所述短接线；所述第四静电保护电路的一端连接于所述扫描线内段，另一端连接于所述短接线；所述使能信号线控制所述第一薄膜晶体管和所述第二薄膜晶体管导通或断开。
其中，所述第一静电保护电路包括第三薄膜晶体管，所述第三薄膜晶体管的栅极和漏极连接于所述数据线外段，源极连接于所述短接线，所述第二静电保护电路包括第四薄膜晶体管，所述第四薄膜晶体管的栅极和漏极连接于所述数据线内段，源极连接于所述短接线。
其中，所述第一静电保护电路还包括第七薄膜晶体管，所述第七薄膜晶体管与所述第三薄膜晶体管并联或串联。
其中，所述第二静电保护电路还包括第八薄膜晶体管，所述第八薄膜晶体管与所述第四薄膜晶体管并联或串联。
其中，所述第三静电保护电路包括第五薄膜晶体管，所述第五薄膜晶体管的栅极和漏极连接于所述扫描线外段，所述第五薄膜晶体管的源极连接于所述短接线，所述第四静电保护电路包括第六薄膜晶体管，所述第六薄膜晶体管的栅极和漏极连接于所述扫描线内段，所述第六薄膜晶体管的源极连接于所述短接线。
其中，所述第三静电保护电路还包括第九薄膜晶体管，所述第九薄膜晶体管与所述第五薄膜晶体管并联或串联。
其中，所述第四静电保护电路还包括第十薄膜晶体管，所述第十薄膜晶体管与所述第六薄膜晶体管并联或串联。
其中，所述使能信号线处于高电平状态时，所述第一薄膜晶体管及所述第二薄膜晶体管处于导通状态，所述使能信号线处于低电平状态时，所述第一薄膜晶体管及所述第二薄膜晶体管处于断开状态。
其中，所述第一薄膜晶体管及所述第二薄膜晶体管处于导通状态时，所述显示区进行工作，所述第一薄膜晶体管及所述第二薄膜晶体管处于断开状态时，所述显示区停止工作。
另一方面，本发明还提供一种液晶显示装置，所述液晶显示装置包括以上任一项所述的阵列基板。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的技术方案中，由于每个所述第一薄膜晶体管的栅极连接于所述使能信号线，第一薄膜晶体管的漏极连接于其中一条所述数据线的数据线外段，第一薄膜晶体管的源极连接于同一条所述数据线的数据线内段，而且每个所述第二薄膜晶体管的栅极连接于所述使能信号线，第二薄膜晶体管的漏极连接于其中一条所述扫描线的扫描线外段，第二薄膜晶体管的源极连接于同一条所述扫描线的扫描线内段，即所述数据线外段与所述数据线内段之间连接了第一薄膜晶体管作为开关，所述扫描线外段与所述扫描线内段之间连接了第二薄膜晶体管作为开关，从而将数据线及扫描线都分成了两部分，其中一部分位于所述外围电路区，另一部分主要位于所述显示区，即所述数据线外段及所述扫描线外段位于所述外围电路区，所述数据线内段及所述扫描线内段从所述外围电路区延伸至所述显示区。又由于所述第一静电保护电路的一端连接于所述数据线外段，另一端连接于所述短接线，所述第二静电保护电路的一端连接于所述数据线内段，另一端连接于所述短接线；所述第三静电保护电路的一端连接于所述扫描线外段，另一端连接于所述短接线，所述第四静电保护电路的一端连接于所述扫描线内段，另一端连接于所述短接线，因此，所述数据线外段及所述扫描线外段分别连接到所述短接线，所述数据线内段及所述扫描线内段也分别连接到所述短接线，而所述数据线外段及所述扫描线外段位于所述外围电路区，则当所述外围电路区存在有高压静电的情况下，该高压静电直接从所述第一静电保护电路及所述第三静电保护电路传输至所述短接线，并传输至接地端，而不会影响到所述显示区内的部件，从而避免所述外围电路区的高压静电电荷累积过大或高压静电释放点离所述显示区近时而导致击穿所述显示区内的部件。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的变形形式。
图1是本发明的实施例中阵列基板的结构示意图；
图2是本发明第一实施例中对应图1中I部分的结构示意图；
图3是本发明第一实施例中对应图1中II部分的结构示意图；
图4是本发明第二实施例中对应图1中I部分的结构示意图；
图5是本发明第二实施例中对应图1中II部分的结构示意图；
图6是本发明第三实施例中对应图1中I部分的结构示意图；及
图7是本发明第三实施例中对应图1中II部分的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本发明，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。若本说明书中出现“工序”的用语，其不仅是指独立的工序，在与其它工序无法明确区别时，只要能实现该工序所预期的作用则也包括在本用语中。另外，本说明书中用“-”表示的数值范围是指将“-”前后记载的数值分别作为最小值及最大值包括在内的范围。在附图中，结构相似或相同的单元用相同的标号表示。
请一并参阅图1、图2及图3，图1是本发明的实施例中阵列基板的结构示意图；图2是本发明第一实施例中对应图1中I部分的结构示意图；图3是本发明第一实施例中对应图1中II部分的结构示意图。
本发明的第一实施例中，所述阵列基板包括基板100、设置于所述基板100上的多条数据线200及设置于所述基板100上的多条扫描线300。
所述基板100包括显示区110及设置于所述显示区110周侧的外围电路区120，所述显示区110是液晶显示装置工作时显示图像的区域，所述显示区110内设置有多个像素区域(图中未示出)，每个像素区域设置有精密部件，例如，薄膜晶体管、像素电极、公共电极等。
在本发明的实施例中，每一所述数据线200包括数据线外段210和数据线内段220，每一所述扫描线300包括扫描线外段310和扫描线内段320。所述数据线外段210和所述扫描线外段310均设置于所述外围电路区120，所述数据线内段220及所述扫描线内段320均从所述外围电路区120向延伸至所述显示区110。
在本发明的实施例中，所述外围电路区120还设置有短接线121、使能信号线122、多个第一薄膜晶体管T1、多个第二薄膜晶体管T2、多个第一静电保护电路123、多个第二静电保护电路124、多个第三静电保护电路125及多个第四静电保护电路126。每条所述数据线200对应连接一个第一薄膜晶体管T1、一个第一静电保护电路123及一个第二静电保护电路124。每条所述扫描线300对应连接一个第二薄膜晶体管T2、一个第三静电保护电路125及一个第四静电保护电路126。
每个所述第一薄膜晶体管T1及每个所述第二薄膜晶体管T2均包括栅极、漏极和源极。每条所述数据线200对应连接一个第一薄膜晶体管T1，具体为，每个所述第一薄膜晶体管T1的栅极连接于所述使能信号线122，每个所述第一薄膜晶体管T1的漏极连接于一条对应的数据线200的数据线外段210，每个所述第一薄膜晶体管T1的源极连接于同一条所述数据线200的数据线内段220。每条所述扫描线300对应连接一个第二薄膜晶体管T2，具体为，每个所述第二薄膜晶体管T2的栅极连接于所述使能信号线122，每个所述第二薄膜晶体管T2的漏极连接于一条对应的扫描线300的扫描线外段310，每个所述第二薄膜晶体管T2的源极连接于同一条所述扫描线300的扫描线内段320。因此，所述数据线200的数据线外段210和数据线内段220之间的导通或断路由所述第一薄膜晶体管T1的导通或断开来控制，而所述扫描线300的扫描线外段310与扫描线内段320之间的导通或断路由所述第二薄膜晶体管T2的导通或断开来控制。所述第一薄膜晶体管T1及所述第二薄膜晶体管T2的导通或断开则由所述使能信号线122控制，具体为，当所述使能信号线122处于高电平状态时，所述第一薄膜晶体管T1及所述第二薄膜晶体管T2均导通，当所述使能信号线122处于低电平状态时，所述第一薄膜晶体管T1及所述第二薄膜晶体管T2均断开。
在本发明的实施例中，每一所述第一静电保护电路123的一端连接于所述数据线外段210，另一端连接于所述短接线121。每一所述第二静电保护电路124的一端连接于所述数据线内段220，另一端连接于所述短接线121。所述第三静电保护电路125的一端连接于所述扫描线外段310，另一端连接于所述短接线121。所述第四静电保护电路126的一端连接于所述扫描线内段320，另一端连接于所述短接线121。
所述使能信号线122用于控制所述第一薄膜晶体管T1和所述第二薄膜晶体管T2导通或断开，具体可通过发送电压信号以控制所述第一薄膜晶体管T1和所述第二薄膜晶体管T2导通或断开。所述第一薄膜晶体管T1及所述第二薄膜晶体管T2处于导通状态时，所述显示区110进行工作，所述第一薄膜晶体管T1及所述第二薄膜晶体管T2处于断开状态时，所述显示区110停止工作。因此，由于在阵列基板的制造过程中，所述使能信号线122不上电，必然使所述第一薄膜晶体管T1及所述第二薄膜晶体管T2处于断开状态，故而所述数据线外段210与所述数据线内段220之间处于断路状态，所述扫描线外段310与所述扫描线内段320之间也处于断路状态，从而使所述数据线200及所述扫描线300在阵列基板的制造过程中不导通，当外围电路区120有静电传输至所述数据线外段210和所述扫描线外段310时，静电分别直接从所述第一静电保护电路123和所述第三静电保护电路125流到所述短接线121，从而将静电排出至接地端(图中未示出)，而不会经过所述显示区110，从而使得静电无法影响到所述显示区110，进而避免静电击穿或损坏位于该显示区110的器件；当所述显示区110有静电时，静电直接从所述第二静电保护电路124和所述第四静电保护电路126流到所述短接线121，从而将静电排出至接地端。
所述第一静电保护电路123及第三静电保护电路125用于导出所述外围电路区120的静电，从而独立地将所述外围电路区120的静电导出到所述短接线121，进而将所述外围电路区120的静电排到接地端。所述第二静电保护电路124及第四静电保护电路126用于导出所述显示区110的静电，从而独立地将所述显示区110的静电导出到所述短接线121，进而将所述显示区110的静电排到接地端。
进一步地，请参阅图2，图2是本发明第一实施例中对应图1中I部分的结构示意图。所述第一静电保护电路123包括第三薄膜晶体管T3，所述第三薄膜晶体管T3的栅极和漏极连接于所述数据线外段210，所述第三薄膜晶体管T3的源极连接于所述短接线121，形成所述数据线外段210与所述短接线121之间的开关。所述第二静电保护电路124包括第四薄膜晶体管T4，所述第四薄膜晶体管T4的栅极和漏极连接于所述数据线内段220，所述第四薄膜晶体管T4的源极连接于所述短接线121，形成所述数据线内段220与所述短接线121之间的开关。
进一步地，请参阅图3，图3是本发明第一实施例中对应图1中II部分的结构示意图。所述第三静电保护电路125包括第五薄膜晶体管T5，所述第五薄膜晶体管T5的栅极和漏极连接于所述扫描线外段310，所述第五薄膜晶体管T5的源极连接于所述短接线121，形成所述扫描线外段310与所述短接线121之间的开关。所述第四静电保护电路126包括第六薄膜晶体管T6，所述第六薄膜晶体管T6的栅极和漏极连接于所述扫描线内段320，所述第六薄膜晶体管T6的源极连接于所述短接线121，形成所述扫描线内段320与所述短接线121之间的开关。
下面对所述阵列基板的静电保护过程进行详细描述。为了便于简便且清晰，下面对静电保护过程的描述中，将数据线所对应的静电保护过程和扫描线所对应的静电保护过程分开描述，分别对应图2和图3，但是，数据线所对应的静电保护过程和扫描线所对应的静电保护过程是可以同时进行的。每个所述第一薄膜晶体管T1的栅极连接于所述使能信号线122
请一并参阅图1及图2，当所述显示区110处于工作状态时，所述使能信号线122处于高电平状态，第一薄膜晶体管TI处于导通状态，当外围电路区120的高压静电传输至所述数据线外段210时，由于第一薄膜晶体管TI的栅极与使能信号线122相连，电阻大，则高压静电优先流向所述第一静电保护电路123的第三薄膜晶体管T3的栅极，并迅速开启第三薄膜晶体管T3的栅极，且静电电荷流向所述第三薄膜晶体管T3的漏极，由于第三薄膜晶体管T3的栅极处于打开状态，则流向第三薄膜晶体管T3的漏极的静电电荷会继续传输至第三薄膜晶体管T3的源极，进而传输至所述短接线121，从而将静电排出至接地端，无需经过显示区110。
当所述显示区110不工作时，所述使能信号线122处于低电平状态，第一薄膜晶体管TI处于断开状态，当外围电路区120的高压静电传输至所述数据线外段210时，由于第一薄膜晶体管TI处于断开状态，高压静电优先流向所述第一静电保护电路123的第三薄膜晶体管T3的栅极，并迅速开启第三薄膜晶体管T3的栅极，且静电电荷流向所述第三薄膜晶体管T3的漏极，由于第三薄膜晶体管T3的栅极处于打开状态，则流向第三薄膜晶体管T3的漏极的静电电荷会继续传输至第三薄膜晶体管T3的源极，进而传输至所述短接线121，从而将静电排出至接地端，无需经过所述显示区110。
可见，无论所述显示区110是否处于工作状态，即无论所述阵列基板是否处于使用状态，所述第三薄膜晶体管T3(即第一静电保护电路123)均可将所述外围电路区120的静电导出至接地端，从而避免所述外围电路区120的静电进入所述显示区110，进而避免所述外围电路区120的高压静电电荷累积过大或高压静电释放点离所述显示区110近时击穿所述显示区110内的部件。
当所述显示区110内产生静电时，静电电荷会通过数据线内段220流向所述第二静电保护电路124的第四薄膜晶体管T4的栅极和漏极，并开启第四薄膜晶体管T4的栅极，使其处于打开状态，从而使静电电荷从第四薄膜晶体管T4的漏极流向该第四薄膜晶体管T4的源极，进而传输至所述短接线121，将静电电荷导出至接地端。
请一并参阅图1及图3，当所述显示区110处于工作状态时，所述使能信号线122处于高电平状态，第二薄膜晶体管T2处于导通状态，当外围电路区120的高压静电传输至所述扫描线外段310时，由于第二薄膜晶体管T2的栅极与使能信号线122相连，电阻大，则高压静电优先流向第三静电保护电路125的第五薄膜晶体管T5的栅极，并迅速开启第五薄膜晶体管T5的栅极，且静电电荷流向所述第五薄膜晶体管T5的漏极，且由于五薄膜晶体管T5的栅极处于打开状态，则流向第五薄膜晶体管T5的漏极的静电电荷会继续传输至第五薄膜晶体管T5的源极，进而传输至所述短接线121，从而将静电排出至接地端，无需经过显示区110。
当所述显示区110不工作时，所述使能信号线122处于低电平状态，第二薄膜晶体管T2处于断开状态，当外围电路区120的高压静电传输至所述扫描线外段310时，由于第二薄膜晶体管T2处于断开状态，高压静电优先流向第五薄膜晶体管T5的栅极，并迅速开启第五薄膜晶体管T5的栅极，且静电电荷流向所述第五薄膜晶体管T5的漏极，由于该第五薄膜晶体管T5的栅极处于打开状态，则流向第五薄膜晶体管T5的漏极的静电电荷会继续传输至第五薄膜晶体管T5的源极，进而传输至所述短接线121，从而将静电排出至接地端，无需经过所述显示区110。
可见，无论所述显示区110是否处于工作状态，即无论所述阵列基板是否处于使用状态，所述第五薄膜晶体管T3(即第三静电保护电路125)均可将所述外围电路区120的静电导出至接地端，从而避免所述外围电路区120的静电进入所述显示区110，进而避免所述外围电路区120的高压静电电荷累积过大或高压静电释放点离所述显示区100近时击穿所述显示区110内的部件。
当所述显示区110内产生静电时，静电电荷会通过扫描线内段320流向所述第四静电保护电路126的第六薄膜晶体管T6的栅极和漏极，并开启第六薄膜晶体管T6的栅极，使其处于打开状态，从而使静电电荷从第六薄膜晶体管T6的漏极流向第六薄膜晶体管T6的源极，进而传输至所述短接线121，将静电电荷导出至接地端。
本实施例中，由于每个所述第一薄膜晶体管的栅极连接于所述使能信号线，第一薄膜晶体管的漏极连接于其中一条所述数据线的数据线外段，第一薄膜晶体管的源极连接于同一条所述数据线的数据线内段，而且每个所述第二薄膜晶体管的栅极连接于所述使能信号线，第二薄膜晶体管的漏极连接于其中一条所述扫描线的扫描线外段，第二薄膜晶体管的源极连接于同一条所述扫描线的扫描线内段，即所述数据线外段与所述数据线内段之间连接了第一薄膜晶体管作为开关，所述扫描线外段与所述扫描线内段之间连接了第二薄膜晶体管作为开关，从而将数据线及扫描线都分成了两部分，其中一部分位于所述外围电路区，另一部分主要位于所述显示区，即所述数据线外段及所述扫描线外段位于所述外围电路区，所述数据线内段及所述扫描线内段从所述外围电路区延伸至所述显示区。又由于所述第一静电保护电路的一端连接于所述数据线外段，另一端连接于所述短接线，所述第二静电保护电路的一端连接于所述数据线内段，另一端连接于所述短接线；所述第三静电保护电路的一端连接于所述扫描线外段，另一端连接于所述短接线，所述第四静电保护电路的一端连接于所述扫描线内段，另一端连接于所述短接线，因此，所述数据线外段及所述扫描线外段分别连接到所述短接线，所述数据线内段及所述扫描线内段也分别连接到所述短接线，而所述数据线外段及所述扫描线外段位于所述外围电路区，则当所述外围电路区存在有高压静电的情况下，该高压静电直接从所述第一静电保护电路及所述第三静电保护电路传输至所述短接线，并传输至接地端，而不会影响到所述显示区内的部件，从而避免所述外围电路区的高压静电电荷累积过大或高压静电释放点离所述显示区近时而导致击穿所述显示区内的部件。
请参阅一并参阅图1、图4和图5，图1是本发明的实施例中阵列基板的结构示意图，图4是本发明第二实施例中对应图1中I部分的结构示意图，图5是本发明第二实施例中对应图1中II部分的结构示意图。本发明的第二实施例中的阵列基板的结构与第一实施例中所述阵列基板的结构基本相同，不同之处在于：本实施例(第二实施例)中的阵列基板的第一静电保护电路123还包括第七薄膜晶体管T7，所述第七薄膜晶体管T7与所述第三薄膜晶体管T3并联；所述第二静电保护电路124还包括第八薄膜晶体管T8，所述第八薄膜晶体管T8与所述第四薄膜晶体管T4并联；所述第三静电保护电路125还包括第九薄膜晶体管T9，所述第九薄膜晶体管T9与所述第五薄膜晶体管T5并联；所述第四静电保护电路126还包括第十薄膜晶体管T10，所述第十薄膜晶体管T10与所述第六薄膜晶体管并联。因此，所述第一静电保护电路123、所述第二静电保护电路124、所述第三静电保护电路125及所述第四静电保护电路126均包括两个并联的薄膜晶体管。
在本实施例的另外的实施方式中，所述第一静电保护电路123、所述第二静电保护电路124、所述第三静电保护电路125及所述第四静电保护电路126均包括更多个并联的薄膜晶体管。
在本实施例中，由于所述第一静电保护电路123、所述第二静电保护电路124、所述第三静电保护电路125及所述第四静电保护电路126均包括至少两个并联的薄膜晶体管，因此，当每一静电保护电路的其中一个薄膜晶体因损坏而只能处于断开状态时，另一个薄膜晶体管可以正常工作，从而使所述第一静电保护电路123、所述第二静电保护电路124、所述第三静电保护电路125及所述第四静电保护电路126均能保持原有的作用。例如，当所述第一静电保护电路123的第三薄膜晶体管T3因损坏而只能处于断开状态时，若外围电路区120的高压静电传输至所述数据线外段210时，虽然第三薄膜晶体管T3因损坏而无法工作，但高压静电仍可以启动第七薄膜晶体管T7的栅极，从而使静电电荷从第七薄膜晶体管T7的漏极流到第七薄膜晶体管T7的源极，再从第七薄膜晶体管T7的源极流到所述短接线121，从而将所述外围电路区120的高压静电导出至接地端。可见，所述第一静电保护电路123仍然未丧失原有的作用，与第一实施例相比，本发明的第二实施例可进一步避免所述外围电路区120的高压静电电荷累积过大或高压静电释放点离所述显示区近时而导致击穿所述显示区内的部件。
请参阅一并参阅图1、图6和图7，图1是本发明的实施例中阵列基板的结构示意图，图6是本发明第三实施例中对应图1中I部分的结构示意图，图7是本发明第三实施例中对应图1中II部分的结构示意图。本发明的第三实施例中的阵列基板的结构与第一实施例中所述阵列基板的结构基本相同，不同之处在于：本实施例(第三实施例)中的阵列基板的第一静电保护电路123还包括第七薄膜晶体管T7，所述第七薄膜晶体管T7与所述第三薄膜晶体管T3串联；所述第二静电保护电路124还包括第八薄膜晶体管T8，所述第八薄膜晶体管T8与所述第四薄膜晶体管T4串联；所述第三静电保护电路125还包括第九薄膜晶体管T9，所述第九薄膜晶体管T9与所述第五薄膜晶体管T5串联；所述第四静电保护电路126还包括第十薄膜晶体管T10，所述第十薄膜晶体管T10与所述第六薄膜晶体管串联。因此，所述第一静电保护电路123、所述第二静电保护电路124、所述第三静电保护电路125及所述第四静电保护电路126均包括两个串联的薄膜晶体管。
在本实施例的另外的实施方式中，所述第一静电保护电路123、所述第二静电保护电路124、所述第三静电保护电路125及所述第四静电保护电路126均包括更多个串联的薄膜晶体管。
在本实施例中，由于所述第一静电保护电路123、所述第二静电保护电路124、所述第三静电保护电路125及所述第四静电保护电路126均包括至少两个串联的薄膜晶体管，因此，当每一静电保护电路的其中一个薄膜晶体因损坏而只能处于短路状态时，另一个薄膜晶体管可以正常工作，以防止因所述数据线外段210与所述短接线121发生短路而引起阵列基板无法工作的情况，并且仍然可起到静电保护的作用，从而使所述第一静电保护电路123、所述第二静电保护电路124、所述第三静电保护电路125及所述第四静电保护电路126均能保持原有的作用。例如，当所述第一静电保护电路123的第三薄膜晶体管T3因损坏而只能处于短路状态时，若外围电路区120的高压静电传输至所述数据线外段210时，虽然第三薄膜晶体管T3因损坏而无法工作，但高压静电仍可以启动第七薄膜晶体管T7的栅极，从而使静电电荷从第七薄膜晶体管T7的漏极流到第七薄膜晶体管T7的源极，再从第七薄膜晶体管T7的源极流到所述短接线121，从而将所述外围电路区120的高压静电导出至接地端。可见，所述第一静电保护电路123仍然未丧失原有的作用，并且防止所述数据线外段210与所述短接线121短路而引起阵列基板无法工作的情况。
本发明还提供一种液晶显示装置，所述液晶显示装置包括上述图1至图7所示的任一实施例或实施方式所述的阵列基板。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (10)

1.一种阵列基板，包括基板及设置于所述基板上的多条数据线和多条扫描线；其特征在于，所述基板包括显示区及设置于所述显示区周侧的外围电路区，每条所述数据线包括数据线外段和数据线内段，每条所述扫描线包括扫描线外段和扫描线内段，所述数据线外段和所述扫描线外段设置于所述外围电路区，所述数据线内段及所述扫描线内段均从所述外围电路区延伸至所述显示区；
所述外围电路区还设置有短接线、使能信号线、多个第一薄膜晶体管、多个第二薄膜晶体管、多个第一静电保护电路、多个第二静电保护电路、多个第三静电保护电路及多个第四静电保护电路，每个所述第一薄膜晶体管及每个所述第二薄膜晶体管的栅极均连接于所述使能信号线，所述第一薄膜晶体管的漏极连接于一条所述数据线的数据线外段，所述第一薄膜晶体管的源极连接于同一条所述数据线的数据线内段；每个所述第二薄膜晶体管的漏极连接于一条所述扫描线的扫描线外段，所述第二薄膜晶体管的源极连接于同一条所述扫描线的扫描线内段；所述第一静电保护电路的一端连接于所述数据线外段，另一端连接于所述短接线；所述第二静电保护电路的一端连接于所述数据线内段，另一端连接于所述短接线；所述第三静电保护电路的一端连接于所述扫描线外段，另一端连接于所述短接线；所述第四静电保护电路的一端连接于所述扫描线内段，另一端连接于所述短接线；所述使能信号线控制所述第一薄膜晶体管和所述第二薄膜晶体管导通或断开。
2.如权利要求1所述的阵列基板，其特征在于，所述第一静电保护电路包括第三薄膜晶体管，所述第三薄膜晶体管的栅极和漏极连接于所述数据线外段，源极连接于所述短接线，所述第二静电保护电路包括第四薄膜晶体管，所述第四薄膜晶体管的栅极和漏极连接于所述数据线内段，源极连接于所述短接线。
3.如权利要求2所述的阵列基板，其特征在于，所述第一静电保护电路还包括第七薄膜晶体管，所述第七薄膜晶体管与所述第三薄膜晶体管并联或串联。
4.如权利要求2所述的阵列基板，其特征在于，所述第二静电保护电路还包括第八薄膜晶体管，所述第八薄膜晶体管与所述第四薄膜晶体管并联或串联。
5.如权利要求1所述的阵列基板，其特征在于，所述第三静电保护电路包括第五薄膜晶体管，所述第五薄膜晶体管的栅极和漏极连接于所述扫描线外段，所述第五薄膜晶体管的源极连接于所述短接线，所述第四静电保护电路包括第六薄膜晶体管，所述第六薄膜晶体管的栅极和漏极连接于所述扫描线内段，所述第六薄膜晶体管的源极连接于所述短接线。
6.如权利要求5所述的阵列基板，其特征在于，所述第三静电保护电路还包括第九薄膜晶体管，所述第九薄膜晶体管与所述第五薄膜晶体管并联或串联。
7.如权利要求5所述的阵列基板，其特征在于，所述第四静电保护电路还包括第十薄膜晶体管，所述第十薄膜晶体管与所述第六薄膜晶体管并联或串联。
8.如权利要求1至7任一项所述的阵列基板，其特征在于，所述使能信号线处于高电平状态时，所述第一薄膜晶体管及所述第二薄膜晶体管处于导通状态，所述使能信号线处于低电平状态时，所述第一薄膜晶体管及所述第二薄膜晶体管处于断开状态。
9.如权利要求1至7任一项所述的阵列基板，其特征在于，所述第一薄膜晶体管及所述第二薄膜晶体管处于导通状态时，所述显示区进行工作，所述第一薄膜晶体管及所述第二薄膜晶体管处于断开状态时，所述显示区停止工作。
10.一种液晶显示装置，其特征在于，所述液晶显示装置包括权利要求1至9任一项所述的阵列基板。
CN201610090983.1A 2016-02-18 2016-02-18 阵列基板及液晶显示装置 Expired - Fee Related CN105739206B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610090983.1A CN105739206B (zh) 2016-02-18 2016-02-18 阵列基板及液晶显示装置
US15/033,637 US10288960B2 (en) 2016-02-18 2016-03-03 Array substrate and liquid crystal display device
PCT/CN2016/075475 WO2017140004A1 (zh) 2016-02-18 2016-03-03 阵列基板及液晶显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610090983.1A CN105739206B (zh) 2016-02-18 2016-02-18 阵列基板及液晶显示装置

Publications (2)

Publication Number Publication Date
CN105739206A true CN105739206A (zh) 2016-07-06
CN105739206B CN105739206B (zh) 2018-12-21

Family

ID=56245352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610090983.1A Expired - Fee Related CN105739206B (zh) 2016-02-18 2016-02-18 阵列基板及液晶显示装置

Country Status (3)

Country Link
US (1) US10288960B2 (zh)
CN (1) CN105739206B (zh)
WO (1) WO2017140004A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106997132A (zh) * 2017-05-27 2017-08-01 京东方科技集团股份有限公司 一种显示基板及显示装置
CN107065339A (zh) * 2016-10-27 2017-08-18 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN108803167A (zh) * 2018-05-30 2018-11-13 南京中电熊猫平板显示科技有限公司 静电防护电路、静电防护模块以及液晶显示装置
CN110854114A (zh) * 2019-11-25 2020-02-28 成都中电熊猫显示科技有限公司 静电保护电路及阵列基板
CN112103285A (zh) * 2020-09-22 2020-12-18 成都中电熊猫显示科技有限公司 静电保护电路及显示面板
CN113674621A (zh) * 2021-08-03 2021-11-19 Tcl华星光电技术有限公司 基板及显示面板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206301112U (zh) * 2016-10-18 2017-07-04 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN107402464B (zh) * 2017-07-21 2019-12-24 惠科股份有限公司 一种静电放电电路和显示面板
CN210668370U (zh) * 2019-12-20 2020-06-02 北京京东方技术开发有限公司 显示面板及显示装置
CN114335024A (zh) * 2021-12-30 2022-04-12 武汉天马微电子有限公司 显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1396656A (zh) * 2001-07-10 2003-02-12 Lg.飞利浦Lcd有限公司 薄膜晶体管液晶显示器的静电放电保护电路和方法
US20070090410A1 (en) * 2005-09-07 2007-04-26 Chen-Ming Chen Thin film transistor array, electrostatic discharge protective device thereof, and methods for fabricating the same
JP2007183527A (ja) * 2006-01-05 2007-07-19 Chunghwa Picture Tubes Ltd 能動素子配列基板、液晶表示パネル及びその検査方法
CN101064984A (zh) * 2006-04-29 2007-10-31 中华映管股份有限公司 静电放电防护结构
CN202736443U (zh) * 2012-05-30 2013-02-13 北京京东方光电科技有限公司 一种显示器、阵列基板及阵列基板的测试电路
CN103293795A (zh) * 2012-03-05 2013-09-11 上海中航光电子有限公司 一种液晶显示器的静电防护电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0119299D0 (en) * 2001-08-08 2001-10-03 Koninkl Philips Electronics Nv Electrostatic discharge protection for pixellated electronic device
CN201349132Y (zh) * 2008-12-19 2009-11-18 北京京东方光电科技有限公司 静电保护电路及使用该电路的薄膜晶体管液晶显示面板
KR101362015B1 (ko) * 2008-12-24 2014-02-11 엘지디스플레이 주식회사 정전기 보호회로를 구비한 평판표시장치
CN202332851U (zh) * 2011-11-22 2012-07-11 京东方科技集团股份有限公司 一种静电保护电路、阵列基板和液晶显示器
JP6164554B2 (ja) * 2013-10-25 2017-07-19 株式会社ジャパンディスプレイ 表示装置
WO2015166937A1 (ja) * 2014-04-30 2015-11-05 シャープ株式会社 アクティブマトリクス基板及び当該アクティブマトリクス基板を備える表示装置
US9741705B1 (en) * 2016-02-04 2017-08-22 Texas Instruments Incorporated Compact ESD bootstrap clamp

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1396656A (zh) * 2001-07-10 2003-02-12 Lg.飞利浦Lcd有限公司 薄膜晶体管液晶显示器的静电放电保护电路和方法
US20070090410A1 (en) * 2005-09-07 2007-04-26 Chen-Ming Chen Thin film transistor array, electrostatic discharge protective device thereof, and methods for fabricating the same
JP2007183527A (ja) * 2006-01-05 2007-07-19 Chunghwa Picture Tubes Ltd 能動素子配列基板、液晶表示パネル及びその検査方法
CN101064984A (zh) * 2006-04-29 2007-10-31 中华映管股份有限公司 静电放电防护结构
CN103293795A (zh) * 2012-03-05 2013-09-11 上海中航光电子有限公司 一种液晶显示器的静电防护电路
CN202736443U (zh) * 2012-05-30 2013-02-13 北京京东方光电科技有限公司 一种显示器、阵列基板及阵列基板的测试电路

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107065339A (zh) * 2016-10-27 2017-08-18 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN106997132A (zh) * 2017-05-27 2017-08-01 京东方科技集团股份有限公司 一种显示基板及显示装置
WO2018219126A1 (zh) * 2017-05-27 2018-12-06 京东方科技集团股份有限公司 一种显示基板及显示装置
CN106997132B (zh) * 2017-05-27 2019-03-15 京东方科技集团股份有限公司 一种显示基板及显示装置
US10872912B2 (en) 2017-05-27 2020-12-22 Hefei Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
CN108803167A (zh) * 2018-05-30 2018-11-13 南京中电熊猫平板显示科技有限公司 静电防护电路、静电防护模块以及液晶显示装置
CN110854114A (zh) * 2019-11-25 2020-02-28 成都中电熊猫显示科技有限公司 静电保护电路及阵列基板
CN110854114B (zh) * 2019-11-25 2022-05-10 成都中电熊猫显示科技有限公司 静电保护电路及阵列基板
CN112103285A (zh) * 2020-09-22 2020-12-18 成都中电熊猫显示科技有限公司 静电保护电路及显示面板
CN113674621A (zh) * 2021-08-03 2021-11-19 Tcl华星光电技术有限公司 基板及显示面板
WO2023010600A1 (zh) * 2021-08-03 2023-02-09 Tcl华星光电技术有限公司 基板及显示面板

Also Published As

Publication number Publication date
WO2017140004A1 (zh) 2017-08-24
US10288960B2 (en) 2019-05-14
CN105739206B (zh) 2018-12-21
US20180052372A1 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
CN105739206A (zh) 阵列基板及液晶显示装置
CN105070239B (zh) 一种液晶显示面板
CN103995407B (zh) 阵列基板和显示面板
CN105790206A (zh) 一种过流保护电路及液晶显示器
US9136700B2 (en) Electrostatic discharge protection circuit and display apparatus using the same
US20190129261A1 (en) Liquid crystal display panel, driving circuit and manufacturing method of the same
US20150077681A1 (en) Liquid crystal display panel
CN105185330B (zh) 一种显示装置及驱动方法
US9633588B2 (en) Panel inspection apparatus and display panel
CN202736443U (zh) 一种显示器、阵列基板及阵列基板的测试电路
US20160307531A1 (en) GOA Circuit and Liquid Crystal Display
US10872912B2 (en) Display substrate and display device
CN105489182B (zh) 显示基板和显示装置
US20150235590A1 (en) Display panel and gate driver
TWI512380B (zh) 顯示裝置和其操作方法
US20180047364A1 (en) Circuit for powering off a liquid crystal panel, peripheral drive device and liquid crystal panel
CN110459182A (zh) 一种显示面板的电荷分享电路、方法和显示面板
CN104570417A (zh) 一种液晶显示屏和电子设备
JP2006215562A (ja) 液晶表示装置の駆動装置及びこれを備えた液晶表示装置
CN107871484B (zh) 液晶显示装置及改善显示面板掉电闪屏的方法
EP2961020B1 (en) Electrostatic protection circuit, display device and electrostatic protection method
CN103715681B (zh) 一种静电放电保护电路及显示装置
US20160293074A1 (en) Display panel, detection circuit, and detection method thereof
EP3373279A1 (en) Display panel and display device
CN106157921A (zh) 一种电压输出控制电路及液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181221

CF01 Termination of patent right due to non-payment of annual fee