CN105738795B - 一种用于硅后芯片验证的翻转覆盖率检测方法及装置 - Google Patents

一种用于硅后芯片验证的翻转覆盖率检测方法及装置 Download PDF

Info

Publication number
CN105738795B
CN105738795B CN201610109126.1A CN201610109126A CN105738795B CN 105738795 B CN105738795 B CN 105738795B CN 201610109126 A CN201610109126 A CN 201610109126A CN 105738795 B CN105738795 B CN 105738795B
Authority
CN
China
Prior art keywords
overturning
coverage rate
silicon
chip
coverage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610109126.1A
Other languages
English (en)
Other versions
CN105738795A (zh
Inventor
沈海华
汪文祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Computing Technology of CAS
Original Assignee
Institute of Computing Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Computing Technology of CAS filed Critical Institute of Computing Technology of CAS
Priority to CN201610109126.1A priority Critical patent/CN105738795B/zh
Publication of CN105738795A publication Critical patent/CN105738795A/zh
Application granted granted Critical
Publication of CN105738795B publication Critical patent/CN105738795B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]

Abstract

本发明提出一种用于硅后芯片验证的翻转覆盖率检测方法及装置，涉及超大规模集成电路设计验证领域，该方法包括对所述芯片中待验证RTL级进行硅前仿真验证，采集并统计所有触发器的翻转覆盖率，对所有所述翻转覆盖率进行分析，将所有所述翻转覆盖率按照翻转次数进行排序；将所述待验证RTL级综合为门级网表，为所述门级网表插入测试扫描电路，统计所述芯片中触发器的个数为FF_COUNT_REUSED，选择翻转次数最少的FF_RARELY_COVERED个触发器作为检测对象，将所述检测对象分为FF_COUNT_REUSED个组，在所述芯片中插入计数器逻辑电路统计输出每组所述检测对象的翻转次数。

Description

一种用于硅后芯片验证的翻转覆盖率检测方法及装置
技术领域
本发明涉及超大规模集成电路设计验证领域，特别涉及一种用于硅后芯片验证的翻转覆盖率检测方法及装置。
背景技术
当前，硅后验证已经成为大规模复杂集成电路验证最重要的环节之一，然而，作为一个新兴的具有重大挑战的研究领域，硅后验证尚缺乏成熟的、标准的、工业化的技术支持，使得整个硅后验证的过程更像一个由各种技巧和经验装点而成的“艺术”，而非工业化的流程，无论是与硅前验证类比，还是与制造测试类比，硅后验证都缺失了最重要的质量判断标准---覆盖率的度量。
硅前验证具有成熟的覆盖率度量标准，现存的硅前覆盖率度量方法包括：工业界应用成熟的代码覆盖率(如基于寄存器传输级描述的语句覆盖、分支覆盖、路径覆盖等)、状态机覆盖率(如状态覆盖、转移覆盖)、功能覆盖率(基于寄存器传输级描述自定义的功能覆盖模型完成)以及学术界研究较多的基于变化的覆盖率(即检查一个注入错误是否在验证中被抓到)，这些度量标准在硅前验证的质量度量和过程控制中发挥了重要作用，制造测试的覆盖率度量更加标准化，目前较常用的覆盖率包括：单一固定型故障覆盖率、跳变故障覆盖率、N次检测覆盖率等，这也是制造测试技术能够取得成功的一个重要原因。硅后验证具有极差的可控制性和极为有限的可观测性，同时，硅后芯片由一系列晶体管组成，不具有硅前寄存器传输级的高层逻辑结构，且硅后芯片很难任意改变设计，这些特点使得硅后覆盖率设计和检测都十分困难，然而，对于硅后验证来说，验证工程师同样存在了解验证的质量、把握验证的全过程、知道验证的完成情况的需求，即同样面临对覆盖率标准的需求。
发明内容
针对现有技术的不足，本发明提出一种用于硅后芯片验证的翻转覆盖率检测方法及装置。
本发明提出一种用于硅后芯片验证的翻转覆盖率检测方法，包括：
步骤1，对所述芯片中待验证RTL级进行硅前仿真验证，采集并统计所有触发器的翻转覆盖率，对所有所述翻转覆盖率进行分析，将所有所述翻转覆盖率按照翻转次数进行排序；
步骤2，将所述待验证RTL级综合为门级网表，为所述门级网表插入测试扫描电路，统计所述芯片中触发器的个数，选择翻转次数最少的FF_RARELY_COVERED个触发器作为检测对象，将所述检测对象分为FF_COUNT_REUSED个组，在所述芯片中插入计数器逻辑电路统计输出每组所述检测对象的翻转次数。
所述步骤1中将所有所述翻转覆盖率按照翻转次数从小到大进行排序，或从大到小进行排序。
所述步骤2中每组所述检测对象存在任意一个触发器翻转一次，则所述计数逻辑电路累计发生反转的触发器所在的组发生翻转一次，当任意一组计数逻辑电路累计满时，触发扫描控制逻辑，将计数逻辑电路统计结果沿所述测试扫描电路送出所述芯片。
所述步骤2中为了触发所述测试扫描电路中扫描控制逻辑，在所述芯片的调试控制器中增加两位扩展位：一位是覆盖率采集允许信号位，表示是否启用覆盖率采集逻辑，另一位是覆盖率传输允许信号位，所述覆盖率传输允许信号位与计数器逻辑电路进位输出信号相连。
所述步骤2中为了触发所述测试扫描电路中扫描控制逻辑，设置覆盖率采集传输内部中断，当所述覆盖率采集允许信号位与所述覆盖率传输允许信号位同时有效时，触发所述覆盖率采集传输内部中断，使所述芯片进入硅后覆盖率传输模式，每次传输完成后计数器逻辑电路清零。
本发明还提出一种用于硅后芯片验证的翻转覆盖率检测装置，包括：
采集与统计模块，用于对所述芯片中待验证RTL级进行硅前仿真验证，采集并统计所有触发器的翻转覆盖率，对所有所述翻转覆盖率进行分析，将所有所述翻转覆盖率按照翻转次数从进行排序；
记录翻转次数模块，用于将所述待验证RTL级综合为门级网表，为所述门级网表插入测试扫描电路，统计所述芯片中触发器的个数，选择翻转次数最少的FF_RARELY_COVERED个触发器作为检测对象，将所述检测对象分为FF_COUNT_REUSED个组，在所述芯片中插入计数器逻辑电路统计输出每组所述检测对象的翻转次数。
所述采集与统计模块中将所有所述翻转覆盖率按照翻转次数从小到大进行排序，或从大到小进行排序。
所述记录翻转次数模块中每组所述检测对象存在任意一个触发器翻转一次，则所述计数逻辑电路累计发生反转的触发器所在的组发生翻转一次，当任意一组计数逻辑电路累计满时，触发扫描控制逻辑，将计数逻辑电路统计结果沿所述测试扫描电路送出所述芯片。
所述记录翻转次数模块中为了触发所述测试扫描电路中扫描控制逻辑，在所述芯片的调试控制器中增加两位扩展位：一位是覆盖率采集允许信号位，表示是否启用覆盖率采集逻辑，另一位是覆盖率传输允许信号位，所述覆盖率传输允许信号位与计数器逻辑电路进位输出信号相连。
所述记录翻转次数模块中为了触发所述测试扫描电路中扫描控制逻辑，设置覆盖率采集传输内部中断，当所述覆盖率采集允许信号位与所述覆盖率传输允许信号位同时有效时，触发所述覆盖率采集传输内部中断，使所述芯片进入硅后覆盖率传输模式，每次传输完成后计数器逻辑电路清零。
由以上方案可知，本发明的优点在于：
本发明提出了一种用于硅后芯片验证的翻转覆盖率检测方法及装置，仅需在设计中加入极少的硬件逻辑，用于提高设计的可观测性，捕获和统计设计内部触发器的翻转状况，并将翻转覆盖率通过待验证处理器芯片内部自带的调试通路及接口模块送出片外，本发明所需硬件开销小，操作流程简单易行，覆盖率采集高效准确，实用性好。
附图说明
图1为本发明应用后待验证处理器芯片硅后验证状态转换示意图；
图2为本发明中支持硅后翻转覆盖率检测的处理器设计改进流程示意图；
图3为本发明中支持硅后翻转覆盖率检测的处理器设计改进电路示例图；
图4为本发明中硅后翻转覆盖率检测流程示意图；
图5为本发明中芯片硅后验证环境示意图。
具体实施方式
本发明的目的是解决当前硅后芯片验证环境下没有合适的覆盖率度量标准和采集技术用以全面和高效地衡量硅后验证的进度和质量的问题。为了解决上述技术问题，提出了一种用于硅后芯片验证的翻转覆盖率检测方法及装置。
本发明提出一种用于硅后芯片验证的翻转覆盖率检测方法，包括：
步骤1，对所述芯片中待验证RTL级进行硅前仿真验证，采集并统计所有触发器的翻转覆盖率，对所有所述翻转覆盖率进行分析，将所有所述翻转覆盖率按照翻转次数进行排序；
步骤2，将所述待验证RTL级综合为门级网表，为所述门级网表插入测试扫描电路，统计所述芯片中触发器的个数，选择翻转次数最少的FF_RARELY_COVERED个触发器作为检测对象，将所述检测对象分为FF_COUNT_REUSED个组，在所述芯片中插入计数器逻辑电路统计输出每组所述检测对象的翻转次数。
所述步骤1中将所有所述翻转覆盖率按照翻转次数从小到大进行排序，或从大到小进行排序。
所述步骤2中每组所述检测对象存在任意一个触发器翻转一次，则所述计数逻辑电路累计发生反转的触发器所在的组发生翻转一次，当任意一组计数逻辑电路累计满时，触发扫描控制逻辑，将计数逻辑电路统计结果沿所述测试扫描电路送出所述芯片。
所述步骤2中为了触发所述测试扫描电路中扫描控制逻辑，在所述芯片的调试控制器中增加两位扩展位：一位是覆盖率采集允许信号位，表示是否启用覆盖率采集逻辑，另一位是覆盖率传输允许信号位，所述覆盖率传输允许信号位与计数器逻辑电路进位输出信号相连。
所述步骤2中为了触发所述测试扫描电路中扫描控制逻辑，设置覆盖率采集传输内部中断，当所述覆盖率采集允许信号位与所述覆盖率传输允许信号位同时有效时，触发所述覆盖率采集传输内部中断，使所述芯片进入硅后覆盖率传输模式，每次传输完成后计数器逻辑电路清零。
本发明还提出一种用于硅后芯片验证的翻转覆盖率检测装置，包括：
采集与统计模块，用于对所述芯片中待验证RTL级进行硅前仿真验证，采集并统计所有触发器的翻转覆盖率，对所有所述翻转覆盖率进行分析，将所有所述翻转覆盖率按照翻转次数从进行排序；
记录翻转次数模块，用于将所述待验证RTL级综合为门级网表，为所述门级网表插入测试扫描电路，统计所述芯片中触发器的个数，选择翻转次数最少的FF_RARELY_COVERED个触发器作为检测对象，将所述检测对象分为FF_COUNT_REUSED个组，在所述芯片中插入计数器逻辑电路统计输出每组所述检测对象的翻转次数。
所述采集与统计模块中将所有所述翻转覆盖率按照翻转次数从小到大进行排序，或从大到小进行排序。
所述记录翻转次数模块中每组所述检测对象存在任意一个触发器翻转一次，则所述计数逻辑电路累计发生反转的触发器所在的组发生翻转一次，当任意一组计数逻辑电路累计满时，触发扫描控制逻辑，将计数逻辑电路统计结果沿所述测试扫描电路送出所述芯片。
所述记录翻转次数模块中为了触发所述测试扫描电路中扫描控制逻辑，在所述芯片的调试控制器中增加两位扩展位：一位是覆盖率采集允许信号位，表示是否启用覆盖率采集逻辑，另一位是覆盖率传输允许信号位，所述覆盖率传输允许信号位与计数器逻辑电路进位输出信号相连。
所述记录翻转次数模块中为了触发所述测试扫描电路中扫描控制逻辑，设置覆盖率采集传输内部中断，当所述覆盖率采集允许信号位与所述覆盖率传输允许信号位同时有效时，触发所述覆盖率采集传输内部中断，使所述芯片进入硅后覆盖率传输模式，每次传输完成后计数器逻辑电路清零。
以下为本发明实施例，本发明支持硅后翻转覆盖率检测的处理器设计改进流程，如图2所示：
步骤S201，在寄存器传输级(Register Transfer Level，RTL)对待验证设计进行硅前仿真验证，同时采集并统计所有触发器的翻转覆盖率(toggle coverage)。硅前仿真验证中，触发器翻转覆盖率采集可以在验证过程中由EDA仿真工具自动完成；
步骤S202，在待验证设计硅前仿真验证结束后，对采集到的硅前验证的翻转覆盖率结果进行分析，将所有触发器的翻转覆盖率按照翻转次数从小到大进行排序；
步骤S203，将RTL级待验证设计综合为门级网表，并在电路综合完成后正常插入测试扫描电路；
步骤S204，统计待验证设计中所有用于可测性设计、可调试性设计类型的与设计主要待验证功能无关的触发器；对于硅前验证中统计的触发器翻转覆盖率，按照翻转次数从小到大的顺序，选择翻转次数最少的FF_RARELY_COVERED个触发器作为检测对象，上述两个参数满足FF_RARELY_COVERED<＝FF_COUNT_REUSED*100；
步骤S205，将前述选为检测对象的FF_RARELY_COVERED个触发器分为FF_COUNT_REUSED组，每组不超过100个触发器，在处理器中插入计数器逻辑电路按分组统计触发器的翻转次数，具体统计方法是：每组只要有任意一个触发器翻转一次则计数逻辑电路累计该组翻转一次。当任意一组计数逻辑电路累计满(即计数器的进位输出置1)时，触发扫描控制逻辑，将计数逻辑电路统计结果沿测试扫描电路送出芯片。
步骤S205-1，为了触发扫描控制逻辑，需要在处理器的调试控制器中增加两位扩展位，即覆盖率采集允许信号位和覆盖率传输允许信号位。覆盖率采集允许信号位表示是否启用覆盖率采集逻辑，该位在硅后验证时可利用JTAG的TAP(Test Access Port)访问方式由外部设置；覆盖率传输允许信号位与计数器逻辑电路进位输出信号和(即多个计数器进位信号或的结果)相连。当任何一组计数器逻辑电路累计满时，置覆盖率传输允许信号位为有效，进而触发扫描控制逻辑；
步骤S205-2，为了触发扫描控制逻辑，需要增加一种覆盖率采集传输内部中断。当覆盖率采集允许信号位和覆盖率传输允许信号位同时有效时，触发该内部中断，使处理器进入硅后覆盖率传输模式，中断处理程序通过芯片扫描逻辑通路将计数器的值送出片外。一次传输完成后计数器逻辑电路清零，覆盖率传输允许信号位重新置为无效，此时，若覆盖率采集允许信号位也为无效，则芯片回复正常模式运行，若覆盖率采集允许信号位为有效，则芯片继续在硅后覆盖率采集模式运行。
支持硅后翻转覆盖率检测的处理器设计改进电路示例如图3所示。
硅后翻转覆盖率检测流程，如图4所示：
步骤S401，硅后验证时，为了完成硅后翻转覆盖率采集，首先需要配置硅后验证环境。
改进后的芯片硅后验证环境包括两部分：处理器芯片验证开发板、一台上位PC机，上位PC机连接待验证处理器的JTAG接口(如图5所示)。上位PC机可以对待验证处理器芯片进行调试控制：验证人员可以利用JTAG的TAP访问方式由外部设置覆盖率采集允许信号位，决定是否启用上述覆盖率采集传输逻辑。当覆盖率采集传输逻辑启用时，在调试程序中加入对送出计数器值的芯片端口的处理机制。
步骤S402，开始硅后验证。此时覆盖率采集允许信号位初始值为无效，待验证处理器芯片处于常规硅后验证状态。
步骤S403，根据验证实际需要为每组覆盖率预设覆盖率阈值。
步骤S404，验证人员通过上位PC机对待验证处理器芯片进行调试控制，利用JTAG的TAP访问方式由外部设置覆盖率采集允许信号位为有效，启用翻转覆盖率采集控制逻辑，待验证处理器芯片进入翻转覆盖率采集状态。
步骤S405，待验证处理器继续硅后验证，并不断采集翻转覆盖率。
步骤S406，判断是否有任一组计数器满进位。如果所有计数器都未满，则执行步骤S405；如果有任一组计数器满进位，则执行步骤S407。
步骤S407，置覆盖率传输允许信号位为有效，触发覆盖率传输中断，此时待验证处理器进入翻转覆盖率传输状态。
步骤S408，中断处理程序通过芯片扫描逻辑通路将计数器的值送出片外，并在本次传输完成后将计数器清零，并将覆盖率传输允许信号位重新置为无效。
步骤S409，上位PC机接收到待验证处理器覆盖率情况的计数器值后，会按照分组保存并累加计数器值。
步骤S4010，判断上位PC机所有分组的计数器累加结果是否都超过了步骤S403预设的覆盖率阈值。如果上位PC机所有分组的计数器累加结果(即实际覆盖率)都超过了预设的覆盖率阈值，则终止硅后验证进程；否则继续执行步骤S4011。
步骤S4011，判断覆盖率采集允许信号位是否仍为有效。如果覆盖率采集允许信号位有效，继续执行步骤S405；如果覆盖率采集允许信号位无效，说明有验证人员通过上位PC机由外部强制设置了该位为无效，则转去执行步骤S402。
硅后验证时，待验证处理器芯片状态转换示意图如图1所示。

Claims (10)

1.一种用于硅后芯片验证的翻转覆盖率检测方法，其特征在于，包括：
步骤1，对所述芯片中待验证RTL级进行硅前仿真验证，采集并统计所有触发器的翻转覆盖率，对所有所述翻转覆盖率进行分析，将所有所述翻转覆盖率按照翻转次数进行排序；
步骤2，将所述待验证RTL级综合为门级网表，为所述门级网表插入测试扫描电路，统计所述芯片中触发器的个数，选择翻转次数最少的FF_RARELY_COVERED个触发器作为检测对象，将所述检测对象分为FF_COUNT_REUSED个组，在所述芯片中插入计数器逻辑电路统计输出每组所述检测对象的翻转次数。
2.如权利要求1所述的用于硅后芯片验证的翻转覆盖率检测方法，其特征在于，所述步骤1中将所有所述翻转覆盖率按照翻转次数从小到大进行排序，或从大到小进行排序。
3.如权利要求1所述的用于硅后芯片验证的翻转覆盖率检测方法，其特征在于，所述步骤2中每组所述检测对象存在任意一个触发器翻转一次，则所述计数逻辑电路累计发生反转的触发器所在的组发生翻转一次，当任意一组计数逻辑电路累计满时，触发扫描控制逻辑，将计数逻辑电路统计结果沿所述测试扫描电路送出所述芯片。
4.如权利要求1所述的用于硅后芯片验证的翻转覆盖率检测方法，其特征在于，所述步骤2中为了触发所述测试扫描电路中扫描控制逻辑，在所述芯片的调试控制器中增加两位扩展位：一位是覆盖率采集允许信号位，表示是否启用覆盖率采集逻辑，另一位是覆盖率传输允许信号位，所述覆盖率传输允许信号位与计数器逻辑电路进位输出信号相连。
5.如权利要求4所述的用于硅后芯片验证的翻转覆盖率检测方法，其特征在于，所述步骤2中为了触发所述测试扫描电路中扫描控制逻辑，设置覆盖率采集传输内部中断，当所述覆盖率采集允许信号位与所述覆盖率传输允许信号位同时有效时，触发所述覆盖率采集传输内部中断，使所述芯片进入硅后覆盖率传输模式，每次传输完成后计数器逻辑电路清零。
6.一种用于硅后芯片验证的翻转覆盖率检测装置，其特征在于，包括：
采集与统计模块，用于对所述芯片中待验证RTL级进行硅前仿真验证，采集并统计所有触发器的翻转覆盖率，对所有所述翻转覆盖率进行分析，将所有所述翻转覆盖率按照翻转次数从进行排序；
记录翻转次数模块，用于将所述待验证RTL级综合为门级网表，为所述门级网表插入测试扫描电路，统计所述芯片中触发器的个数，选择翻转次数最少的FF_RARELY_COVERED个触发器作为检测对象，将所述检测对象分为FF_COUNT_REUSED个组，在所述芯片中插入计数器逻辑电路统计输出每组所述检测对象的翻转次数。
7.如权利要求6所述的用于硅后芯片验证的翻转覆盖率检测装置，其特征在于，所述采集与统计模块中将所有所述翻转覆盖率按照翻转次数从小到大进行排序，或从大到小进行排序。
8.如权利要求6所述的用于硅后芯片验证的翻转覆盖率检测装置，其特征在于，所述记录翻转次数模块中每组所述检测对象存在任意一个触发器翻转一次，则所述计数逻辑电路累计发生反转的触发器所在的组发生翻转一次，当任意一组计数逻辑电路累计满时，触发扫描控制逻辑，将计数逻辑电路统计结果沿所述测试扫描电路送出所述芯片。
9.如权利要求6所述的用于硅后芯片验证的翻转覆盖率检测装置，其特征在于，所述记录翻转次数模块中为了触发所述测试扫描电路中扫描控制逻辑，在所述芯片的调试控制器中增加两位扩展位：一位是覆盖率采集允许信号位，表示是否启用覆盖率采集逻辑，另一位是覆盖率传输允许信号位，所述覆盖率传输允许信号位与计数器逻辑电路进位输出信号相连。
10.如权利要求9所述的用于硅后芯片验证的翻转覆盖率检测装置，其特征在于，所述记录翻转次数模块中为了触发所述测试扫描电路中扫描控制逻辑，设置覆盖率采集传输内部中断，当所述覆盖率采集允许信号位与所述覆盖率传输允许信号位同时有效时，触发所述覆盖率采集传输内部中断，使所述芯片进入硅后覆盖率传输模式，每次传输完成后计数器逻辑电路清零。
CN201610109126.1A 2016-02-26 2016-02-26 一种用于硅后芯片验证的翻转覆盖率检测方法及装置 Expired - Fee Related CN105738795B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610109126.1A CN105738795B (zh) 2016-02-26 2016-02-26 一种用于硅后芯片验证的翻转覆盖率检测方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610109126.1A CN105738795B (zh) 2016-02-26 2016-02-26 一种用于硅后芯片验证的翻转覆盖率检测方法及装置

Publications (2)

Publication Number Publication Date
CN105738795A CN105738795A (zh) 2016-07-06
CN105738795B true CN105738795B (zh) 2018-10-09

Family

ID=56248700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610109126.1A Expired - Fee Related CN105738795B (zh) 2016-02-26 2016-02-26 一种用于硅后芯片验证的翻转覆盖率检测方法及装置

Country Status (1)

Country Link
CN (1) CN105738795B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112363752B (zh) * 2020-11-11 2023-11-03 海光信息技术股份有限公司 基于可配置的操作系统的芯片验证方法及其设备
CN116736088B (zh) * 2023-08-11 2023-11-17 上海类比半导体技术有限公司 一种用于协助硅后测试的芯片测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292915B1 (en) * 1997-01-22 2001-09-18 Matsushita Electric Industrial Co., Ltd. Method of design for testability and method of test sequence generation
WO2008042138A2 (en) * 2006-09-28 2008-04-10 Cisco Technology, Inc. Single event upset test circuit and methodology
CN102565664A (zh) * 2010-12-14 2012-07-11 苏州工业园区谱芯科技有限公司 一种测试覆盖率的评估方法
CN102789227A (zh) * 2012-08-02 2012-11-21 北京京航计算通讯研究所 基于覆盖率统计的可编程逻辑器件仿真测试方法
CN103076559A (zh) * 2012-12-29 2013-05-01 东南大学 一种针对扫描测试中移位功耗的优化方法
CN104215895A (zh) * 2014-09-02 2014-12-17 工业和信息化部电子第五研究所 基于测试向量的硬件木马检测方法及系统
CN105005645A (zh) * 2015-06-30 2015-10-28 浪潮(北京)电子信息产业有限公司 一种覆盖率的统计方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7640476B2 (en) * 2006-09-22 2009-12-29 Sun Microsystems Inc. Method and system for automated path delay test vector generation from functional tests

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292915B1 (en) * 1997-01-22 2001-09-18 Matsushita Electric Industrial Co., Ltd. Method of design for testability and method of test sequence generation
WO2008042138A2 (en) * 2006-09-28 2008-04-10 Cisco Technology, Inc. Single event upset test circuit and methodology
CN102565664A (zh) * 2010-12-14 2012-07-11 苏州工业园区谱芯科技有限公司 一种测试覆盖率的评估方法
CN102789227A (zh) * 2012-08-02 2012-11-21 北京京航计算通讯研究所 基于覆盖率统计的可编程逻辑器件仿真测试方法
CN103076559A (zh) * 2012-12-29 2013-05-01 东南大学 一种针对扫描测试中移位功耗的优化方法
CN104215895A (zh) * 2014-09-02 2014-12-17 工业和信息化部电子第五研究所 基于测试向量的硬件木马检测方法及系统
CN105005645A (zh) * 2015-06-30 2015-10-28 浪潮(北京)电子信息产业有限公司 一种覆盖率的统计方法及装置

Also Published As

Publication number Publication date
CN105738795A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
Anis et al. Low cost debug architecture using lossy compression for silicon debug
CN102592068B (zh) 采用功耗分析检测fpga芯片中恶意电路的方法及其系统
CN106291324B (zh) 一种片上差分时延测量系统及回收集成电路识别方法
CN101788644B (zh) 具有多个同构ip核的片上系统芯片测试装置和方法
US9404969B1 (en) Method and apparatus for efficient hierarchical chip testing and diagnostics with support for partially bad dies
CN103440185B (zh) 一种dsp器件单粒子翻转效应检测方法
CN103076559B (zh) 一种针对扫描测试中移位功耗的优化方法
CN102135920B (zh) 嵌入式星载计算机故障注入系统及其注入方法
CN102262212B (zh) 一种检测数字专用集成电路中触发器单粒子效应的系统
CN105760612A (zh) 用于硅后芯片验证的断言检测装置、方法、系统、芯片
US7373619B2 (en) Post-silicon test coverage verification
CN108614205A (zh) 具自我检测功能的测试电路板及其自我检测方法
CN105842615A (zh) 可于异常状态下进行调试的系统芯片及其调试方法
CN105738795B (zh) 一种用于硅后芯片验证的翻转覆盖率检测方法及装置
US9194914B2 (en) Power supply monitor for detecting faults during scan testing
CN103645435B (zh) 多信号模型可编程逻辑器件的软件模块可测性设计方法
Gu Challenges in post-silicon validation of high-speed I/O links
US10605863B2 (en) Mapping physical shift failures to scan cells for detecting physical faults in integrated circuits
US6725406B2 (en) Method and apparatus for failure detection utilizing functional test vectors and scan mode
Tam et al. Physically-aware analysis of systematic defects in integrated circuits
TWI472778B (zh) System - level IC test machine automatic retest method and the test machine
CN102034556A (zh) 一种基于扫描链的存储器测试方法
CN106649959B (zh) 一种基于扫描链的电路设计方法及对硬件木马的检测方法
CN103076557A (zh) 一种Spacewire电路单粒子功能中断测试方法
Ibrahim et al. iJTAG integration of complex digital embedded instruments

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181009