CN105706351A - 用于静电卡盘表面的垫设计 - Google Patents

用于静电卡盘表面的垫设计 Download PDF

Info

Publication number
CN105706351A
CN105706351A CN201480061349.4A CN201480061349A CN105706351A CN 105706351 A CN105706351 A CN 105706351A CN 201480061349 A CN201480061349 A CN 201480061349A CN 105706351 A CN105706351 A CN 105706351A
Authority
CN
China
Prior art keywords
hole
mask
group
electrostatic chuck
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480061349.4A
Other languages
English (en)
Other versions
CN105706351B (zh
Inventor
戈文达·瑞泽
蔡振雄
罗伯特·T·海拉哈拉
凯瑟拉·拉马亚·纳伦德纳斯
曼朱纳塔·科普帕
罗斯·马歇尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to CN201611012176.4A priority Critical patent/CN106935541B/zh
Publication of CN105706351A publication Critical patent/CN105706351A/zh
Application granted granted Critical
Publication of CN105706351B publication Critical patent/CN105706351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24298—Noncircular aperture [e.g., slit, diamond, rectangular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24298—Noncircular aperture [e.g., slit, diamond, rectangular, etc.]
    • Y10T428/24314—Slit or elongated

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

具体实施方式涉及静电卡盘表面，所述静电卡盘表面具有最小接触面积特征。更具体地，本发明的具体实施方式提供用于提供颗粒生成减少和基板和卡紧设备的磨损减少的静电卡盘组件，所述静电卡盘组件具有凸起伸长的表面特征图案。

Description

用于静电卡盘表面的垫设计
技术领域
本文中公开的具体实施方式一般地涉及制造静电卡盘表面；更具体地，本文中公开的具体实施方式一般地涉及用于静电卡盘的掩模和图案。
背景技术
静电卡盘广泛用于在基板处理期间在用于各种应用(例如物理气相沉积(PVD)、蚀刻或化学气相沉积)的处理腔室中保持基板(例如半导体晶片)。静电卡盘通常包括嵌入整体卡盘主体内的一个或多个电极，所述整体卡盘主体包含其上可生成静电夹钳场(electrostaticclampingfield)的电介质或半导体陶瓷材料。半导体陶瓷材料(例如掺杂金属氧化物的氮化铝、氮化硼或氧化铝)例如可用于使得能够生成强森-罗贝克(Johnsen-Rahbek)或非库伦力(non-Coulombic)静电夹钳场。
在处理期间施加在基板表面上的卡紧力的可变性可导致所述基板的不期望的变形，并且可导致在所述基板与所述静电卡盘之间的界面上产生并且沉积颗粒。这些颗粒可通过影响卡紧力的量而对所述卡盘的操作造成干扰。而且，当基板随后向所述卡盘移动和从所述卡盘移动时，这些沉积颗粒还可刮擦或者刮削(gouge)所述基板并可最终导致所述基板的断裂。
在基板与所述静电卡盘之间的不均匀或过度传热还可导致所述基板和/或卡盘损坏。例如，过度卡紧的基板可造成在所述基板与卡盘表面之间过大的接触面积或过度集中的接触区域。发生在所述接触区域处的传热可能超过所述基板和/或卡盘的物理限值，从而造成开裂或者断裂，并有可能在所述卡盘表面上产生并且沉积可导致进一步损坏的颗粒。
因此，静电卡盘有时涂布有图案化的涂层。在一些情况下，所述涂层通过掩模涂覆。用于涂布静电卡盘的常规掩模通常是氧化铝，并且所述常规掩模使用螺丝或约束所述掩模移动的其它紧固件固定到涂布装置。在典型涂布操作期间遇到的极热循环的情况下，所述掩模开裂并且在相对短的时段内失效。因此，需要用于涂布静电卡盘的更好掩模。
发明内容
本发明的具体实施方式涉及静电卡盘表面，所述静电卡盘表面具有最小接触面积特征。更具体地，本发明的具体实施方式提供用于减少颗粒生成并减少基板和卡紧设备的磨损的静电卡盘组件。
在一个具体实施方式中，静电卡盘组件提供表面图案，所述表面图案包括多个凸起伸长特征，用以支撑基板，其中所述特征经布置以大致形成围绕所述静电卡盘组件的中心的多个同心圆圈。
附图说明
因此，以上简要总结的本发明的上述特征能够详细理解的方式、本发明的更具体的描述可以参考具体实施方式进行，所述具体实施方式中的一些具体实施方式示出在附图中。然而，应当注意，附图仅仅示出本发明的典型具体实施方式，并且因此不应被视为对本发明范围的限制，因为本发明可允许其它等效具体实施方式。
图1是根据一个具体实施方式的物理气相沉积(PVD)腔室的示意截面侧视图，示例性的静电卡盘可以在所述PVD腔室内操作。
图2A是根据一个具体实施方式的图1所示静电卡盘组件120的示意截面细节图。
图2B是根据一个具体实施方式的沉积到静电卡盘组件上的材料层的示意截面细节图。
图3是根据一个具体实施方式的用于使用气相沉积工艺来涂布制品的掩模的底视图。
图4A是图3的所述掩模的中心部分的细节图。
图4B是图3的所述掩模的周边部分的细节图。
图5是根据一个具体实施方式的掩模的一部分的截面细节图。
图6是图3的所述掩模的一部分的截面细节图。
图7是图3的所述掩模的另一部分的截面细节图。
图8是根据一个具体实施方式的具有最小接触面积特征布置的静电卡盘表面的顶视图。
图9是根据另一个具体实施方式的用于使用气相沉积工艺来涂布制品的掩模的底视图。
图10是根据一个具体实施方式的数据系统1000的示意表示。
图11示出了根据另一个具体实施方式的用于产生具有垫布置的静电卡盘表面的掩模的底视图。
图12示出了图11的所述掩模的一部分的放大的底视图。
图13示出了图11的所述掩模的另一不同部分的放大的底视图。
图14示出了根据一个具体实施方式的具有最小接触面积特征布置的静电卡盘表面的顶视图。
图15示出了根据一个具体实施方式的位于静电卡盘表面上的相邻特征的截面细节图。
图16示出了根据一个具体实施方式的用于在静电卡盘表面上产生特征的方法。
为了促进理解，已尽可能使用相同参考数字指定各图所共有的相同元件。应预见到，一个具体实施方式的元件和特征可有利地并入其它具体实施方式中，而无需进一步叙述。
具体实施方式
如上所述，在基板上施加非均匀卡紧力以及在所述基板与所述卡盘之间的不均匀或过度传热可导致在所述基板-卡盘界面上生成颗粒，这会导致所述基板和卡盘的损坏或对它们造成更多磨损。因此，减少在所述静电卡盘与基板之间的界面上生成颗粒可直接使磨损减少并使这两个元件的操作寿命更长，而且可使所述卡盘进行更一致的和期望的操作。
可以通过调整若干设计或工艺参数来减少颗粒生成。例如，所述卡盘表面可设计成减少或最小化卡紧基板变形，由此降低由于所述基板变形而生成颗粒的概率。根据其它物理设计参数(例如，传热气体流量)，所述卡盘表面可以采用与所述基板的特定触点布置，和/或可以使用具有期望性质的特定材料。
图1示出了根据一个具体实施方式的PVD腔室100的示意截面侧视图，示例性的静电卡盘可以在所述PVD腔室内操作。PVD腔室100包括腔室壁110、腔室盖112和腔室底部114，它们界定处理容积116。处理容积116可以通过泵送系统118来在处理期间保持处于真空。腔室壁110、腔室盖112和腔室底部114可由导电材料形成，例如铝和/或不锈钢。电介质隔离物126可以设置在腔室盖112与腔室壁110之间，并且可以在腔室壁110与腔室盖110之间提供电气隔离。操作期间，腔室壁110和腔室底部114可为电接地的。
静电卡盘组件120设置在处理容积116中，用于沿着接触表面158支撑基板122。静电卡盘组件120可以在处理容积116内竖直移动，以便促成基板处理以及基板传送。卡紧电源132可耦接至静电卡盘组件120以将基板122固定在静电卡盘组件120上，并且可向一个或多个卡紧电极150提供DC功率或RF功率。卡紧电极150可以具有任何合适形状，例如半圆形、“D”形板形、盘形、环形、楔形、条形等等。卡紧电极150可由任何合适导电材料(例如金属或金属合金)制成。
靶124可以安装在腔室盖112上，并且面对静电卡盘组件120。靶124包括处理期间将沉积在基板122上的材料。靶电源138可耦接到靶124，并且可在操作期间向靶提供DC功率或RF功率，以便对靶124生成负压或偏压，或者驱动腔室100中的等离子体146。靶电源138可为脉冲电源。靶电源138可向靶124提供多达约10kW的功率，并处于在约0.5MHz至约60MHz范围内的、或更优选地在约2MHz与约13.56MHz之间的频率。较低频率可以用来驱动所述偏压(由此控制离子能量)，且较高频率可以用来驱动所述等离子体。在一个具体实施方式中，靶124可由用于通过反应溅射来形成电介质材料的一种或多种导电材料形成。在一个具体实施方式中，靶124可以包括金属或者合金。
为了允许更好地控制将材料沉积到基板122上，可在处理期间将掩模123定位在基板122上方。掩模123一般可以使用本领域中普通技术人员所已知的任何可行手段在腔室100内定位或移动。掩模123可以包括具有期望形状、大小和位置的多个开口，以便更好控制沉积材料所形成的特征。掩模123还可以耦接到掩模电源133，以在操作期间对掩模123生成负压或偏压。掩模电源可向所述掩模提供在约100kW至约500kW之间的功率，并处于在约0.5MHz至约60MHz范围内的、或更优选地在约2MHz与约13.56MHz之间的频率。示例性的掩模将在下文针对图3进一步地论述。
屏蔽组件128可以设置在处理容积116内。屏蔽组件128包围设置在静电卡盘组件120上方的靶124和基板122，以便保持所述腔室内的处理化学物质，并且保护腔室壁110、腔室底部114和其它腔室部件的内表面。在一个具体实施方式中，屏蔽组件128在操作期间可为电接地的。
处理气源130流体连接到处理容积116，以便提供一种或多种处理气体。流控制器136可以耦接在处理气源130与处理容积116之间，以便控制递送到处理容积116的气流。
磁控管134可以设置在腔室盖112外部的上方。磁控管134包括多个磁体152。磁体152在处理容积116内靠近靶124的前面148的位置产生磁场，以便生成等离子体146，以使得大通量的离子撞击靶124，从而导致所述靶材的溅射。磁体152可旋转或线性扫描所述靶，以便增加在靶124的前面148上的磁场的均匀性。如图所示，多个磁体152可以安装在连接到轴142的框架140上。轴142可与静电卡盘组件120的中心轴线144轴向对准，以使得磁体152围绕中心轴线144旋转。
物理气相沉积腔室100可以用于将膜沉积到基板122上。图1示意性地示出了以处理配置方式通过掩模123将膜沉积到基板122上的物理气相沉积腔室100。沉积期间，包括一种或多种反应气体和一种或多种惰性气体的气体混合物可从气源130递送到处理容积122。靠近靶124的前面148所形成的等离子体146可以包括一种或多种惰性气体和一种或多种反应气体的离子。等离子体146中的离子撞击靶124的前面148，从而溅射所述导电材料，随后，所述导电材料与所述反应气体反应以在基板122上形成膜。
根据要形成在基板122上的材料，靶124可由金属形成，例如铝、钽、铪、钛、铜、铌或它们的合金。所述反应气体可以包括氧化剂、氮化剂或其它反应气体。根据一个具体实施方式，所述反应气体可以包括用于形成金属氧化物的氧气或用于形成金属氮化物的氮气。所述惰性气体可以包括氩气。
虽然上文针对示例性的静电卡盘组件来处理基板122的操作描述了PVD腔室100，但是应当注意，具有相同或类似配置的PVD腔室也可用于沉积材料以便在静电卡盘组件上产生期望的表面。例如，PVD腔室100可以使用图3至图8中所描述的所述掩模产生图9中所描述的所述静电卡盘。
图2A示出了根据一个具体实施方式的图1所示静电卡盘组件120的示意截面细节图。如图所示，两个卡紧电极150部分嵌入到所述组件中。卡紧电极150(与静电卡盘组件120的区域结合)可以形成所述组件的前侧表面205。材料可以沉积到卡紧电极150上和静电卡盘组件120的那些区域上，以便在前侧表面205上形成材料层210。在可选的具体实施方式中，所述卡紧电极可以完全嵌入到静电卡盘组件120中，并被所述静电卡盘组件封闭，以使得静电卡盘组件120形成完整的前侧表面205，在所述完整的前侧表面205上沉积有材料层210。
材料层210的厚度可被优选地选择，并且在空间上分布在前侧表面205上，以便形成例如台部215、气槽220和外周边环225的特征。台部215一般被配置成在处理期间对卡紧基板提供支撑。在台部215之间的气槽220可与传热气源230流体连通。传热气源230提供在卡紧基板的背侧与静电卡盘组件120之间流动的传热气体，以便帮助调节在静电卡盘组件120与所述基板之间的传热速率。在一个范例中，所述传热气体可以包括惰性气体，例如氩气。所述传热气体可以通过静电卡盘组件120中的一个或多个孔(未示出)来递送到气槽220，所述孔与一个或多个气槽220流体连通。静电卡盘组件120还可具有外周边环225，所述外周边环接触其边缘附近的基板，并且可以优选地设计成控制从所述基板后方逸出的传热气体的量。或者，台部215可由不旨在用于传热目的的开口分离。
对所述基板的温度调节可进一步使用设置于冷却板240中的一个或多个冷却通道245来监测和控制。冷却通道245被耦接到流体源250并与所述流体源流体连通，所述流体源提供例如水的冷却流体，但是也可使用任何其它合适冷却流体，无论是气体还是液体。
材料层210可以通过经由掩模(例如掩模123)来将材料沉积到前侧表面205上形成。如上所述，使用掩模可以允许更好地对材料层210中的特征的大小、形状和分布进行控制。所述掩模一般可以具有对应于期望特征的开口，以使得材料可以穿过所述掩模传送到前侧表面205上。
虽然被描绘为具有平坦表面，但是台部215一般可以具有任何合适的形状和高度，所述台部各自可以被优选地选择以满足特定设计参数(例如期望的卡紧力和/或传热)。一般来说，台部215可以具有约1微米至约100微米、或更优选地在约1微米与30微米之间的台部高度hM。在一个具体实施方式中，并且如下文针对图10进一步地论述，台部215可以具有小圆形凸起状形状，以最小化台部215与所述基板之间的总体接触面积。在另一个具体实施方式中，台部215可以包括在大体平坦表面顶上的小凸起(bump)或突起(protrusion)。在又一个具体实施方式中，前侧表面205本身可在相对高和低点(类似于台部215和气槽220)之间变化，并且材料层210可以形成在这个不均匀的表面上。
在一个或多个具体实施方式中，不均匀的掩模轮廓可用于形成材料层210。一般来说，所述不均匀的掩模轮廓可以允许每个台部215的高度或每个气槽220的深度单独或组合地得到控制。使用所述不均匀的掩模轮廓来形成的材料层210可有利地在基板上提供更均匀卡紧力。图2B示出了根据一个具体实施方式的沉积到静电卡盘组件上的材料层的示意截面细节图。在这个范例中，台部215的高度随着与静电卡盘组件120的中线260的侧向距离增加，以使得最大台部高度出现在对应于外周边环225的最远侧的台部处。如上所述，单独台部215可以具有任何合适形状，并且所述掩模轮廓可被选择以提供具有不同大小和/或形状的台部215。所述掩模轮廓可以提供侧向对称，以使得与中线260相距特定侧向距离的对应台部具有相同高度和/或形状。
图3是用于使用气相沉积工艺来涂布制品(例如卡盘)的掩模300的底视图。图3的视图被描述为“底视图”，原因在于，掩模300通常将被定位成图3中示出的面在处理期间面对基板，例如在图1的装置中。在这样的处理期间，图3中示出的所述面通常将向下指向所述腔室的底板。掩模300当然可取向在任何方便方向上。
掩模300可为平坦构件。掩模300也可以是盘状构件。掩模300可以具有用于将所述制品的部分暴露以在这些部分上沉积材料的多个孔302。孔302可以具有扩口部分309和笔直部分307，关于这两部分，下文将会更详细地描述。掩模300还可具有用于所述掩模对准并将所述掩模固定到所述涂布装置的多个槽口304。在图3的具体实施方式中，掩模300具有24个槽口，但是也可使用任何方便数量槽口。所述掩模具有可在约0.05"与约0.25"之间(例如约0.15")的厚度，并且可由选自由以下项组成的组中的材料制成或可包括这种材料：氮化硅(SiN)、氮化铝(AlN)、碳化硅(SiC)和氧化锆(ZrO2)。也可使用此类材料的混合物。
掩模300可以具有多个圆孔301。掩模300还可具有多个细长孔303。以下对掩模300的孔图案的描述并不旨在被限制于所描述的准确图案，孔的形状、尺寸、位置和数量变化预期都将在本文中描述的一般概念内。在以下描述中，可使用极坐标描述掩模300的某些特征的位置。此类描述并不旨在在数学上精确的，并且本文中所描述的装置的具体实施方式可在形状、尺寸、位置、延度或其它几何性质方面有所不同。具体地讲，孔和其它特征所在位置可随所述掩模大小缩放。
图4A是图3的掩模300的中心部分的细节图。掩模300可以具有中心开口306。中心开口306可为蛇形开口。中心开口306可为具有蛇形形状的开口。掩模300还可具有13个其它孔组，所述孔组通过位置、大小和/或形状进行区分。中心开口306具有中心部分308、第一臂310A和第二臂310B。中心部分308可为笔直部分。中心部分308可从第一端部308A大致上线性地延伸到第二端部308B。中心部分308可以具有近似在第一端部308A和第二端部308B之间的中间的宽阔部分308C。宽阔部分308C可以是圆形的。
所述蛇形开口可以具有笔直中心部分以及两个弯曲外部部分。第一臂310A可以在中心部分308的第一端部308A处联结到中心部分308，并且第二臂310B可以在中心部分308的第二端部308B处联结到中心部分308。第一端部308A和第二端部308B限定与宽阔部分308C近似在掩模300的中心的中心314同心的圆圈312的直径。第一臂310A和第二臂310B是弯曲的，并沿圆圈312放置。圆圈312可以位于介于掩模300的半径的约7％与约10％之间(例如，约9％)的径向位置处。圆圈312可为约r＝0.65"至约r＝0.75"，例如，约r＝0.70"。第一臂310A在第一周向方向上(例如，顺时针地)从中心部分308的第一端部308A围绕圆圈312行进，并且第二臂310B在第一周向方向上围绕从中心部分308的第二端部308B围绕圆圈312行进，以使得两个臂310A、310B围绕圆圈312在相同周向方向上(无论是顺时针地或逆时针地皆可)行进。第一臂310A的端部接近中心部分308的第二端部308B，第二臂310B联结在所述第二端部处，并且第二臂310B的端部接近中心部分308的第一端部308A，第一臂310A联结在所述第一端部处。在中心部分308的联结有第一臂310A的第一端部308A处，中心部分308的中线316与第一臂310A的中线318形成约90°角度，但是在可选的具体实施方式中，中线316、318可联结成曲线，所述曲线可为具有任何方便曲率半径(例如约0.125")的圆形。第二臂310B以相同的方式来联结到中心部分308的第二端部308B，形成90°角度或形成曲线。第一臂310A和第二臂310B各自端接在具有中心322的圆形端点320处，其中从宽阔部分308C的中心314到圆形端点320的中心322的线与中心部分308的中线316形成在约15°与约30°之间(例如，约20°)的角度。中心开口306的中心部分308和臂310A、310B(排除宽阔部分308C)具有在约0.01"与约0.20"之间(例如在约0.05"与约0.15"之间，例如约0.09")的宽度。宽阔部分308C具有在约0.5"与约1.0"之间(例如约0.65")的宽度，所述宽度在宽阔部分308C为圆形形状的情况下可为直径。
孔组内的所述孔会根据特定于所述孔组的图案分布在所述掩模上。第一孔组324位于掩模300的中心区域中，如图4A所示，并且分成位于开口306的中心部分308的相对两侧上的两个子组324A和324B。每个子组324A和324B具有处于约r＝0.5"至约r＝1.0"(例如约r＝0.9")的多个圆孔326，所述圆孔中心位于与宽阔部分308C和臂310A、310B同心的圆圈328的圆弧上。圆圈328可以具有在掩模300的所述半径的约8％与约13％之间(例如，约12％)的径向位置。每个子组324A、324B中的孔326可与这个子组中的相邻孔326以约θ＝20°至约θ＝40(例如约θ＝30°)的角度间隔开来。每个子组324A、324B可以具有任何方便数量的孔326，这取决于所述孔的大小以及可供插入孔的空间。每个子组324A、324中的孔326的数量可为从1至10，例如4。在一个具体实施方式中，每个子组324A、324B具有位于与中线316成θ＝40°的角度的第一孔326A、位于与第一孔326A成θ＝30°的角度(即，与从点314穿过第一孔326A的中心绘制的半径成θ＝30°的角度)的第二孔326B、位于与第二孔成θ＝30°的角度的第三孔326C以及位于与第三孔成θ＝30°的角度并与中线316成θ＝40°的角度的第四孔326D。因此，每个子组324A和324B的角范围可为从约90°至约140°，例如，约100°。孔326可为圆形、或者另一方便形状，并且可以具有在约0.02"与约0.05"之间(例如约0.035")的半径。
再次参考图3，第二孔组329位于掩模300的周边附近，并且具有位于θ＝120°的角距的三个子组329A、329B和329C。因此，三个子组329A、329B和329C围绕掩模300的所述周边等距定位，并是大致上相同的。因此，以下对子组329A的描述也适用于子组329B、329C。
图4B是图3的掩模300的周边区域的细节图，示出了子组329A。子组329A是由第一孔330限定在约r＝7"(例如约r＝6.9")处。第一孔330具有在约0.1"与约0.2"之间(例如约0.13")的半径。从中心314(图4B中未示出)到第一孔的中心331的线333大致平分子组329A的孔。子组329A具有第一细长孔对332。第一细长孔对332的每个孔可以在掩模300上位于从第一孔330径向向内的位置(即，比孔330更靠近中心314)，并且可沿与第一孔330同心并具有在约0.3"与约1.0"之间(例如约0.61")的半径的圆圈的圆弧对准。孔对332的孔可具有相同长度或不同长度。在图4B的具体实施方式中，孔对332的孔具有相同长度，并且各自具有端接在任一端部的圆形端点处的伸长部分，其中孔对332的每个孔的圆形端点之间的线性距离在约0.2"与约0.25"之间，例如约0.21"。
相对于以上所描述的平分子组329A的线333(可称为平分线)，第一细长孔332A的第一圆形端点可以具有定位成相对于平分线333成约25°的角距αA(使用从第一孔330的中心331绘制到曲率中心334A的半径测量出的)处的曲率中心334A，并且第二细长孔332A的第一圆形端点可以具有在平分线333与第一细长孔332A的相对侧上定位成与平分线333成约25°的角距αB(使用从第一孔330的中心331绘制到曲率中心334B的半径测量出的)处的曲率中心334B。
子组329A还具有第二细长孔对336，其中第一细长孔336A和第二细长孔336B位于平分线333两侧，所述第二细长孔与所述第一细长孔336A相对。第二细长孔对336的第一细长孔336A和第二细长孔336B可为弯曲或笔直的，并且位于与掩模300同心的、半径在约5.5"与约6.0"之间(例如约5.8")的圆圈上或沿着所述圆圈(即，与具有中心314的宽阔部分316同心)。第二细长孔对336的第一细长孔336A和第二细长孔336B中的每个具有两个圆形端点。如果子组平分线333围绕中心314被限定为θ＝0(图3)，那么第一细长孔336A和第二细长孔336B可以位于约(5.8"，±4°)至约(5.8"，±7°)位置。因此，第二细长孔对336的第一细长孔336A和第二细长孔336B是与平分线333大致上等距的。因此，第二细长孔对336的细长孔336A、336B中的每个可对向成约3°角度。第一细长孔对332和第二细长孔对336的细长孔可以具有在约0.01"与约0.10"之间(例如约0.05")的宽度。
子组329A还具有第一圆孔对338和第二圆孔对340。第一圆孔对338和第二圆孔对340可以位于相距中心314的径向位置处，在第一孔330的径向位置与第二细长孔对336之间。第一圆孔对338的每个孔可以位于约(6.4"，±8°)，并且第二圆孔对340的每个孔可以位于约(6.1"，±7°)。圆孔对338、340的每个孔可以具有在约0.02"与约0.05"之间(例如约0.035")的半径。因此，子组329A可以具有从掩模300的半径的约74％至掩模300的半径的约91％的延度，对于半径约7.7"的掩模而言，所述延度可为从约r＝5.8"至约r＝6.9"，并且所述子组可以覆盖约15°至约18°(例如约16.5°)的角距。
再次参考图3，第三孔组344具有三个子组344A、344B和344C。每个子组沿在子组329A、329B和329C中的两个子组之间的圆圈的圆弧定位。第三孔组344具有等于或小于第二孔组329的径向延度的径向延度，并且第三孔组344的角范围并不包括第二孔组329的角范围。因此，每个子组344A、344B和344C具有约103°的角范围，所述角范围可以随着子组329A、329B、329C大小变化。第三孔组344的径向延度可以在约r＝5.9"与约r＝6.6"之间。
每个子组344A、344B和344C可以具有多个同心行的细长孔345，所述细长孔具有近似相等的角范围。在图3的具体实施方式中，每个子组344A、344B和344C具有三个同心行的10个细长孔，所述细长孔可为弯曲或笔直的，并且各自可以具有约4.5°至约4.8°(例如约4.6°)的角范围。每个子组344A、344B和344C的细长孔可以具有大致等于每个孔相对于中心314的径向位置的曲率半径。或者，每个孔的所述曲率半径可不同于所述孔的所述径向位置。所述孔可对准，以使得所述孔的所述端部沿着掩模300的半径，如图3所示，或者所述孔可按照任何方便图案交错。
多个孔组可以位于第三孔组径向向内位置，例如，在所述第三孔组与开口306之间。所述多个孔组包括多个径向对准的细长孔。可将所述细长孔布置在同心环中。所述细长孔可具有在掩模300的所述半径的约22％与约70％之间的径向延度。
第四孔组346位于第三孔组344径向向内位置，并且包括多个同心行的细长孔，所述细长孔可为笔直或弯曲的。在图3的具体实施方式中，第四孔组346有两行细长孔。第四孔组346中的每行可以具有任何方便数量的孔。在图3的具体实施方式中，第四孔组346中的每行具有24个孔，并且每一个孔覆盖约7.5°至约8.0°(例如约7.6°)的角范围。第四孔组346的所述径向延度为从掩模300的所述半径的约60％至约70％，在图3的范例中，从约r＝4.7"至约r＝5.2"。关于第三孔组344，第四孔组346的每个孔可为笔直或弯曲的，并且每个孔的曲率半径可以等于所述孔的所述径向位置，或不同于所述孔的所述径向位置。第四孔组346中的每个孔的所述曲率半径可与第四孔组346中的一个或多个、或所有的其它孔的所述曲率半径相同，或者第四孔组346中的每个孔的所述曲率半径可不同于第四孔组346中的所有的其它孔。
第五孔组348位于第四孔组346径向向内位置，并且包括一圈细长孔，所述细长孔可为笔直或弯曲的。第五孔组348的所述孔可与第四孔组346的所述孔对准。在图3的具体实施方式中，第五孔组348的所述孔是与第四孔组346的那些孔孔对准，因此，存在24个孔，每个孔与第四孔组346的所述孔覆盖相同的角范围，所述角范围为约7.5°至约8.0°，例如约7.6°。第五孔组348可以位于约r＝3.8"至约r＝4.3"(例如约r＝4.1")的半径处。因此，第五孔组348可以具有从掩模300的所述半径的约45％至掩模300的半径的约60％(例如掩模300的半径的约55％)的径向位置。在其中第五孔组348的所述孔为弯曲的具体实施方式中，每个孔具有等于、或不同于所述孔的所述径向位置的曲率半径，并且所述第五孔组的每个孔可以具有与第五孔组348的另一孔或与第五孔组348中的所有的其它孔相同的曲率半径或不同的曲率半径。
第六孔组350可设置在第五孔组348径向向内位置，并且包括多个同心行的细长孔，所述同心行的细长孔可为笔直或弯曲的。在图3的具体实施方式中，第六孔组350有两行细长孔。第六孔组350中的每行可以具有任何方便数量的孔。在图3的具体实施方式中，第六孔组350中的每行具有24个孔。第六孔组350的所述孔可与第五孔组348的所述孔和/或第四孔组346的所述孔对准。第六孔组350的每个孔可以覆盖小于第五孔组348和/或第四孔组346的所述孔的角范围的角范围。在图3的具体实施方式中，第六孔组350的每个孔具有约4.5°至约5.5°(例如约5.0°)的角范围。第六孔组350的所述径向延度为从掩模300的所述半径的约40％至约50％，在图3的范例中，从约r＝3.2"至约r＝3.7"。第六孔组350的每个孔可为笔直或弯曲的，并且每个孔的曲率半径可以等于所述孔的所述径向位置，或不同于所述孔的所述径向位置。第六孔组350中的每个孔的所述曲率半径可与第六孔组350中的一个或多个、或所有的其它孔的所述曲率半径相同，或者第六孔组350中的每个孔的所述曲率半径可不同于第六孔组350中的所有的其它孔。
第七孔组352可设置在第六孔组350径向向内位置，并且包括一圈细长孔，所述细长孔可为笔直或弯曲的。第七孔组352的所述孔可与第六孔组350、第五孔组348和/或第四孔组346的所述孔对准。在图3的具体实施方式中，第七孔组352的所述孔是与第六孔组350、第五孔组348和第四孔组346的那些孔对准。第七孔组352可以具有任何方便数量的孔。在图3的具体实施方式中，在第七孔组352中存在12个孔。因此，第七孔组352的每个孔是与第六孔组350的一对孔对准。第七孔组352的每个孔可定位成使得从中心314穿过所述孔的中心的线穿过第六孔组350的两个孔之间。第七孔组352的每个孔可以覆盖大于第六孔组350、第五孔组348和/或第四孔组346的所述孔的角范围的角范围。在图3的具体实施方式中，第七孔组352的每个孔具有约15.0°至约16.0°(例如约15.6°)的角范围。第七孔组352可以位于约r＝2.3"至约r＝2.7"(例如约r＝2.5")的半径处。因此，第七孔组352可以具有从掩模300的所述半径的约27％至掩模300的所述半径的约37％(例如掩模300的所述半径的约32％)的径向位置。第七孔组352的每个孔可为笔直或弯曲的，并且每个孔的曲率半径可以等于所述孔的所述径向位置，或不同于所述孔的所述径向位置。第七孔组352中的每个孔的所述曲率半径可与第七孔组352中的一个或多个、或所有的其它孔的所述曲率半径相同，或者第七孔组352中的每个孔的所述曲率半径可不同于第七孔组352中的所有的其它孔。
第八孔组354可设置在第七孔组352径向向内位置，并且包括一圈细长孔，所述细长孔可为笔直或弯曲的。第八孔组354的所述孔可与第七孔组352、第六孔组350、第五孔组348和/或第四孔组346的所述孔对准。在图3的具体实施方式中，第八孔组354的所述孔是与第七孔组352、第五孔组348和第四孔组346的那些孔对准。第八孔组354可以具有任何方便数量的孔。在图3的具体实施方式中，在第八孔组354中存在12个孔。因此，第八孔组354的每个孔是与第七孔组352的孔对准。在图3的具体实施方式中，第八孔组354的每个孔具有与第七孔组352的所述角范围相同的角范围，或者说是约15.0°至约16.0°(例如约15.6°)的角范围。第八孔组354可以位于约r＝1.9"至约r＝2.3"(例如约r＝2.0")的半径处。因此，第八孔组354可以具有从掩模300的所述半径的约22％至掩模300的所述半径的约30％(例如掩模300的所述半径的约36％)的径向位置。第八孔组354的每个孔可为笔直或弯曲的，并且每个孔的曲率半径可以等于所述孔的所述径向位置，或不同于所述孔的所述径向位置。第八孔组354中的每个孔的所述曲率半径可与第八孔组354中的一个或多个、或所有的其它孔的所述曲率半径相同，或者第八孔组354中的每个孔的所述曲率半径可不同于第八孔组354中的所有的其它孔。
第九孔组342可设置在掩模300的周边附近，并且包括一圈细长孔342，所述细长孔可为笔直或弯曲的。第九孔组354的所述孔可与第八孔组354、第七孔组352、第六孔组350、第五孔组348、第四孔组346和/或第三孔组344的所述孔对准。在图3的具体实施方式中，第九孔组342的所述孔是与第四孔组346、第五孔组348和第六孔组350的那些孔对准。第九孔组342可以具有任何方便数量的孔。在图3的具体实施方式中，在第九孔组342中存在24个孔。因此，第九孔组342的每个孔是与第四孔组346的孔、第五孔组348的孔和/或第六孔组350的孔对准。在图3的具体实施方式中，第九孔组342的每个孔具有约4°至约6°(例如约5°)的角范围。第八孔组354可以位于约r＝7.1"至约r＝7.4"(例如约r＝7.3")的半径处。因此，第九孔组342可以具有从掩模300的所述半径的约92％至掩模300的所述半径的约97％(例如掩模300的所述半径的约95％)的径向位置。第九孔组342的每个孔可为笔直或弯曲的，并且每个孔的曲率半径可以等于所述孔的所述径向位置，或不同于所述孔的所述径向位置。第九孔组342中的每个孔的所述曲率半径可与第九孔组342中的一个或多个、或所有的其它孔的所述曲率半径相同，或者第九孔组342中的每个孔的所述曲率半径可不同于第九孔组342中的所有的其它孔。
掩模300的各种孔组在下文中概述于表1中。
表1
图5是根据一个具体实施方式的掩模500的一部分的截面细节图。图5中描绘的所述掩模可为掩模123、掩模300或符合本文中的描述的任何掩模。掩模500具有厚度tM,、表面502和穿过整个掩模厚度tM的开口504。开口504具有埋头区域505以及竖直区域510。如在此所描述，“竖直”并不旨在表示“绝对方向”，而是相对于例如由掩模表面502限定的平面(可称为“水平的”)而言的。埋头区域505可以具有任何可行倒角，例如82°或90°。一般来说，埋头区域505在其最大延度处的宽度506可以在约0.05英寸与约0.2英寸之间，并且大于竖直区域510的宽度508。宽度508一般可以在约0.02英寸与约0.1英寸之间。在一个具体实施方式中，宽度506为约0.165英寸，并且宽度w为约0.05英寸。图5的截面细节图可对应于图3的掩模300的所述孔。埋头区域505可对应于扩口部分309，并且竖直区域510可对应于笔直部分307。
如上针对图1所述，掩模123或者说是掩模300可耦接到掩模电源133，以在操作期间对所述掩模生成负压或偏压，并且所述对应地生成的电场可以导致来自前所述驱物气体的离子朝所述掩模加速。例如，掩模123和300可以具有导电表面涂层，并且还可在所述掩模开口的某些区域具有所述涂层。为了在基板122上形成特征，掩模123或300可定位在所述基板上方，其中图3中可见的所述掩模表面接近所述基板表面或与所述基板表面接触。在这种配置中，掩模300中的开口将定位成使得扩口部分309或者说是图5的埋头区域505面对所述基板。据信，当一部分的离子将会穿过所述掩模中的所述开口、穿过竖直区域510并且随后穿过图5的埋头区域505时，所述电场对那些离子的作用会随埋头区域505的所述壁的发散而减小。这种作用通过以下方式实现：利用导电材料涂布竖直部分510的所述内壁，并将所述导电材料耦合至电偏压，以便保持竖直部分510中的磁场。埋头区域505的一部分还可以涂布有导电材料。响应于减小的作用，具有类似(例如，正)电荷的所述离子可倾向于彼此互斥，并且因此开始扩散。离子扩散所导致的分布可有利地用于在表面特征上形成圆形凸起；当离子积聚在特定掩模开口内时，穿过所述开口的新离子可具有更少的扩散时间，并且因此可倾向于更集中地堆积在所述掩模开口内。
图6示出了根据另一个具体实施方式的掩模300的一部分的截面细节图。图6的视图示出了穿过孔326和中心部分308C(图3)的截面，其中第二端部308B在所述背景中的局部的截面中可见。孔326具有图5的埋头区域505和竖直区域510。中心部分308C具有宽阔区域602和狭窄区域604。所述宽阔区域具有在约0.5"与约1.0"之间(例如约0.65")的宽度，所述宽度对应于中心部分308C的宽度，并且狭窄区域604具有在约0.3"与约0.4"之间(例如约0.325")的宽度。
图7示出了沿中心部分308(图3)纵向截得的掩模300的一部分的截面细节图。在图7的视图中，宽阔部分308C、第一端部308A和第二端部308B在截面中可见。宽阔区域602和狭窄区604是可见的。另外，可以看出，第一端部308A和第二端部308B具有扩口部分704和笔直部分702，这类似于掩模300中的其它孔的扩口部分309和笔直部分307，如结合图3所述。第一端部308A和第二端部308B的扩口部分704可类似于扩口部分309以一角度向外扩开，对向约82°的角度。扩口部分704具有约0.075"的深度，并且笔直部分702构成掩模厚度tM的其余部分，具有约0.078"的深度。
应当注意，上文所公开的用于描述掩模123和300的所有尺寸和径向位置可随所述掩模大小缩放。
图8示出了根据一个具体实施方式的具有最小接触面积特征布置的静电卡盘表面800的顶视图。静电卡盘表面800具有由沉积材料制成的多个特征802，所述多个特征802对应于先前针对图3至图7所描述的通过表面800的未改性的区域804分开的所述掩模开口。所述特征可为凸起，并且凸起将具有与掩模300的对应孔相同的大小和位置。因此，以上对掩模300的每个孔的描述可适用于静电卡盘表面800的特征或凸起802。
表面800的未改性的区域804可以包括沉积来形成特征802的相同材料层。特征802可以包括对应于图2的台部215的细长特征806、圆形特征808、810和812以及中心抽头特征814。表面800还可具有升降杆孔开口816。特征802一般可以布置在同心圆圈中，并且特征的最外圈818可对应于外周边环225。气槽220可沿特征802之间的表面800；气槽220还可具有同心形状，或者还可在不同方向上(例如从表面800的中心起径向)延伸。
表面800上的特征802的所述尺寸和布置可对应于掩模123或掩模300中的所述开口。因此，在一个具体实施方式中，特征802可以布置在同心圆圈中，并且可在相邻圆圈之间具有约0.1英寸至约0.5英寸的侧向距离。细长特征(例如台部215)的所述长度还可落在约0.1英寸至约0.5英寸的范围内。同一同心圆圈内的相邻细长特征(例如台部215)之间的所述长度还可落在约0.1英寸至约0.5英寸的范围内。如上所述，台部高度hM可为约1微米至约100微米，或者更优选地在约1微米与30微米之间，例如约10微米。
为了进一步地减少静电卡盘表面的磨损和颗粒生成，将沉积到所述表面上作为所述材料层的材料组合物可优选地基于若干性质进行选择。例如，改进表面可以呈现更大硬度、更大弹性模量、减小的摩擦系数和/或减小的磨损系数中的一个或多个。在一个具体实施方式中，所述材料层可包括氮化钛。在另一个具体实施方式中，所述材料层可包括已知金刚石碳(DLC)组合物，所述金刚石碳组合物可包括市售产品，例如DYLYNTM(苏尔泽(Sulzer)公司所注册的商标)。
图9是根据另一个具体实施方式的用于使用气相沉积工艺来涂布制品(例如静电卡盘)的掩模900的底视图。掩模900类似掩模300。然而，掩模900并不具有掩模300的槽口304。掩模900具有边缘910，所述边缘与所述最近孔间隔开来，形成具有在所述最外孔与边缘910之间约0.8"至约1.2"(例如约1.0")的尺寸915的轮缘912(rim)。掩模900一般还会具有对应掩模300的所述孔组的孔组。
掩模900的第一孔组924(具有子组924A和924B)对应掩膜300的第一孔组324，并且可以具有大体处于相同范围内的径向位置，例如约r＝0.9"。每个子组924A和924B的所述孔具有约30°的角距，并且具有在约θ＝±45°与约θ＝±135°之间的角范围，例如，约90°的角范围。
掩模900的第二孔组929(具有子组929A、929B和929C)对应掩模300的第二孔组329。第二孔组929具有类似于掩模330的孔332A和332B的孔，并且替代掩模330的孔336A、336B、338和340，第二孔组929具有相对于掩模900的中心并相对于第二孔组929的每个子组929A、929B和929C的平分线以约(6.0"，±7.1°)定位的孔930A和930B，所述平分线与平分线333以类似的方式限定。子组929A、929B和929C具有约120°的子组角距以及约6.0"至约6.9"的径向延度或者说是掩模900的所述半径的约68％至约79％。
掩模900的第三孔组944(具有子组944A、944B和944C)对应掩模300的第三孔组344，且所述两个孔组的所述孔是类似的。子组944A、944B和944C各自具有三行，每行10个孔，其中所述行分别是位于r＝6.0"、r＝6.3"和r＝6.6"、或者说是所述掩模半径的约69％、72％和76％处。第三孔组944可以具有在掩模900的所述半径的约67％与约77％之间的径向延度。第三孔组944的所述孔的角范围可相对于位于约r＝3.6"或者说是掩模900的所述半径的41％处的曲率半径为约10°。
掩模900的第四孔组946具有分别在约r＝3.3"、r＝3.6"、r＝4.1"、r＝4.8"和r＝5.2"或者说是掩模900的所述半径的约38％、41％、47％、55％和60％处的5圈细长孔，每圈具有24个孔。第四孔组946的径向延度可以在掩模900的所述半径的约35％与约65％之间。第四孔组946的所述孔的角范围可相对于位于约r＝2"或者说是掩模900的所述半径的23％处的曲率半径为约15°。
掩模900的第五孔组948具有分别在约2.6"和约r＝2.0"或者说是掩模900的所述半径的约23％和30％处的2圈细长孔，每圈具有12个孔。第五孔组948的径向延度可以在掩模900的所述半径的约20％与约32％之间。第五孔组948的所述孔的角范围可相对于位于约r＝0.9"或者说是掩模900的所述半径的10％处的曲率半径为约30°。
本发明的公开的具体实施方式提供用于减少颗粒生成并减少基板和卡紧设备的磨损的静电卡盘组件的特征图案。
在一个具体实施方式中，如本文所述的静电卡盘组件、如本文所述的用于为静电卡盘组件制作涂层的掩模、或如本文所述的用于静电卡盘组件的涂层可以通过计算机再现设备或计算机显示设备以可读的数据结构表示。图10是根据一个具体实施方式的具有计算机可读介质1002的数据系统1000的示意表示。计算机可读介质1002可以包含数据结构1004，所述数据结构可以表示所述掩模、所述静电卡盘组件和/或所述涂层。数据结构1004可以是计算机文件，并且可以包含关于一个或多个制品的结构、材料、纹理、物理性质、设计或其它特性的信息。数据结构1004还可包含从事计算机再现设备或计算机显示设备的所选功能的指令，例如设计信息和/或代码，例如计算机可执行代码或设备控制代码。数据结构1004可以存储在物理存储介质1006(例如磁存储器、软盘或任何方便物理存储介质)上。物理存储介质1006可由数据系统1000读出，以便在计算机屏幕1008或物理再现设备1010(可为附加制造设备，例如3D打印机)上再现数据结构1004所表示的所述制品。
图11示出了根据另一个具体实施方式的用于产生具有垫布置的静电卡盘表面的掩模1100的底视图。掩模1100具有掩模表面1105以及多个开口，所述多个开口通常对应省市卡盘表面上的期望特征图案，例如细长开口1110、圆形开口1115、升降杆孔开口1120、圆形开口1125和中心抽头开口1130和1135。掩模1100可以具有均匀厚度，可选的具体实施方式可以提供不同掩模厚度。如上针对图5至图7所述，所述开口可以具有穿过所述掩模的不均匀的轮廓(例如，开口可以渐缩，或者可以具有带不同轮廓的剖面)。所述开口可为笔直或弯曲的，并且可布置来提供特征在所述卡盘表面上期望的分布和取向。例如，开口(例如细长开口1110)可布置成围绕掩模表面1105形成同心圆圈，这对应地可以产生围绕静电卡盘表面中心来布置在同心圆圈中的特征，诸如凸起、台部或垫。
图12示出了腔室1100的放大的底视图。掩模表面1105以及开口(例如细长开口1110、升降杆孔开口1120和圆形开口1125)在图12中可见。例如，开口之间距离可优选地选择，以提供具有期望的卡紧力和/或传热的特征。在一个具体实施方式中，开口(例如细长开口1110)可以布置在同心圆圈中，并且可在相邻圆圈之间具有约0.1英寸至约0.5英寸的侧向距离(d)。在一个具体实施方式中，细长开口1110的长度(L)还可落在约0.1英寸至约0.5英寸的范围内。在一个具体实施方式中，相同同心圆圈内的相邻细长开口1110之间长度(Ls)还可落在约0.1英寸至约0.5英寸的范围内。
图13示出了掩模1100的放大的底视图。掩模表面1105、细长开口1110、圆形开口1115和中心抽头开口1130和1135在图13中可见。
图14示出了根据一个具体实施方式的具有最小接触面积特征布置的静电卡盘表面1400的顶视图。静电卡盘表面1400可适用于图1的静电卡盘组件120。静电卡盘表面1400具有由沉积材料制成的多个特征，所述多个特征对应于先前针对图11至图13所描述的所述掩模开口。静电卡盘表面1400可以包括沉积来形成特征的相同材料层；或者，表面905可不包括任何沉积材料。特征可以包括细长特征，例如台部215、圆形特征1415和1425以及中心抽头特征1430和1435。表面1400还可具有升降杆孔开口1420。所述特征一般可以布置在同心圆圈中，并且最外圈的特征可以包括外周边环，例如图2A或图2B的外周边环225。气槽220可沿台部215之间的静电卡盘表面1400实施；气槽220还可具有同心形状，或者还可在不同方向上(例如从表面1400的中心起径向)延伸。
表面1400上的特征的所述尺寸和布置可直接对应于掩模1100中的所述开口。因此，在一个具体实施方式中，特征可以布置在同心圆圈中，并且可在相邻圆圈之间具有约0.1英寸至约0.5英寸的侧向距离。细长特征(例如台部215)的所述长度还可落在约0.1英寸至约0.5英寸的范围内。相同同心圆圈内的相邻细长特征(例如台部215)之间的所述长度还可落在约0.1英寸至约0.5英寸的范围内。如上所述，台部高度hM可为约1微米至约100微米，或者更优选地在约1微米与30微米之间，例如约10微米。
图15示出了根据一个具体实施方式的位于静电卡盘表面上的相邻特征的截面细节图。图15中描述的特征可以实施在本文中描述的任何静电卡盘表面上，例如，根据本文中描述的方法、使用本文中描述的材料以及使用本文中描述的图案和掩模来制成的任何静电卡盘表面。为了进一步地减少静电卡盘表面的磨损和颗粒生成，将沉积到所述表面上作为所述材料层的材料组合物可优选地基于若干性质进行选择。例如，改进表面可以呈现更大硬度、更大弹性模量、减小的摩擦系数和/或减小的磨损系数中的一个或多个。在一个具体实施方式中，所述材料层可包括氮化钛。在另一个具体实施方式中，材料层可包括已知金刚石碳(DLC)组合物，所述金刚石碳组合物可包括市售产品，例如DYLYNTM(苏尔泽公司所注册的商标)。
现将描述用于减少磨损并减少颗粒生成的可选的材料组合物。如图所示，可为如本文所述的最小接触面积特征的特征1500可以具有靶材的基层1501，具有第一厚度hB1。所述靶材可以通过所述掩模开口引入到所述静电卡盘的所述前侧表面上，例如表面1400或静电卡盘表面800，并且可以更均匀地分布在所述表面上(例如，通过在腔室100内进行加热)。这个靶材的基层1501可在相邻特征(即，相邻台部215)之间延伸，并且可以限定台部高度hM的测量值下限。在可选的具体实施方式中，在相邻特征之间延伸的所述靶材可以具有比所述基层厚度(hB1)更小的厚度(hB2)。在一个具体实施方式中，特征可具有钛基层。
在基层1501的上方，一个或多个额外层可通过所述掩模沉积到所述特征上。所述额外层可离散沉积(即，作为不同的层，各自具有在整个层上均匀的性质)，或者可以在一层或多层上渐变(即，性质逐渐改变)。
具有高度h2的第二层1502可以通过将一种或多种前驱物气体引入PCD腔室中而沉积到所述特征的所述基层上。一般来说，所沉积到所述层中的每种元素的所述浓度与进入腔室的前驱物气体的所述供给速率成比例，并且因此可以通过调整所述供给速率进行控制。
例如，第二层1502可以沉积到所述特征上，所述第二层包括成期望比例或处于期望范围内的钛、碳、硅和氢原子组合。用于产生这个层的示例前驱物气体可以包括硅烷(具有硅原子和氢原子)以及甲烷、乙烷和丙烷(各自具有碳原子和氢原子)或任何其它合适的碳氢化合物。在一个具体实施方式中，所述第二层可包括在约5％与约50％硅原子之间(例如在约15％与约30％硅原子之间)的原子浓度。
继续所述范例，第三层1503可接下来沉积到特征1500的第二层1502上，所述第三层具有与第二层1502相比减小的硅与钛原子比例。所述硅的比率可以通过减小所述对应前驱物气体(即，硅烷)至所述腔室的所述供给而减小，而所述钛的比例则可以通过减缓所述PCV工艺减小，例如，通过减小所述靶电源递送的功率(或递送到磁控管的功率)来减小维持所述腔室内的所述等离子体的相应场来减小。因此，所述特征的上部部分包含增大比例的碳原子。
在一个具体实施方式中，特征1500具有几乎为100％钛的基部，其中钛的原子浓度在特征1500的中间高度处平缓减小至几乎为0。硅和碳的原子浓度可以从特征1500的基部近似为零平缓增大到在特征1500的顶点达到在约30％与约80％之间的碳和在约5％与约50％之间的硅，其余是氢。
所公开的材料组合物是尤其有益的，因为它相较于DYLYNTM或氮化钛而言使模量、硬度和操作寿命增大并使磨损系数减小。
虽然以上范例被描述为离散层的沉积，但应注意，产生所述特征可以可选地作为一个连续沉积工艺进行，在所述工艺中层中元素浓度变化可以是逐渐的，而非突然限定。
图16示出了根据一个具体实施方式的用于在静电卡盘的具有上文针对图15所述的材料组合物的所述表面(例如静电卡盘表面1400或静电卡盘表面800)上产生特征的方法。图16的所述方法可与图1的所述腔室以及图3至图8或图11至图13的所述掩模一起用来产生图14的静电卡盘表面1400或图8的静电卡盘表面800。
所述方法在方框1610处开始，其中将所述靶材的基层沉积在所述静电卡盘表面的所述表面上。例如，所述靶电源可使用惰性气体(例如氩气)在所述腔室中形成并且维持等离子体，从而导致所述靶材溅射到所述卡盘表面上。所述靶材的所述溅射可以持续预定时段。在一个具体实施方式中，在1MHz至13.56MHz的近似频率范围内，所述靶电源可以将约5kW至10kW的RF功率递送到所述腔室内，所述靶材可以是钛，并且所述预定时段可以为约10秒。可选的具体实施方式可以改变功率的所述幅度或频率(或者提供DC功率)、所述靶材和所述时间量中的任何一者。
在方框1620处，并且在预定时段结束时，可将一种或多种前驱物气体引入所述腔室，以便在所述卡盘表面上沉积包括一定浓度的硅和碳的第二层。任何合适前驱物气体都可引入来产生这个层；这可包括硅烷(具有硅原子和氢原子)以及甲烷、乙烷和丙烷(各自具有碳原子和氢原子)或任何其它合适的碳氢化合物中的至少一种。例如，可以在10秒时段内以200标准立方厘米/分钟(sccm)的速率将硅烷引入所述腔室中，之后，可以在10秒时段内以200sccm的速率将丙烷引入所述腔室内。可选的具体实施方式可以提供不同气体、不同流率、不同的时间量和不同气体引入顺序(或有可能同时引入气体)中的任何一者。
在方框1630处，可以通过减小所沉积的所述靶材的所述浓度将第三层沉积到所述卡盘表面上。基本上同时地，所沉积硅的所述浓度也可会减小，并且所沉积碳的所述浓度可增加。所述靶材的所述浓度可以通过减小所述靶电源递送的所述功率减小，并且硅和碳的所述浓度可以通过改变所述相应前驱物气体进入所述腔室中的所述供给速率调整。例如，所述靶电源可具有在20秒时段内从10kW下滑到0的输出，并且丙烷前驱物气体的所述流入量在40秒内可上升到200sccm，而硅烷的所述流入量在相同40秒时段内会逐渐减小到0。这些调整一般将会导致所述靶材和硅的所述浓度在所述特征的所述上部部分中逐渐减少，而在同一部分中的碳原子的所述比例将会增加。所述特征的最上部分可以完全不含靶材和硅，而由碳和/或氢原子组成。
可使用的其它硅前驱物包括更高阶的硅烷，例如乙硅烷和丙硅烷、有机硅烷(例如烷基硅烷)，所述烷基硅烷例如甲基硅烷、二甲基硅烷、三甲基硅烷和四甲基硅烷。也可使用有机的乙硅烷和丙硅烷。
本发明的公开的具体实施方式提供旨在提供减少的颗粒生成和减少的基板和卡紧设备磨损的用于静电卡盘组件的特征图案、材料组合物和用于形成所述材料组合物的方法。
尽管上述内容针对本发明的具体实施方式，但也可在不脱离本发明的基本范围的情况下设计本发明的其它和进一步的具体实施方式。

Claims (15)

1.一种用于对静电卡盘进行涂布的掩模，所述掩模包括：
平坦构件，所述平坦构件包含选自由以下项组成的组中的材料：氮化硅、氮化铝、碳化硅和氧化锆，其中所述掩模具有位于所述掩模的中心区域的蛇形开口。
2.根据权利要求1所述的掩模，进一步包括：第一孔组，所述第一孔组具有三个子组，所述三个子组围绕所述掩模的周边以相等角距间隔开来；以及第二孔组，所述第二孔组具有三个子组，所述第二孔组中的每个子组被设置在所述第一孔组中的两个子组之间。
3.根据权利要求2所述的掩模，进一步包括多个细长孔，所述多个细长孔被布置为同心环。
4.根据权利要求3所述的掩模，其中所述蛇形开口具有中心笔直部分以及两个外部弯曲部分。
5.根据权利要求4所述的掩模，其中所述弯曲部分在相同方向上弯曲。
6.根据权利要求5所述的掩模，进一步包括一组圆孔，所述一组圆孔包括两个孔子组，所述蛇形开口的所述中心笔直部分的每侧上各有一个孔子组。
7.根据权利要求6所述的掩模，其中所述蛇形开口以及所述第一孔组和第二孔组的所述孔中的每个孔具有扩口部分和笔直部分。
8.一种静电卡盘，所述静电卡盘包括：
卡盘表面；以及
位于所述卡盘表面上的凸起图案，所述图案包括：
位于所述卡盘表面的中心区域处的蛇形凸起；以及
第一组凸起，所述第一组凸起具有三个子组，所述三个子组围绕所述卡盘的周边以相等角距间隔开来。
9.根据权利要求8所述的静电卡盘，其中所述凸起图案进一步包括第二组凸起，所述第二组凸起具有三个子组，所述第二组凸起中的每个子组设置在所述第一组凸起中的两个子组之间。
10.根据权利要求9所述的静电卡盘，其中所述蛇形凸起具有中心笔直部分以及两个外部弯曲部分，并且所述凸起图案进一步包括分两个子组的一组圆形凸起，所述蛇形凸起的所述中心笔直部分的每侧上各有一个子组。
11.根据权利要求10所述的静电卡盘，其中在所述第二组凸起与所述蛇形凸起之间的所述多个凸起中的所述凸起弯曲、径向对准，并且被布置在同心环中。
12.根据权利要求10所述的静电卡盘，其中在所述第二组凸起与所述蛇形凸起之间的所述多个凸起具有介于所述静电卡盘的半径的约22％与约70％之间的径向延度。
13.根据权利要求10所述的静电卡盘，其中所述圆形凸起在所述蛇形凸起的所述中心笔直部分与所述蛇形凸起的所述外部弯曲部分之间。
14.一种用于静电卡盘组件的表面的材料组合物，所述材料组合物包括：
溅射靶材的第一层；
第二层，所述第二层位于所述第一层上方，所述第二层包含：
第一浓度的碳原子，以及
第一浓度的硅原子；以及
第三层，所述第三层位于所述第二层上方，所述第三层包括：
增大浓度的碳原子，以及
减小浓度的硅原子。
15.根据权利要求14所述的材料组合物，其中所述第二层中的所述第一浓度的硅原子在约15％与约30％之间。
CN201480061349.4A 2013-11-22 2014-11-21 用于静电卡盘表面的垫设计 Active CN105706351B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611012176.4A CN106935541B (zh) 2013-11-22 2014-11-21 用于静电卡盘表面的垫设计

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201361907924P 2013-11-22 2013-11-22
US201361907907P 2013-11-22 2013-11-22
US61/907,924 2013-11-22
US61/907,907 2013-11-22
US201462007272P 2014-06-03 2014-06-03
US62/007,272 2014-06-03
PCT/US2014/066867 WO2015077590A1 (en) 2013-11-22 2014-11-21 Pad design for electrostatic chuck surface

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201611012176.4A Division CN106935541B (zh) 2013-11-22 2014-11-21 用于静电卡盘表面的垫设计

Publications (2)

Publication Number Publication Date
CN105706351A true CN105706351A (zh) 2016-06-22
CN105706351B CN105706351B (zh) 2019-07-19

Family

ID=53180193

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480061349.4A Active CN105706351B (zh) 2013-11-22 2014-11-21 用于静电卡盘表面的垫设计
CN201611012176.4A Active CN106935541B (zh) 2013-11-22 2014-11-21 用于静电卡盘表面的垫设计

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201611012176.4A Active CN106935541B (zh) 2013-11-22 2014-11-21 用于静电卡盘表面的垫设计

Country Status (5)

Country Link
US (1) US9613846B2 (zh)
JP (1) JP6684710B2 (zh)
KR (1) KR102165695B1 (zh)
CN (2) CN105706351B (zh)
WO (1) WO2015077590A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109881184A (zh) * 2019-03-29 2019-06-14 沈阳拓荆科技有限公司 具有静电力抑制的基板承载装置
CN110406773A (zh) * 2018-04-26 2019-11-05 神农电气产业株式会社 半导体集成电路零部件用托盘及其制造方法
CN111480222A (zh) * 2018-08-30 2020-07-31 住友大阪水泥股份有限公司 静电卡盘装置及静电卡盘装置的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102288349B1 (ko) * 2014-12-09 2021-08-11 삼성디스플레이 주식회사 정전 척 시스템과, 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
KR20190017953A (ko) * 2016-07-25 2019-02-20 쿄세라 코포레이션 시료 유지구
US10832936B2 (en) 2016-07-27 2020-11-10 Lam Research Corporation Substrate support with increasing areal density and corresponding method of fabricating
US11955362B2 (en) 2017-09-13 2024-04-09 Applied Materials, Inc. Substrate support for reduced damage substrate backside
WO2019245727A1 (en) 2018-06-22 2019-12-26 Applied Materials, Inc. Methods of minimizing wafer backside damage in semiconductor wafer processing
US11114330B2 (en) 2018-08-24 2021-09-07 Axcelis Technologies, Inc. Substrate support having customizable and replaceable features for enhanced backside contamination performance
CN110158029B (zh) 2019-07-05 2020-07-17 北京北方华创微电子装备有限公司 掩膜结构和fcva设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753132A (en) * 1994-01-31 1998-05-19 Applied Materials, Inc. Method of making electrostatic chuck with conformal insulator film
US5863396A (en) * 1996-10-25 1999-01-26 Applied Materials, Inc. Method and apparatus for fabricating a wafer spacing mask on a substrate support chuck
EP1001455A1 (en) * 1998-11-12 2000-05-17 Applied Materials, Inc. Apparatus for protecting a substrate support surface and method of fabricating same
US20020101596A1 (en) * 2001-01-26 2002-08-01 Samsung Electronics Co., Ltd. Semiconductor wafer position detecting system, semiconductor device fabricating facility of using the same, and wafer position detecting method thereof
US20020189940A1 (en) * 2001-06-14 2002-12-19 Applied Materials, Inc. Substrate support with multilevel heat transfer mechanism
CN1529908A (zh) * 2001-06-28 2004-09-15 ��ķ�о����޹�˾ 陶瓷静电卡盘组件及其制备方法
US20080173638A1 (en) * 2007-01-21 2008-07-24 John Thomas Mariner Encapsulated graphite heater and process
KR20090071848A (ko) * 2007-12-28 2009-07-02 주식회사 동부하이텍 정전척(ｅｓｃ) 패드 재생용 마스크
US20090277883A1 (en) * 2008-05-09 2009-11-12 Hitachi High- Technologies Corporation Plasma processing apparatus and plasma processing method
CN102067301A (zh) * 2008-04-30 2011-05-18 艾克塞利斯科技公司 气体轴承静电夹具
CN102160167A (zh) * 2008-08-12 2011-08-17 应用材料股份有限公司 静电吸盘组件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213777A (ja) * 1996-01-31 1997-08-15 Kyocera Corp 静電チャック
JP3693077B2 (ja) * 1996-09-02 2005-09-07 信越化学工業株式会社 静電チャック
US6075375A (en) * 1997-06-11 2000-06-13 Applied Materials, Inc. Apparatus for wafer detection
US6214413B1 (en) * 1999-01-13 2001-04-10 Applied Materials, Inc. Method and apparatus for fabricating a wafer spacing mask on a substrate support chuck
US6241825B1 (en) * 1999-04-16 2001-06-05 Cutek Research Inc. Compliant wafer chuck
WO2001024581A1 (en) * 1999-09-29 2001-04-05 Tokyo Electron Limited Multi-zone resistance heater
KR20020058558A (ko) * 2000-12-30 2002-07-12 박종섭 웨이퍼 척
JP2006179693A (ja) * 2004-12-22 2006-07-06 Shin Etsu Chem Co Ltd ヒータ付き静電チャック
KR100652244B1 (ko) * 2005-07-28 2006-12-01 (주)이오엠 나선형 전극을 갖는 정전척 및 그 제조 방법
JP4339306B2 (ja) * 2005-12-07 2009-10-07 株式会社アルバック 吸着方法
JP2009198641A (ja) * 2008-02-20 2009-09-03 Nsk Ltd ワークチャック、ワーク保持方法及び露光装置
JP5043771B2 (ja) * 2008-08-02 2012-10-10 ラム リサーチ コーポレーション 静電チャック
KR101310109B1 (ko) * 2011-06-13 2013-09-23 주식회사 엠와이에스 세라믹 몸체의 가장자리에 패드가 형성된 정전기 척
JP2012129547A (ja) * 2012-02-25 2012-07-05 Tokyo Electron Ltd 基板載置台、基板処理装置、および温度制御方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753132A (en) * 1994-01-31 1998-05-19 Applied Materials, Inc. Method of making electrostatic chuck with conformal insulator film
US5863396A (en) * 1996-10-25 1999-01-26 Applied Materials, Inc. Method and apparatus for fabricating a wafer spacing mask on a substrate support chuck
EP1001455A1 (en) * 1998-11-12 2000-05-17 Applied Materials, Inc. Apparatus for protecting a substrate support surface and method of fabricating same
US20020101596A1 (en) * 2001-01-26 2002-08-01 Samsung Electronics Co., Ltd. Semiconductor wafer position detecting system, semiconductor device fabricating facility of using the same, and wafer position detecting method thereof
US20020189940A1 (en) * 2001-06-14 2002-12-19 Applied Materials, Inc. Substrate support with multilevel heat transfer mechanism
CN1529908A (zh) * 2001-06-28 2004-09-15 ��ķ�о����޹�˾ 陶瓷静电卡盘组件及其制备方法
US20080173638A1 (en) * 2007-01-21 2008-07-24 John Thomas Mariner Encapsulated graphite heater and process
KR20090071848A (ko) * 2007-12-28 2009-07-02 주식회사 동부하이텍 정전척(ｅｓｃ) 패드 재생용 마스크
CN102067301A (zh) * 2008-04-30 2011-05-18 艾克塞利斯科技公司 气体轴承静电夹具
US20090277883A1 (en) * 2008-05-09 2009-11-12 Hitachi High- Technologies Corporation Plasma processing apparatus and plasma processing method
CN102160167A (zh) * 2008-08-12 2011-08-17 应用材料股份有限公司 静电吸盘组件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110406773A (zh) * 2018-04-26 2019-11-05 神农电气产业株式会社 半导体集成电路零部件用托盘及其制造方法
CN111480222A (zh) * 2018-08-30 2020-07-31 住友大阪水泥股份有限公司 静电卡盘装置及静电卡盘装置的制造方法
CN111480222B (zh) * 2018-08-30 2024-05-28 住友大阪水泥股份有限公司 静电卡盘装置及静电卡盘装置的制造方法
CN109881184A (zh) * 2019-03-29 2019-06-14 沈阳拓荆科技有限公司 具有静电力抑制的基板承载装置
CN109881184B (zh) * 2019-03-29 2022-03-25 拓荆科技股份有限公司 具有静电力抑制的基板承载装置

Also Published As

Publication number Publication date
WO2015077590A1 (en) 2015-05-28
CN105706351B (zh) 2019-07-19
KR102165695B1 (ko) 2020-10-15
JP2016541116A (ja) 2016-12-28
KR20160088428A (ko) 2016-07-25
US20150146339A1 (en) 2015-05-28
US9613846B2 (en) 2017-04-04
CN106935541A (zh) 2017-07-07
JP6684710B2 (ja) 2020-04-22
CN106935541B (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
CN105706351A (zh) 用于静电卡盘表面的垫设计
TWI673823B (zh) 陶瓷加熱器和具有增強的晶片邊緣效能的esc
TWI720010B (zh) 利用二次電漿佈植的電漿蝕刻系統及方法
US10622196B2 (en) Plasma processing apparatus
TWI685916B (zh) 用於靜電夾盤表面之徑向向外的墊設計
JP5474967B2 (ja) ターゲットへ同時にｒｆおよびｄｃ電力を用いる極めて均一なスパッタ堆積の方法
TW571382B (en) Electrostatic chuck and substrate processing apparatus
TW200308012A (en) Reactor assembly and processing method
TW201015655A (en) Low sloped edge ring for plasma processing chamber
TW200833178A (en) Plasma confinement baffle and flow equalizer for enhanced magnetic control of plasma radial distribution
CN112708865B (zh) 用于改善薄膜均匀性的镀膜设备
TWI675434B (zh) 合併式蓋環
JP2009144236A (ja) アークイオンプレーティング装置用の蒸発源及びアークイオンプレーティング装置
TW201717262A (zh) 用於半導體製造之晶圓處理的高生產率pecvd工具
TWI811432B (zh) 蝕刻方法及電漿處理裝置
CN112514046B (zh) 静电卡盘装置及静电卡盘装置的制造方法
US20210233749A1 (en) Plasma processing apparatus
JP2011146690A (ja) イオンビーム発生装置及びこれを用いた基板処理装置と電子デバイス製造方法
TW202029841A (zh) 具有用於中空陰極放電抑制之流孔的噴淋頭面板
JP2012062573A (ja) 放電電極及び放電方法
TWI824512B (zh) 用於邊緣非均勻調諧的低阻抗電流路徑
TWI716725B (zh) 電漿處理裝置
JP7438853B2 (ja) マグネトロンスパッタリング装置
JP2024025662A (ja) フォーカスリング及びこれを含むプラズマエッチング装置
TW202141666A (zh) 具有局部化的流動控制的面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant