CN105706170A - 易失性存储器将刷新请求信号发送到存储器控制器 - Google Patents

易失性存储器将刷新请求信号发送到存储器控制器 Download PDF

Info

Publication number
CN105706170A
CN105706170A CN201480061085.2A CN201480061085A CN105706170A CN 105706170 A CN105706170 A CN 105706170A CN 201480061085 A CN201480061085 A CN 201480061085A CN 105706170 A CN105706170 A CN 105706170A
Authority
CN
China
Prior art keywords
memory
signal
controller
refresh
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480061085.2A
Other languages
English (en)
Other versions
CN105706170B (zh
Inventor
D·V·斯里拉玛吉利
J·P·金
J·徐
X·董
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105706170A publication Critical patent/CN105706170A/zh
Application granted granted Critical
Publication of CN105706170B publication Critical patent/CN105706170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

一种方法包括从存储器设备向存储器控制器发送第一信号。该第一信号向存储器控制器指示存储器设备的特定存储器单元将要被存储器设备刷新以使得该控制器可将进一步命令的发送适配到该存储器设备。

Description

易失性存储器将刷新请求信号发送到存储器控制器
相关申请的交叉引用
本申请要求共同拥有的于2013年11月11日提交的美国临时专利申请No.61/902,550、以及于2014年4月3日提交的美国非临时专利申请No.14/244,173的优先权，这两个申请的内容通过援引全部明确纳入于此。
领域
本公开一般涉及刷新存储器单元。
相关技术描述
技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络传达话音和数据分组。此外，许多此类无线电话包括被纳入于其中的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。
无线电话可包括易失性存储器设备，易失性存储器设备包括被周期性地刷新以维持数据完整性的存储器单元。易失性存储器设备可以使用内部电路系统“自刷新”存储器单元；然而，自刷新过程可能导致不同的存储器设备在不同时间由于每一存储器设备根据其自己的时间表进行刷新而不可用于存取。替换地，存储器控制器可以使用“自动刷新”过程来控制对存储器单元的刷新。然而，自动刷新过程可能忽视易失性存储器设备的特定特性(例如，温度)，这些特定特性能够影响为了维持数据完整性而应当执行刷新操作的频度。为了确保数据完整性，自动刷新过程可基于工业标准来刷新存储器单元，该工业标准产生大的保护带(例如，实际刷新过程以及基于易失性存储器设备的温度的刷新过程之间的时间区间)，该保护带在存储器设备比需要的情况下更频繁地被更新时会增加功耗。
概述
公开了用于由DRAM设备刷新存储器单元的系统和方法。易失性存储器设备(例如，动态随机存取存储器(DRAM)设备)可包括模式寄存器以存储保留简档信息。保留简档信息可对应于针对易失性存储器设备内的特定存储器单元的基于这些特定存储器单元的工艺变化和温度的刷新率。例如，易失性存储器设备的第一存储器单元组可与第一存储器单元组的第一刷新率相关联，并且易失性存储器设备的第二存储器单元组可与第二存储器单元组的第二刷新率相关联。存储器控制器可轮询模式寄存器以确定(例如，特定管芯中的)具有最短保留时间(例如，所需要/所推荐的最快刷新率)的特定存储器单元组，并且存储器控制器可将该特定存储器单元组指定为特定易失性存储器设备的“主”管芯。每个易失性存储器设备可基于与该易失性存储器设备的主管芯相关联的刷新率来对内部存储器单元执行刷新操作。
在执行刷新操作之前，易失性存储器设备可经由边带信令信道(例如，刷新在前(refresh-ahead)(RFA)总线)向存储器控制器发送RFA信号。例如，RFA信号可向存储器控制器指示将要执行内部DRAM刷新操作。每个易失性存储器设备的内部DRAM刷新操作可按与每个易失性存储器设备的主管芯相关联的速率来执行。在一个实施例中，存储器控制器可向将要执行刷新操作的易失性存储器设备发送确收信号。该确收信号指示存储器控制器已经中止发布/执行与易失性存储器设备相关联的命令并且易失性存储器设备可响应于该确收信号而执行刷新操作。在另一实施例中，存储器控制器可在接收到RFA信号之后发布/执行与易失性存储器设备相关联的命令达固定时间段。在该固定时间段期满之后，存储器控制器可中止发布/执行与易失性存储器设备相关联的命令，并且易失性存储器设备可随后执行刷新操作。
在一特定实施例中，一种装置包括能操作用于向存储器控制器发送第一信号的存储器设备。该第一信号向存储器控制器指示存储器设备的特定存储器单元将要被存储器设备刷新。
在另一特定实施例中，一种方法包括从存储器设备向存储器控制器发送第一信号。该第一信号向存储器控制器指示存储器设备的特定存储器单元将要被存储器设备刷新。
在另一特定实施例中，一种装备包括用于从存储器设备向存储器控制器发送第一信号的装置。该第一信号向存储器控制器指示存储器设备的特定存储器单元将要被存储器设备刷新。该装备还包括用于刷新该特定存储器单元的装置。
在另一特定实施例中，一种非瞬态计算机可读介质包括指令，这些指令在由存储器设备内的处理器执行时使该处理器从存储器设备向存储器控制器发送第一信号。该第一信号向存储器控制器指示存储器设备的特定存储器单元将要被存储器设备刷新。这些指令还可被执行以使处理器发起该特定存储器单元的刷新操作。
在另一特定实施例中，一种装置包括能操作用于从存储器设备接收第一信号的存储器控制器。该第一信号向存储器控制器指示存储器设备的特定存储器单元将要被存储器设备刷新。
在另一特定实施例中，一种方法包括在存储器控制器处从存储器设备接收第一信号。该第一信号向存储器控制器指示存储器设备的特定存储器单元将要被存储器设备刷新。
在另一特定实施例中，一种装备包括用于从存储器设备接收第一信号的装置。该第一信号向用于接收的装置指示存储器设备的特定存储器单元将要被存储器设备刷新。该装备还包括用于中止与特定存储器单元相关联的命令的执行以实现刷新操作。
在另一特定实施例中，一种非瞬态计算机可读介质包括指令，这些指令在由存储器设备内的处理器执行时使该处理器从存储器设备接收第一信号。该第一信号向存储器控制器指示存储器设备的特定存储器单元将要被存储器设备刷新。这些指令还可被执行以使处理器中止与特定存储器单元相关联的命令的执行以实现刷新操作。
所公开的实施例中的至少一个实施例提供的特定优点包括：通过基于易失性存储器设备的保留简档和温度来刷新存储器单元而不是根据“最差情形”刷新时间来刷新所有存储器设备的方式降低易失性存储器设备的功耗的能力。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节：附图简述、详细描述以及权利要求书。
附图简述
图1是解说能操作用于刷新存储器单元的系统的特定实施例的示图；
图2是解说能操作用于刷新存储器单元的系统的另一特定实施例的示图；
图3是使用确收信号的特定刷新方案的时序图；
图4是使用确收信号的另一特定刷新方案的时序图；
图5是使用固定定时器的特定刷新方案的时序图；
图6是使用固定定时器的另一特定刷新方案的时序图；
图7描绘了解说用于刷新存储器单元的方法的特定实施例的流程图；
图8是能操作用于根据图1-7的系统、刷新方案和方法来执行存储器单元刷新操作的无线设备的框图；以及
图9是用于制造包括能操作用于刷新存储器单元的组件的电子设备的制造过程的特定解说性实施例的数据流图。
详细描述
参照图1，示出了能操作用于刷新存储器单元的系统100的特定实施例。系统100包括存储器控制器102、第一存储器设备104(例如，第一排)和第二存储器设备106(例如，第二排)。第一存储器设备104和第二存储器设备106可以是易失性存储器设备。例如，第一存储器设备104和第二存储器设备106可以是动态随机存取存储器(DRAM)设备。存储器控制器102可以经由数据总线108且经由命令总线110耦合至存储器设备104、106。
第一存储器设备104可包括存储第一数据的第一存储器单元组134和存储第二数据的第二存储器单元组136。在一特定实施例中，第一存储器单元组134和第二存储器单元组136可对应于DRAM单元。每个存储器单元组134、136内的特定存储器单元可通过行和列来标识。每一存储器单元可以特定速率周期性地被刷新或重新能量化以便维持数据完整性(例如，保留所存储的数据值)。例如，第一和第二存储器单元组134、136可以基于存储电荷的电容器来设计，该电容器可以随时间放电。刷新可包括对电容器充电或重新能量化。
第一存储器设备104还可包括第一刷新控制器132，第一刷新控制器132被配置成生成第一存储器设备104的第一保留时间简档信息。保留时间简档信息包括指示第一存储器单元组134的第一保留时间和第二存储器单元组136的第二保留时间的数据。例如，保留时间简档信息可包括对应于第一存储器单元组134在无需充电(例如，刷新)的情况下可以维持数据完整性的时间量的数据。保留简档信息还可包括对应于第二存储器单元组136在无需充电的情况下可以维持数据完整性的时间量的数据。第一定时器130可被配置成基于保留时间简档信息来向第一刷新控制器132指示特定存储器单元组134、136何时需要被刷新。
第一存储器设备104还可包括第一温度传感器128。第一温度传感器128可监视第一存储器单元组134和第二存储器单元组136的第一温度。第一保留时间至少部分地基于存储器单元134、136的第一温度和/或与存储器单元134、136相关联的工艺变化。例如，第一保留时间可在第一温度增加时减少。
第一存储器设备104还可包括用于存储保留时间简档信息的第一专用数据存储。在一特定实施例中，第一专用数据存储可以是第一模式寄存器124。在另一特定实施例中，第一专用数据存储可以是串行存在检测(SPD)芯片。如此处所使用的，术语“专用数据存储”和“模式寄存器”可以被互换地使用。“模式寄存器”可以指代被配置成存储保留时间简档信息和/或温度信息的任何芯片、设备、和/或寄存器。
与存储器单元组134、136的保留时间相关联的初始(例如，默认)数据可在制造期间被写入第一模式寄存器124。作为非限定性示例，第一模式寄存器124可指示第一和第二存储器单元组134、136在75华氏度时可以维持数据完整性达32毫秒(例如，保留时间)。第一刷新控制器132可响应于由第一温度传感器128检测到的温度变化而调整存储器单元组134、136的保留时间。例如，第一温度传感器128可检测第一温度的变化，并且第一刷新控制器132可基于检测到的变化来调整第一保留时间。经调整的保留时间可被写入第一模式寄存器124。如参照图2更详细地解释的，存储器控制器102可周期性地轮询第一模式寄存器124以确定第一存储器设备104的“主”管芯。例如，图1中所解说的的实施例描绘了第一存储器设备104具有单个管芯(例如，包括第一模式寄存器124、第一温度传感器128、第一刷新定时器130、第一刷新控制器132、以及存储器单元134、136)。然而，在其他实施例(诸如图2中描述的实施例)中，存储器设备可包括多个管芯。
第二存储器设备106可包括存储第三数据的第三存储器单元组154和存储第四数据的第四存储器单元组156。在一特定实施例中，第三存储器单元组154和第四存储器单元组156可对应于DRAM单元。第二存储器设备106还可包括第二刷新控制器152、第二刷新定时器150、第二温度传感器148、以及第二模式寄存器144。第二刷新控制器152、第二刷新定时器150、第二温度传感器148、以及第二模式寄存器144可以按与分别参照第一刷新控制器132、第一刷新定时器130、第一温度传感器128、以及第一模式寄存器124描述的方式基本相似的方式来操作。
第一刷新控制器132可被配置成从第一存储器设备104向存储器控制器102发送第一信号(例如，“刷新在前(RFA)信息”)。该第一信号可向存储器控制器102指示第一存储器设备104的特定存储器单元将要被第一刷新控制器132刷新。例如，第一刷新控制器132可基于第一刷新定时器130期满来从第一存储器设备104接收关于第一存储器单元组134需要被刷新、第二存储器单元组136需要被刷新、或其组合的指示。第一信号可向存储器控制器102指示哪个存储器单元组134、136将被刷新。出于以下描述的示例的目的，第一信号可指示第一存储器单元组134将被刷新。第一信号可经由专用总线(例如，边带信道)发送给存储器控制器102。例如，第一信号可经由RFA总线120发送给存储器控制器102。
存储器控制器102可经由RFA总线120接收第一信号。在一个实施例中，存储器控制器102可完成与第一存储器单元组134相关联的命令集的执行。在完成该命令集的执行之后，存储器控制器102可被配置成中止与第一存储器单元组134相关联的命令的执行达刷新时间段。例如，存储器控制器102可被配置成经由命令总线110向第一刷新控制器132发送确收信号以向第一刷新控制器132指示与第一存储器单元组134相关联的命令的执行已被中止。第一刷新控制器132可在从存储器控制器102接收到确收信号之际刷新第一存储器单元组134。例如，第一刷新控制器132可响应于接收到确收信号而生成电压信号以对第一存储器单元组134的电容器充电。对电容器充电刷新第一存储器单元组134。
在另一实施例中，第一刷新控制器132可被配置成响应于发送第一信号而挂起与第一存储器单元组134相关联的刷新操作达固定时间段。该固定时间段可被编程到存储器控制器102中并且被编程到存储器设备104、106中(例如，由制造商编程和/或由行业标准定义)。存储器控制器102可被准许执行与第一存储器单元组134相关联的命令达该固定时间段。例如，存储器控制器102可在接收到第一信号之后执行与第一存储器单元组134相关联的命令集达该固定时间段。在一特定实施例中，存储器控制器102可包括定时器以确定该固定时间段的期满。在另一实施例中，存储器控制器102可包括计数器以对与该固定时间段相关联的特定时钟循环数量进行计数。响应于该固定时间段期满，存储器控制器102中止与第一存储器单元组134相关联的命令的执行并且第一刷新控制器132刷新第一存储器单元组134。
图1的系统100可使特定存储器设备能够在需要执行刷新操作时发信号通知存储器控制器102，并且存储器控制器102可在刷新操作期间中止与特定存储器设备相关联的命令执行。在特定存储器设备处经历刷新操作时，存储器控制器102可执行与其他存储器设备相关联的命令。因此，与标准“自刷新”模式相比，系统100还可提高处理效率。例如，在其他存储器单元正经历刷新操作时，系统100可使存储器控制器102能够保持活跃并且向不在经历刷新操作的存储器单元发送命令。
参照图2，示出了能操作用于刷新存储器单元的系统200的另一特定实施例。系统200包括存储器控制器102、第一存储器设备104和第二存储器设备106。存储器控制器102可以经由数据总线108且经由命令总线110耦合至存储器设备104、106。
第一存储器设备104可包括第一管芯202和第三管芯204。尽管第一存储器设备104在所解说的实施例中包括两个管芯202、204，但是在其他实施例中，第一存储器设备104可包括附加管芯。例如，第一存储器设备可包括K个管芯，其中K是大于或等于1的任何整数。
第一管芯202可包括第一模式寄存器124、第一温度传感器128、第一刷新定时器130、以及第一刷新控制器132。第一管芯202还可包括第一存储器单元组134和第二存储器单元组136。尽管第一管芯202在所解说的实施例中包括两个存储器单元组134、204，但是在其他实施例中，第一管芯202可包括附加的存储器单元组。例如，第一管芯202可包括P个存储器单元组，其中P是大于或等于1的任何整数。第三管芯204可包括第三模式寄存器224、第三温度传感器228、第三刷新定时器230、以及第三刷新控制器232。第三管芯204还可包括多个存储器单元组234、236。第三模式寄存器224、第三温度传感器228、第三刷新定时器230、以及第三刷新控制器232可关于第三管芯204以与参照图1关于第一模式寄存器124、第一温度传感器128、第一刷新定时器130、以及第一刷新控制器132所描述的方式基本相似的方式来操作。
第一温度传感器128可监视第一管芯202上的第一和第二存储器单元组134、136的第一温度。第一和第二存储器单元组134、136的第一保留时间可至少部分地基于与第一和第二存储器单元组134、136相关联的第一温度和/或工艺变化。如以上参照图1所解释的，第一刷新控制器132可被配置成生成包括第一保留时间的保留时间简档信息。第一保留时间可在第一温度增加时减少。另外，工艺变化(例如，电容器大小等)可影响第一保留时间。例如，保留时间可在第一和第二存储器单元组134、136中的电容器(例如，电容器的电容)的大小增大时增加。第一保留时间可存储在第一模式寄存器124中。以相似的方式，第三温度传感器228可监视第三管芯204上的存储器单元组234、236的第三温度。存储器单元组234、236的第三保留时间至少部分地基于与存储器单元组234、236相关联的第三温度和/或工艺变化。第三刷新控制器232可被配置成生成包括第三保留时间的保留时间简档信息。第三保留时间可在第三温度增加时减少。另外，工艺变化(例如，电容器大小等)可按与以上描述的方式基本相似的方式影响第三保留时间。第三保留时间可存储在第三模式寄存器224中。
第二存储器设备106可包括第二管芯206和第四管芯208。尽管第二存储器设备106在所解说的实施例中包括两个管芯206、208，但是在其他实施例中，第二存储器设备106可包括附加管芯。例如，第二存储器设备106可包括N个管芯，其中N是大于或等于1的任何整数。
第二管芯206可包括第二模式寄存器144、第二温度传感器148、第二刷新定时器150、以及第二刷新控制器152。第二管芯206还可包括第三存储器单元组154和第四存储器单元组156。尽管第二管芯206在所解说的实施例中包括两个存储器单元组154、156，但是在其他实施例中，第二管芯206可包括附加的存储器单元组。例如，第二管芯206可包括Q个存储器单元组，其中Q是大于或等于1的任何整数。第四管芯208可包括第四模式寄存器244、第四温度传感器248、第四刷新定时器250、以及第四刷新控制器252。第四管芯208还可包括多个存储器单元组254、256。第四模式寄存器244、第四温度传感器248、第四刷新定时器250、以及第四刷新控制器252可关于第四管芯204以与参照图1关于第二模式寄存器244、第二温度传感器148、第二刷新定时器150、以及第二刷新控制器152所描述的方式基本相似的方式来操作。
第二温度传感器148可监视第二管芯206上的第三和第四存储器单元组154、156的第二温度。第三和第四存储器单元组154、156的第二保留时间可至少部分地基于与第三和第四存储器单元组154、156相关联的第二温度和/或工艺变化。第二刷新控制器152可被配置成生成包括第二保留时间的保留时间简档信息。第二保留时间可在第二温度增加时减少。另外，工艺变化(例如，电容器大小等)可按与以上描述的方式基本相似的方式影响第二保留时间。以相似的方式，第四温度传感器248可监视第四管芯208上的存储器单元组254、256的第四温度。存储器单元组254、256的第四保留时间至少部分地基于与存储器单元组254、256相关联的第四温度和/或工艺变化。第四刷新控制器252可被配置成生成包括第四保留时间的保留时间简档信息。第四保留时间可在第四温度增加时减少。另外，工艺变化(例如，电容器大小等)可按与以上描述的方式基本相似的方式影响第四保留时间。第四保留时间可存储在第四模式寄存器244中。
存储器控制器102可被配置成经由数据总线108访问存储在模式寄存器124、144、224、244中的数据。在一特定实施例中，数据总线108可以是被配置成传达来自每一模式寄存器124和224或144和244的8位数据的32位总线。存储器控制器102可被配置成分别从第一模式寄存器124和第三模式寄存器224周期性地读取第一管芯202的第一保留时间和第三管芯204的第三保留时间。例如，存储器控制器102可跟踪第一管芯202与第三管芯204之间随时间的保留时间变化。存储器控制器102可将第一保留时间与第三保留时间进行比较并且基于该比较来选择“主”管芯。如本文所使用的，主管芯对应于特定存储器设备的具有最小保留时间的管芯。例如，响应于确定第三保留时间大于第一保留时间，存储器控制器102可将第一管芯202选择为第一存储器设备104的主管芯。替换地，存储器控制器102可响应于确定第一保留时间大于第三保留时间而将第三管芯204选择为第一存储器设备104的主管芯。
以相似的方式，存储器控制器102可被配置成分别从第二模式寄存器144和第四模式寄存器244周期性地读取第二管芯206的第二保留时间和第四管芯208的第四保留时间。例如，存储器控制器102可跟踪第二管芯206与第四管芯208之间随时间的保留时间变化。存储器控制器102可将第二保留时间与第四保留时间进行比较并且基于该比较来选择主管芯。例如，响应于确定第四保留时间大于第二保留时间，存储器控制器102可将第二管芯206选择为第二存储器设备106的主管芯。替换地，存储器控制器102可响应于确定第四保留时间大于第二保留时间而将第四管芯208选择为第二存储器设备106的主管芯。
主管芯可驱动刷新在前(RFA)边带信令。例如，如果第一管芯202是第一存储器设备104的主管芯，则第一刷新控制器132可经由RFA总线120向存储器控制器102发送RFA信号(例如，第一信号)。类似地，如果第三管芯204是第一存储器设备104的主管芯，则第三刷新控制器232可经由RFA总线120向存储器控制器102发送RFA信号。RFA信号可向存储器控制器102指示刷新第一存储器设备104的存储器单元134、136、234、236的请求。RFA信号可在基于第一存储器设备104的主管芯的刷新率(例如，保留时间)的时间被发送给存储器控制器102。第一存储器设备104的其余管芯(例如，不具有最短保留时间的管芯)以与主管芯相同的速率(或基本相同的速率)被刷新。
类似地，如果第二管芯206是第二存储器设备106的主管芯，则第二刷新控制器152可经由RFA总线120向存储器控制器102发送第二RFA信号。如果第四管芯208是第二存储器设备106的主管芯，则第四刷新控制器252可经由RFA总线120向存储器控制器102发送RFA信号。第二RFA信号可向存储器控制器102指示刷新第二存储器设备106的存储器单元154、156、254、256的请求。
图2的系统200可使第一和第二存储器设备104、106能够分别以基于第一存储器设备104的主管芯的保留时间和第二存储器设备106的主管芯的保留时间的刷新率来执行内部刷新操作。例如，系统200可利用位于存储器设备104、106上的温度传感器128、148、228、248来确定存储器单元104、106的每个主管芯的保留时间。因此，保留时间可基于存储器单元的具体特性(例如，温度和工艺变化)，并且可以长于标准化或“最差情形”保留时间，诸如由电子器件工程联合委员会(JEDEC)标准所指定的保留时间(例如，32毫秒刷新时间)。特定存储器设备可发信号通知存储器控制器102以请求执行刷新操作，并且存储器控制器102可在刷新操作期间中止与该特定存储器设备相关联的命令执行。在特定存储器设备处经历刷新操作时，存储器控制器102可执行与其他存储器设备相关联的命令。因此，与标准“自刷新”模式相比，系统200可提高处理效率。例如，在其他存储器单元正经历刷新操作时，系统200可使存储器控制器102能够保持活跃并且向不在经历刷新操作的存储器单元发送命令。
参照图3，示出了使用确收信号的刷新方案的时序图300的特定解说性实施例。时序图300是关于图1的系统100的组件来描述的。例如，时序图300描绘了在12个时钟循环的时段期间图1的系统100的命令总线110和RFA总线120上的信令活动。
在第一时钟循环期间，存储器控制器102可经由命令总线110发布/执行读命令R(B1,R1)以读取存储在第一存储器设备104(例如，第一排(R1))的第一存储器单元组134(B1)中的数据。在第二时钟循环期间，第一刷新控制器132可经由RFA总线120向存储器控制器102发送或断言第一信号(例如，RFA信号)。例如，在第二时钟循环期间可经由RFA总线120向存储器控制器102传送逻辑高电压电平信号(例如，逻辑“1”)以指示特定存储器单元需要被刷新(例如，“RFA指示”)。标识哪些存储器单元需要被刷新的信息可在初始逻辑高电压电平信号之后在RFA总线120上被串行地传送。例如，“刷新位置指示符”可以在第三、第三和第五时钟循环上经由RFA总线120被串行地传送给存储器控制器102。在该解说性实施例中，刷新位置指示符(“100”)可指示需要被刷新的存储器单元是第一排(R1)中的第一存储器单元组134(B1)。
存储器控制器102可在RFA总线120上接收到第一信号之后继续执行与第一存储器单元组134相关联的命令达特定时间段。例如，在第三到第七时钟循环期间，存储器控制器102可经由命令总线110发布/执行一个或多个读命令R(B1，R1)以读取存储在第一存储器单元组134中的数据。然而，响应于完成与第一存储器单元组134相关联的所有命令的执行，存储器控制器102可中止执行第一存储器单元组134上的命令并且可向第一刷新控制器132发布第一确收信号。例如，在该解说性实施例中，存储器控制器102可在第八时钟循环期间经由命令总线110向第一刷新控制器132发布第一确收信号RFA_ACK(R1)。第一确收信号RFA_ACK(R1)可向第一刷新控制器132指示与第一排(R1)(包括第一存储器单元组134)相关联的命令的执行已被中止达第一刷新时间段(例如，第九、第十、和第十一时钟循环)。
在第一刷新时间段期间，第一刷新控制器132刷新第一存储器单元组134和第二存储器单元组136。此外，存储器控制器102可在第一刷新时间段期间执行与其他排(例如，第二存储器设备106)相关联的其他命令。例如，存储器控制器102可在第十时钟循环期间执行读命令R(B3，R2)以读取位于第二排(R2)(例如，第二存储器设备106)中的第三存储器单元组154(B3)处的数据。
在第一刷新时间段期满之后(例如，在第十一时钟循环之后)，存储器控制器102可恢复发布/执行与(现在已被刷新的)第一存储器设备104内的存储器单元相关联的命令。例如，存储器控制器102可执行写命令W(B1，R1)以将数据写入第一存储器设备104的第一存储器单元组134。
实现由图3的时序图300解说的刷新方案使存储器控制器102能够在第一存储器设备104正经历刷新操作时向第二存储器设备106执行命令。例如，在第一排的第一刷新时间段期间，存储器控制器102可保持活跃并且向第二存储器设备106发布命令(例如，R(B3，R2))。因此，在其中第一存储器设备104中的存储器单元134、136和第二存储器设备106中的存储器单元154、156具有不同保留时间的情景中，存储器控制器102可在一个存储器设备正在被刷新时向另一个存储器设备执行命令。
参照图4，示出了使用确收信号的刷新方案的时序图400的另一特定解说性实施例。时序图400是关于图1的系统100的组件来描述的。时序图400纳入了参照图3描述的命令总线110和RFA总线120上的信令活动。
如参照图3所描述的，在第一到第四时钟循环期间，RFA总线120上的活动可与第一刷新控制器132相关联。在第五时钟循环期间，第二刷新控制器152可经由RFA总线120向存储器控制器102发送第二信号(例如，RFA信号)。例如，在第五时钟循环期间可经由RFA总线120向存储器控制器102传送逻辑高电压电平信号以指示特定存储器单元需要被刷新(例如，“RFA指示”)。标识哪些存储器单元需要被刷新的信息可在初始逻辑高电压电平信号之后在RFA总线120上被串行传送。例如，“刷新位置指示符(“001”)”可以在第六、第七和第八时钟循环上经由RFA总线120被串行地传送给存储器控制器102。在该解说性实施例中，刷新位置指示符(“001”)可指示需要被刷新的存储器单元是第二排(R2)(例如，第二存储器设备106)中的第四存储器单元组156(B4)。
在该解说性实施例中，来自第一刷新控制器132的第一RFA信号和来自第二刷新控制器152的第二RFA信号可交叠。例如，第一RFA信号可以是在第二、第三、第四、和第五时钟循环上传送的4比特信号，如参照图3所描述的。第二RFA信号可以是在第五、第六、第七、和第八时钟循环上传送的4比特信号。在此情景中，存储器控制器102可延迟向第二刷新控制器152发送(与第二RFA信号相关联的)第二确收信号以使第一存储器设备104与第二存储器设备106之间的刷新操作错开。例如，存储器控制器102可在第十一时钟循环(例如，第一刷新时间段的最后一个时钟循环)期间经由命令总线110向第二刷新控制器152发布第二确收信号RFA_ACK(R2)。第二确收信号RFA_ACK(R2)向第二刷新控制器152指示与第二排(R2)(包括第四存储器单元组156)相关联的命令的执行已被中止达第二刷新时间段。第二排(R2)的第二刷新时间段可在第一刷新时间段结束之后(例如，在第十一时钟循环之后)开始。在第二刷新时间段期间，第二刷新控制器152可刷新第三存储器单元组154和第四存储器单元组156，而第一和第二存储器单元组134、136可供用于读/写操作。
实现由图4的时序图400解说的刷新方案可实现增强的系统性能。例如，使第一存储器设备104和第二存储器设备106的刷新操作错开使存储器控制器102能够在一个存储器设备104、106正经历刷新操作时继续向另一个存储器设备104、106执行命令。
参照图5，示出了使用固定定时器的刷新方案的时序图500的特定解说性实施例。时序图500是关于图1的系统100的组件来描述的。例如，时序图500描绘了在12个时钟循环的时段期间图1的系统100的命令总线110和RFA总线120上的信令活动。
第一到第五时钟循环中的操作可如参照图3所描述的那样进行。虽然在图3中，第一刷新控制器132在执行刷新之前等待确收信号，但是在图5中，第一刷新控制器132被配置成响应于发送第一信号而挂起刷新操作达第一固定时间段并且在第一固定时间段之后开始刷新。例如，第一刷新控制器132可在第六、第七和第八时钟循环期间挂起刷新操作。第一固定时间段可在制造期间被编程到存储器控制器102中并且被编程到第一存储器设备104中。在图5的解说性实施例中，第一固定时间段是3个时钟循环。在第一固定时间段期间，存储器控制器102可发布/执行与第一存储器单元组134相关联的命令。例如，在该解说性实施例中，存储器控制器102可在第八时钟循环期间(例如，在第一固定时间段期间)经由命令总线110发布/执行读命令R(B1,R1)以读取存储在第一存储器单元组134中的数据。第一存储器设备104还可在第一固定时间段期间执行与第一存储器单元组134相关联的命令。
在第一固定时间段期满时，存储器控制器102可被配置成自动中止与第一存储器单元组134相关联的命令的执行，并且第一刷新控制器132可被配置成自动开始刷新第一存储器单元组134和第二存储器单元组136。例如，在第八时钟循环结束时，存储器控制器102可中止向第一排(例如，第一存储器设备104)执行命令达第一刷新时间段。在第一刷新时间段期间(例如，在第九、第十、和第十一时钟循环期间)，第一刷新控制器132可刷新第一存储器单元组134并且存储器控制器102可向其他排发布/执行命令。例如，存储器控制器102可在第十时钟循环期间发布读命令R(B4，R2)以读取第二存储器设备106的第四存储器单元组156中的数据。
在第一刷新时间段期满之后(例如，在第十一时钟循环之后)，存储器控制器102可向第一存储器设备104发布其他命令。例如，存储器控制器102可执行写命令W(B1，R1)以将数据写入第一存储器设备104的第一存储器单元组134。第一刷新控制器132可在第一刷新时间段之后经由RFA总线120向存储器控制器102断言另一RFA信号。
实现由图5的时序图500解说的刷新方案减少了命令总线110上的由前述向第一刷新控制器132传达确收信号所导致的话务。例如，与如参照图3所描述的在第八时钟循环期间发布确收信号不同，利用第一固定时间段来发起刷新操作使存储器控制器102能够在第八时钟循环期间向第一存储器单元组134发布命令(例如，R(B1，R1))。
参照图6，示出了使用固定定时器的刷新方案的时序图600的另一特定解说性实施例。时序图600是关于图1的系统100的组件来描述的。时序图600纳入了参照图5描述的命令总线110和RFA总线120上的信令活动。
如参照图5所描述的，在第一到第四时钟循环期间，RFA总线120上的活动可与第一刷新控制器132相关联。在第五时钟循环期间，第二刷新控制器152可经由RFA总线120向存储器控制器102发送第二信号(例如，RFA信号)。例如，在第五时钟循环期间可经由RFA总线120向存储器控制器102传送逻辑高电压电平信号以指示特定存储器单元需要被刷新。标识哪些存储器单元需要被刷新的信息可在初始逻辑高电压电平信号之后在RFA总线120上被串行传送。例如，“刷新位置指示符(“001”)”可以在第六、第七和第八时钟循环上经由RFA总线120被串行地传送给存储器控制器102。在该解说性实施例中，刷新位置指示符(“001”)可指示需要被刷新的存储器单元是第二排(R2)(例如，第二存储器设备106)中的第四存储器单元组156(B4)。
第二刷新控制器152可被配置成响应于发送第二信号而挂起刷新操作达第二固定时间段。例如，第二刷新控制器152可在第九、第十和第十一时钟循环期间(例如，在第一刷新时间段期间)挂起刷新操作。第二固定时间段可在制造期间被编程到存储器控制器102中并且被编程到第二存储器设备106中。在第二固定时间段期间，存储器控制器102可发布/执行与第四存储器单元组156相关联的命令。例如，在该解说性实施例中，存储器控制器102可在第十时钟循环期间经由命令总线110发布/执行读命令R(B4,R2)以读取存储在第四存储器单元组156(B4)中的数据。第二存储器设备106还可在第二固定时间段期间执行与第四存储器单元组156相关联的命令。
在第二固定时间段期满时，存储器控制器102被配置成中止与第四存储器单元组156相关联的命令的执行，并且第二刷新控制器152被配置成刷新第四存储器单元组156。例如，在第十一时钟循环结束时，存储器控制器102可中止向第二排(例如，第二存储器设备106)执行命令达第二刷新时间段。在第二刷新时间段期间，第二刷新控制器152可刷新第四存储器单元组156并且存储器控制器102可向其他排发布/执行命令。例如，存储器控制器102可发布写命令W(B1，R1)以将数据写入第一存储器设备104的第一存储器单元组134。
实现由图6的时序图600解说的刷新方案可实现增强的系统性能。例如，使第一存储器设备104和第二存储器设备106的刷新操作错开使存储器控制器102能够在一个存储器设备104、106正经历刷新操作时继续向另一个存储器设备104、106执行命令。
参照图7，示出了解说用于刷新存储器单元的方法700、710的特定实施例的流程图。图7的第一方法700可以由存储器设备(诸如图1的第一存储器设备104和/或图1的第二存储器设备106)执行。图7的第二方法710可以由存储器控制器(诸如图1-2的存储器控制器102)执行。
第一方法700可包括在702，从存储器设备向存储器控制器发送第一信号。例如，图1的第一刷新控制器132可从第一存储器设备104向存储器控制器102发送第一信号(例如，RFA信号)。该第一信号可向存储器控制器102指示第一存储器设备106的特定存储器单元将要被第一刷新控制器132刷新。例如，第一信号可向存储器控制器102指示哪个存储器单元组134、136将被刷新。如参照图3-6所描述的，第一信号可包括指示需要被刷新的存储器单元是第一排(R1)中的第一存储器单元组134(B1)的刷新位置指示符(“100”)。
第一方法700进一步包括在704，刷新特定存储器单元。例如，在一特定实施例中，第一刷新控制器132可响应于从存储器控制器102接收到确收信号而刷新第一存储器单元组134。例如，如参照图2-3所描述的，存储器控制器102可在第八时钟循环期间经由命令总线110向第一刷新控制器132发布第一确收信号RFA_ACK(R1)。第一确收信号RFA_ACK(R1)向第一刷新控制器132指示与第一排(R1)(包括第一存储器单元组134)相关联的命令的执行已被中止达第一刷新时间段(例如，第九、第十、和第十一时钟循环)。在第一刷新时间段期间，第一刷新控制器132可刷新第一存储器单元组134。
在另一特定实施例中，第一刷新控制器132可响应于固定时间段期满而刷新第一存储器单元组134。例如，如参照图5-6所描述的，在第一固定时间段期满时，存储器控制器102中止与第一存储器单元组134相关联的命令的执行，并且第一刷新控制器132刷新第一存储器单元组134。例如，在第八时钟循环结束时，存储器控制器102中止向第一排(例如，第一存储器设备104)执行命令达第一刷新时间段。在第一刷新时间段期间(例如，在第九、第十、和第十一时钟循环期间)，第一刷新控制器132刷新第一存储器单元组134并且存储器控制器102可向其他排发布/执行命令。
第一方法700可由图1的存储器设备104、106中的至少一者执行，而第二方法710可由图1的存储器控制器102执行。第二方法710可包括在712，在存储器控制器处从存储器设备接收第一信号。例如，在图1中，存储器控制器102可经由RFA总线120接收第一信号(例如，RFA信号)。该第一信号可向存储器控制器102指示第一存储器设备106的特定存储器单元将要被第一刷新控制器132刷新。例如，第一信号可向存储器控制器102指示哪个存储器单元组134、136将被刷新。如参照图2-5所描述的，第一信号可包括指示需要被刷新的存储器单元是第一排(R1)中的第一存储器单元组134(B1)的刷新位置指示符(“100”)。
在712，与特定存储器单元相关联的命令的执行可被中止以实现刷新操作。例如，存储器控制器102可协调关联于特定存储器单元的命令的执行和关联于特定存储器单元的刷新操作，以便在特定存储器单元正经历刷新操作时不执行这些命令。在一特定实施例中，存储器控制器102可向第一存储器设备104发送确收信号以指示给第一存储器设备104的命令已被中止达刷新时间段。如参照图2所描述的，存储器控制器102在第八时钟循环期间经由命令总线110向第一刷新控制器132发布第一确收信号RFA_ACK(R1)。第一确收信号RFA_ACK(R1)向第一刷新控制器132指示与第一排(R1)(包括第一存储器单元组134)相关联的命令的执行已被中止达第一刷新时间段(例如，第九、第十、和第十一时钟循环)。在第一刷新时间段期间，第一刷新控制器132可刷新第一存储器单元组134。
在另一特定实施例中，存储器控制器102可在接收到第一信号之后执行与特定存储器单元相关联的命令达固定时间段，并且响应于该固定时间段期满而中止执行。如参照图5所描述的，在第一固定时间段期间，存储器控制器102可发布/执行与第一存储器单元组134相关联的命令。例如，存储器控制器102在第八时钟循环期间(例如，在第一固定时间段期间)经由命令总线110发布读命令R(B1,R1)以读取存储在第一存储器单元组134中的数据。在第一固定时间段期满时，存储器控制器102中止与第一存储器单元组134相关联的命令的执行，并且第一刷新控制器132刷新第一存储器单元组134。
与标准“自刷新”模式相比，图7的方法700、710可提高处理效率。例如，在特定存储器单元正经历刷新操作时，方法700、710使存储器控制器102能够保持活跃并且向不在经历刷新操作的存储器单元发送命令。
在特定实施例中，图7的方法700、710可经由处理单元(诸如中央处理单元(CPU)、数字信号处理器(DSP)或控制器)的硬件(例如，现场可编程门阵列(FPGA)器件、专用集成电路(ASIC)等)、经由固件设备、或其任何组合来实现。作为示例，方法700、710可以由执行指令的处理器来执行。图1-7由此解说了包括刷新存储器设备的存储器单元的系统、刷新方案和方法的示例。
参照图8，描绘了无线通信设备的特定解说性实施例的框图并将其一般地标示为800。设备800包括耦合至存储器832的处理器810(例如，中央处理单元(CPU)、数字信号处理器(DSP)等)。存储器832可包括可由处理器810和/或图1-2的存储器控制器102执行的指令860以执行本文所公开的方法和过程，诸如图7的方法和图3-6中公开的刷新方案。
存储器832可以是存储器设备，诸如随机存取存储器(RAM)、磁阻随机存取存储器(MRAM)、自旋转移矩MRAM(STT-MRAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、或压缩碟只读存储器(CD-ROM)。存储器设备可包括在由计算机(例如，存储器控制器120和/或处理器810)执行时可以使计算机执行图7的方法700、710的至少一部分的指令(例如，指令860)。图1-2的第一存储器设备104和图1-2的第二存储器设备106可以耦合至存储器控制器102。尽管解说了两个存储器设备104、106，但在其它实施例中，可以将附加的存储器设备耦合至存储器控制器102。作为非限制性示例，七个附加的存储器设备可以耦合至存储器控制器102。
图8还示出了耦合至处理器810和显示器828的显示控制器826。编码器/解码器(CODEC)834可耦合至处理器810，如图所示。扬声器836和话筒838可耦合至CODEC834。图8还示出无线控制器840被耦合至处理器810和天线842。在一特定实施例中，处理器810、显示器控制器826、存储器832、CODEC834以及无线控制器840被包括在系统级封装或片上系统设备(例如，移动站调制解调器(MSM))822中。在一特定实施例中，输入设备830(诸如触摸屏和/或小键盘)和电源844被耦合至片上系统设备822。此外，在特定实施例中，如图8中所解说的，显示器828、输入设备830、扬声器836、话筒838、天线842和电源844在片上系统设备822外部。然而，显示器828、输入设备830、扬声器836、话筒838、天线842和电源844中的每一者可被耦合到片上系统设备822的组件，诸如接口或控制器。
结合所描述的实施例，第一装备包括用于从存储器设备向存储器控制器发送第一信号(例如，RFA信号)的装置。该第一信号向存储器控制器指示存储器设备的特定存储器单元将要被存储器设备刷新。例如，用于发送第一信号的装置可包括图1-2的第一刷新控制器132、图1-2的第二刷新控制器152、图2的第三刷新控制器232、图2的第四刷新控制器252、图1-2的第一存储器设备、图1-2的第二存储器设备106、图1-2的RFA总线、用于发送第一信号的一个或多个其他设备、电路、模块或指令，或其任何组合。
第一装备还可包括用于刷新特定存储器单元的装置。例如，用于刷新特定存储器单元的装置可包括图1-2的第一刷新控制器132、图1-2的第一刷新定时器130、图1-2的第二刷新控制器152、图1-2的第二刷新定时器150、图2的第三刷新控制器232、图2的第三刷新定时器230、图2的第四刷新控制器242、图2的第四刷新定时器550、图1-2的第一存储器设备104、图1-2的第二存储器设备106、用于刷新特定存储器单元的一个或多个其他设备、电路、模块、或指令、或其任何组合。
结合所描述的实施例，第二装备包括用于从存储器设备接收第一信号(例如，RFA信号)的装置。该第一信号向用于接收的装置指示存储器设备的特定存储器单元将要被存储器设备刷新。用于接收第一信号的装置可包括图1-2的存储器控制器102、图1-2的RFA总线120、用于接收第一信号的一个或多个其他设备、电路、模块、或指令、或其任何组合。
第二装备还可包括用于中止与特定存储器单元相关联的命令的执行以实现刷新操作的装置。例如，用于中止与特定存储器单元相关联的命令的执行的装置可包括图1-2的存储器控制器102、图1-2的命令总线110、用于中止与特定存储器单元相关联的命令的执行的一个或多个其他设备、电路、模块、或指令、或其任何组合。
上文公开的设备和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造设备的制造处理人员。结果得到的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。芯片接着被部署在各个设备中，诸如通信设备(例如，移动电话)、平板、膝上型计算机、个人数字助理(PDA)、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、固定位置数据单元、或计算机。图9描绘了电子设备制造过程900的特定解说性实施例。
物理器件信息902在制造过程900处(诸如在研究计算机906处)被接收。物理器件信息902可包括表示半导体设备的至少一个物理性质的设计信息，该半导体设备诸如是包括图1的系统100、图2的系统200或其任何组合的设备。例如，物理器件信息902可包括经由耦合至研究计算机904的用户接口906输入的物理参数、材料特性、以及结构信息。研究计算机906包括耦合至计算机可读介质(诸如存储器908)的处理器910，诸如一个或多个处理核。存储器910可存储计算机可读指令，其可被执行以使处理器908将物理器件信息902转换成遵循某一文件格式并生成库文件912。
在一特定实施例中，库文件912包括至少一个包括经转换的设计信息的数据文件。例如，库文件912可包括被提供与电子设计自动化(EDA)工具920联用的半导体设备的库，该半导体设备包括图1的系统100、图2的系统200、或其任何组合。
库文件912可在设计计算机914处与EDA工具920协同使用，设计计算机914包括耦合至存储器918的处理器816，诸如一个或多个处理核。EDA工具920可作为处理器可执行指令被存储在存储器918处以使得设计计算机914的用户能够设计库文件912的设备，该设备包括图1的系统100、图2的系统200、或其任何组合。例如，设计计算机914的用户可经由耦合至设计计算机914的用户接口924来输入电路设计信息922。电路设计信息922可包括表示半导体设备的至少一个物理性质的设计信息，该半导体设备包括图1的系统100、图2的系统200、或其任何组合。为了解说，电路设计性质可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示半导体器件的物理性质的其他信息。
设计计算机914可被配置成转换设计信息(包括电路设计信息922)以遵循某一文件格式。作为解说，该文件格式化可包括以分层格式表示关于电路布局的平面几何形状、文本标记、及其他信息的数据库二进制文件格式，诸如图形数据系统(GDSII)文件格式。设计计算机914可被配置成生成包括经转变的设计信息的数据文件，诸如包括描述包括图1的系统100、图2的系统200、或其任何组合的设备的信息的GDSII文件926。为了解说，数据文件可包括对应于包括图1的系统100、图2的系统200、或其任何组合的片上系统(SOC)且还包括SOC内的附加电子电路和组件的信息。
GDSII文件926可以在制造过程928处被接收以根据GDSII文件926中的经转换信息来制造包括图1的系统100、图2的系统200、或其任何组合的半导体设备。例如，设备制造过程可包括将GDSII文件926提供给掩模制造商930以创建一个或多个掩模，诸如用于与光刻处理联用的掩模，其被解说为代表性掩模932。掩模932可在制造过程期间被用于生成一个或多个晶片933，晶片933可被测试并被分成管芯，诸如代表性管芯936。管芯936包括包含图1的系统、图2的系统200、或其任何组合的电路。
在一特定实施例中，制造过程928可由处理器934来发起或控制。处理器934可访问包括可执行指令937(诸如计算机可读指令或处理器可读指令)的存储器935。可执行指令可包括可由计算机(诸如处理器934)执行的一个或多个指令。制造过程928可由全自动化或部分自动化的制造系统来实现。例如，制造过程928可以是自动化的，并且可以根据调度来执行处理步骤。制造系统可包括用于执行一个或多个操作以形成电子器件的制造装备(例如，处理工具)。
该制造系统可具有分布式架构(例如，层级结构)。例如，该制造系统可包括根据该分布式架构分布的一个或多个处理器(诸如处理器934)、一个或多个存储器(诸如存储器935)、和/或控制器。该分布式架构可包括控制和/或发起一个或多个低级系统的操作的高级处理器。例如，制造过程928的高级部分可包括一个或多个处理器(诸如处理器934)，并且低级系统可各自包括一个或多个相应控制器或可受其控制。特定低级系统的特定控制器可从高级系统接收一个或多个指令(例如，命令)、可向下级模块或处理工具发布子命令、以及可反过来向高级系统传达状态数据。一个或多个低级系统中的每个低级系统可与一件或多件相应制造装备(例如，处理工具)相关联。在一特定实施例中，该制造系统可包括分布在该制造系统中的多个处理器。例如，该制造系统的低级系统组件的控制器可包括处理器，诸如处理器934。
替换地，处理器934可以是该制造系统的高级系统、子系统、或组件的一部分。在另一实施例中，处理器934包括制造系统的各种等级和组件处的分布式处理。
管芯936可被提供给封装过程938，其中管芯936被纳入到代表性封装940中。例如，封装940可包括单个管芯936或多个管芯，诸如系统级封装(SiP)安排。封装940可被配置成遵循一个或多个标准或规范，诸如电子器件工程联合委员会(JEDEC)标准。
关于封装940的信息可诸如经由存储在计算机946处的组件库被分发给各产品设计者。计算机946可包括耦合至存储器950的处理器948，诸如一个或多个处理核。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器950处以处理经由用户接口944从计算机946的用户接收的PCB设计信息942。PCB设计信息942可包括封装在电路板上的半导体设备的物理定位信息、对应于包括包含图1的系统100、图2的系统200或其任何组合的设备的封装940的经封装的半导体设备。
计算机946可被配置成转换PCB设计信息942以生成数据文件，诸如具有包括经封装的半导体设备在电路板上的物理定位信息、以及电连接(诸如迹线和通孔)的布局的数据的GERBER文件952，其中经封装的半导体设备对应于封装940，包括图1的系统100、图2的系统200、或其任何组合。在其他实施例中，由经转换的PCB设计信息生成的数据文件可具有GERBER格式以外的其他格式。
GERBER文件952可在板组装过程954处被接收并且被用于创建根据GERBER文件952内存储的设计信息来制造的PCB，诸如代表性PCB956。例如，GERBER文件952可被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB956可填充有电子组件(包括封装940)以形成代表性印刷电路组装件(PCA)958。
PCA958可在产品制造过程960处被接收，并被集成到一个或多个电子设备中，诸如第一代表性电子设备962和第二代表性电子设备964。作为解说的非限定性示例，第一代表性电子设备962、第二代表性电子设备964、或者这两者可选自下组：通信设备(例如，移动电话)、平板、膝上型计算机、个人数字助理(PDA)、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、固定位置的数据单元、以及计算机，其中集成了图1的系统100、图2的系统200、或其任何组合。作为另一解说性而非限定性示例，电子设备962和964中的一者或多者可以是远程单元(诸如移动电话)、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用全球定位系统(GPS)的设备、导航设备、位置固定的数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。除了根据本公开的教导的远程单元以外，本公开的实施例可合适地用在包括具有存储器和片上电路系统的有源集成电路系统的任何设备中。
包括图1的系统100、图2的系统200、或其任何组合的设备可以如在解说性过程900中所描述的那样被制造、处理、并纳入到电子设备中。例如，图1的存储器控制器102、图1的第一存储器设备104、图1的第二存储器设备106、或其组合可被集成到电子设备中的管芯中。电子设备可包括通信设备、平板设备、膝上型设备、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、固定位置数据单元、或计算机。关于图1-8公开的各实施例的一个或多个方面可被包括在各个处理阶段，诸如被包括在库文件912、GDSII文件926、以及GERBER文件952内，以及被存储在研究计算机910的存储器906、设计计算机918的存储器914、计算机950的存储器946、在各个阶段(诸如在板组装过程954处)使用的一个或多个其他计算机或处理器的存储器(未示出)处，并且还被纳入到一个或多个其他物理实施例中，诸如掩模932、管芯936、封装940、PCA958、其他产品(诸如原型电路或设备(未示出))中、或者其任何组合。尽管描绘了从物理器件设计到最终产品的各个代表性生产阶段，然而在其他实施例中可使用较少的阶段或可包括附加阶段。类似地，过程900可由单个实体或由执行过程900的各个阶段的一个或多个实体来执行。
本领域技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑块、配置、模块、电路、和算法步骤可实现为电子硬件、由处理设备(诸如硬件处理器)执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是可执行软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文所公开的实施例描述的方法或算法的各个步骤可直接用硬件、由处理器执行的软件模块或这两者的组合来实现。软件模块可驻留在存储器设备中，诸如随机存取存储器(RAM)、磁阻随机存取存储器(MRAM)、自旋转移矩MRAM(STT-MRAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、或压缩碟只读存储器(CD-ROM)。示例性存储器设备被耦合到处理器，以使得处理器能从/向该存储器设备读取/写入信息。在替换方案中，存储器设备可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中定义的原理可被应用于其他实施例而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。

Claims (30)

1.一种方法，包括：
从存储器设备向存储器控制器发送第一信号，其中所述第一信号向所述存储器控制器指示所述存储器设备的特定存储器单元将要被所述存储器设备刷新。
2.如权利要求1所述的方法，其特征在于，所述第一信号是经由专用总线发送的。
3.如权利要求1所述的方法，其特征在于，进一步包括经由命令总线从所述存储器控制器接收确收信号。
4.如权利要求3所述的方法，其特征在于，所述存储器控制器响应于发送所述确收信号而中止与所述特定存储器单元相关联的命令的执行达刷新时间段。
5.如权利要求3所述的方法，其特征在于，进一步包括响应于接收所述确收信号而刷新所述特定存储器单元。
6.如权利要求1所述的方法，其特征在于，进一步包括：
响应于发送所述第一信号而挂起与所述特定存储器单元相关联的刷新操作达固定时间段；以及
响应于所述固定时间段期满而刷新所述特定存储器单元。
7.如权利要求6所述的方法，其特征在于，所述存储器控制器被准许在所述固定时间段期间执行与所述特定存储器单元相关联的命令。
8.如权利要求6所述的方法，其特征在于，所述存储器控制器在所述固定时间段期间执行与特定存储器单元相关联的命令。
9.如权利要求6所述的方法，其特征在于，所述存储器控制器响应于所述固定时间段期满而中止与所述特定存储器单元相关联的命令的执行。
10.如权利要求1所述的方法，其特征在于，所述存储器设备是易失性存储器设备。
11.如权利要求1所述的方法，其特征在于，所述存储器设备是动态随机存取存储器(DRAM)设备。
12.如权利要求1所述的方法，其特征在于，向所述存储器控制器发送所述第一信号是由集成到所述存储器设备中的处理器发起的。
13.一种方法，包括：
在存储器控制器处从存储器设备接收第一信号，其中所述第一信号向所述存储器控制器指示所述存储器设备的特定存储器单元将要被所述存储器设备刷新。
14.如权利要求13所述的方法，其特征在于，所述第一信号是经由专用总线接收的。
15.如权利要求13所述的方法，其特征在于，进一步包括：
执行与所述特定存储器单元相关联的命令达特定时间段；以及
响应于所述特定时间段期满：
中止与所述特定存储器单元相关联的所述命令的执行；并且
向所述存储器设备发送确收信号，其中所述确收信号向所述存储器设备指示与所述特定存储器单元相关联的所述命令的执行已被中止。
16.如权利要求15所述的方法，其特征在于，进一步包括：
从第二存储器设备接收第二信号，其中所述第二信号向所述存储器控制器指示所述第二存储器设备的特定存储器单元将要被所述第二存储器设备刷新；以及
在向所述存储器设备发送所述确收信号之后向所述第二存储器设备发送第二确收信号，其中所述第二确收信号向所述第二存储器设备指示与所述第二存储器设备的所述特定存储器单元相关联的命令的执行已被中止。
17.如权利要求13所述的方法，其特征在于，进一步包括：
将所述存储器设备的第一管芯的第一保留时间与所述存储器设备的第二管芯的第二保留时间进行比较；
响应于确定所述第二保留时间大于所述第一保留时间而将所述第一管芯选择为主管芯；以及
响应于确定所述第一保留时间大于所述第二保留时间而将所述第二管芯选择为主管芯；
其中所述第一信号与所述主管芯相关联。
18.如权利要求13所述的方法，其特征在于，进一步包括响应于接收到所述第一信号而在固定时间段之后中止与所述特定存储器单元相关联的命令的执行，其中所述特定存储器单元在所述固定时间段之后被所述存储器设备刷新。
19.一种装置，包括：
存储器设备，所述存储器设备能操作用于：
向存储器控制器发送第一信号，其中所述第一信号向所述存储器控制器指示所述存储器设备的特定存储器单元将要被所述存储器设备刷新；以及
刷新所述特定存储器单元。
20.如权利要求19所述的装置，其特征在于，所述第一信号是经由专用总线发送的。
21.如权利要求19所述的装置，其特征在于，所述存储器设备经由命令总线从所述存储器控制器接收确收信号。
22.如权利要求21所述的装置，其特征在于，所述存储器设备响应于接收到所述确收信号而刷新所述特定存储器单元。
23.如权利要求19所述的装置，其特征在于，所述存储器设备进一步能操作用于：
响应于发送所述第一信号而挂起与所述特定存储器单元相关联的刷新操作达固定时间段；以及
响应于所述固定时间段期满而刷新所述特定存储器单元。
24.如权利要求19所述的装置，其特征在于，所述存储器设备被集成在至少一个半导体管芯中。
25.如权利要求19所述的装置，其特征在于，进一步包括其中集成了所述存储器设备的设备，所述设备选自包括以下各项的组：通信设备、平板、膝上型计算机、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、固定位置数据单元、以及计算机。
26.一种装置，包括：
存储器控制器，所述存储器控制器能操作用于：
从存储器设备接收第一信号，其中所述第一信号向所述存储器控制器指示所述存储器设备的特定存储器单元将要被所述存储器设备刷新；以及
中止与所述特定存储器单元相关联的命令的执行以实现刷新操作。
27.如权利要求26所述的装置，其特征在于，所述第一信号是经由专用总线接收的。
28.如权利要求26所述的装置，其特征在于，所述存储器控制器进一步能操作用于：
执行与所述特定存储器单元相关联的特定命令达特定时间段；以及
响应于所述特定时间段期满：
中止与所述特定存储器单元相关联的所述特定命令的执行；并且
向所述存储器设备发送确收信号，其中所述确收信号向所述存储器设备指示与所述特定存储器单元相关联的所述特定命令的执行已被中止。
29.如权利要求26所述的装置，其特征在于，所述存储器控制器被集成在至少一个半导体管芯中。
30.如权利要求26所述的装置，其特征在于，进一步包括其中集成了所述存储器控制器的设备，所述设备选自包括以下各项的组：通信设备、平板、膝上型计算机、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、固定位置数据单元、以及计算机。
CN201480061085.2A 2013-11-11 2014-10-30 易失性存储器将刷新请求信号发送到存储器控制器 Active CN105706170B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361902550P 2013-11-11 2013-11-11
US61/902,550 2013-11-11
US14/244,173 US9911485B2 (en) 2013-11-11 2014-04-03 Method and apparatus for refreshing a memory cell
US14/244,173 2014-04-03
PCT/US2014/063040 WO2015069530A2 (en) 2013-11-11 2014-10-30 Method and apparatus for refreshing a memory cell

Publications (2)

Publication Number Publication Date
CN105706170A true CN105706170A (zh) 2016-06-22
CN105706170B CN105706170B (zh) 2019-03-22

Family

ID=51901000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480061085.2A Active CN105706170B (zh) 2013-11-11 2014-10-30 易失性存储器将刷新请求信号发送到存储器控制器

Country Status (5)

Country Link
US (1) US9911485B2 (zh)
EP (1) EP3069346B1 (zh)
JP (1) JP2016541050A (zh)
CN (1) CN105706170B (zh)
WO (1) WO2015069530A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109799949A (zh) * 2017-11-16 2019-05-24 慧荣科技股份有限公司 于记忆装置中进行刷新管理的方法、记忆装置和其控制器
CN112185442A (zh) * 2019-07-03 2021-01-05 美光科技公司 具有可编程裸片刷新错开的存储器
CN112185442B (zh) * 2019-07-03 2024-06-04 美光科技公司 具有可编程裸片刷新错开的存储器

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3032814B1 (fr) * 2015-02-18 2018-02-02 Upmem Circuit dram muni d'un processeur integre
TWI619069B (zh) * 2015-09-02 2018-03-21 輝達公司 記憶體管理系統和方法
US9818458B1 (en) * 2015-09-23 2017-11-14 Intel Corporation Techniques for entry to a lower power state for a memory device
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10319437B2 (en) * 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device
KR102408867B1 (ko) 2017-12-20 2022-06-14 삼성전자주식회사 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US10503670B2 (en) * 2017-12-21 2019-12-10 Advanced Micro Devices, Inc. Dynamic per-bank and all-bank refresh
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11977770B2 (en) * 2018-06-04 2024-05-07 Lodestar Licensing Group Llc Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US11615831B2 (en) * 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US10824573B1 (en) * 2019-04-19 2020-11-03 Micron Technology, Inc. Refresh and access modes for memory
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) * 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US10978136B2 (en) 2019-07-18 2021-04-13 Apple Inc. Dynamic refresh rate control
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
KR20210127339A (ko) * 2020-04-14 2021-10-22 에스케이하이닉스 주식회사 리프레시 주기가 다른 다수의 영역을 구비한 메모리 장치, 이를 제어하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11798609B2 (en) * 2021-08-06 2023-10-24 Winbond Electronics Corp. Semiconductor memory device including control unit controlling time interval of refresh operation on memory to shorten interval between memory refresh operations corresponding to read/write access requirement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735139B2 (en) * 2001-12-14 2004-05-11 Silicon Storage Technology, Inc. System and method for providing asynchronous SRAM functionality with a DRAM array
US20060044912A1 (en) * 2004-08-31 2006-03-02 Byoung-Sul Kim Method and apparatus for refreshing memory device
US20070033338A1 (en) * 2005-08-04 2007-02-08 Tsern Ely K Memory with address-differentiated refresh rate to accommodate low-retention storage rows
CN102456394A (zh) * 2010-10-20 2012-05-16 三星电子株式会社 执行dram刷新操作的存储电路、系统和模块及其操作方法
CN103377695A (zh) * 2012-04-24 2013-10-30 三星电子株式会社 存储系统、存储器件、存储控制器及操作其的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4185323A (en) * 1978-07-20 1980-01-22 Honeywell Information Systems Inc. Dynamic memory system which includes apparatus for performing refresh operations in parallel with normal memory operations
US4366538A (en) 1980-10-31 1982-12-28 Honeywell Information Systems Inc. Memory controller with queue control apparatus
JPH04109490A (ja) * 1990-08-29 1992-04-10 Hitachi Ltd メモリ装置およびメモリユニット
US6392948B1 (en) * 1996-08-29 2002-05-21 Micron Technology, Inc. Semiconductor device with self refresh test mode
US5940851A (en) * 1996-11-27 1999-08-17 Monolithic Systems, Inc. Method and apparatus for DRAM refresh using master, slave and self-refresh modes
US6898140B2 (en) * 1998-10-01 2005-05-24 Monolithic System Technology, Inc. Method and apparatus for temperature adaptive refresh in 1T-SRAM compatible memory using the subthreshold characteristics of MOSFET transistors
JP2000251467A (ja) * 1999-03-02 2000-09-14 Nec Ibaraki Ltd メモリリフレッシュ制御装置およびその制御方法
JP4106811B2 (ja) * 1999-06-10 2008-06-25 富士通株式会社 半導体記憶装置及び電子装置
US6430098B1 (en) * 2000-05-16 2002-08-06 Broadcom Corporation Transparent continuous refresh RAM cell architecture
JP3705113B2 (ja) * 2000-10-27 2005-10-12 セイコーエプソン株式会社 半導体メモリ装置内のワード線の活性化
JP3531602B2 (ja) * 2000-11-08 2004-05-31 セイコーエプソン株式会社 半導体メモリ装置内のワード線の活性化
JP2003006041A (ja) * 2001-06-20 2003-01-10 Hitachi Ltd 半導体装置
US7020741B1 (en) * 2003-04-29 2006-03-28 Advanced Micro Devices, Inc. Apparatus and method for isochronous arbitration to schedule memory refresh requests
US7353329B2 (en) * 2003-09-29 2008-04-01 Intel Corporation Memory buffer device integrating refresh logic
TWI266189B (en) * 2005-06-21 2006-11-11 Via Tech Inc Methods for removing data from a dynamic random access memory (DRAM), and computer system and storage medium utilizing the same
US7447096B2 (en) * 2006-05-05 2008-11-04 Honeywell International Inc. Method for refreshing a non-volatile memory
JP2009536423A (ja) * 2006-05-05 2009-10-08 ハネウェル・インターナショナル・インコーポレーテッド 不揮発性メモリをリフレッシュする方法
US7505349B2 (en) * 2006-09-07 2009-03-17 Honeywell International Inc. Refresh sequence control for multiple memory elements
US7466617B2 (en) * 2007-01-16 2008-12-16 International Business Machines Corporation Multi-port dynamic memory structures
KR100856060B1 (ko) 2007-04-06 2008-09-02 주식회사 하이닉스반도체 반도체메모리소자의 내부리프레쉬신호 생성장치
US7975170B2 (en) 2007-06-15 2011-07-05 Qimonda Ag Memory refresh system and method
KR101043013B1 (ko) 2007-07-18 2011-06-21 후지쯔 가부시끼가이샤 메모리 리프레시 장치 및 메모리 리프레시 방법
US7929368B2 (en) * 2008-12-30 2011-04-19 Micron Technology, Inc. Variable memory refresh devices and methods
JP2010176783A (ja) 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
KR101974108B1 (ko) 2012-07-30 2019-08-23 삼성전자주식회사 리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법
US9053811B2 (en) * 2012-09-11 2015-06-09 International Business Machines Corporation Memory device refresh
KR102023487B1 (ko) * 2012-09-17 2019-09-20 삼성전자주식회사 오토 리프레쉬 커맨드를 사용하지 않고 리프레쉬를 수행할 수 있는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735139B2 (en) * 2001-12-14 2004-05-11 Silicon Storage Technology, Inc. System and method for providing asynchronous SRAM functionality with a DRAM array
US20060044912A1 (en) * 2004-08-31 2006-03-02 Byoung-Sul Kim Method and apparatus for refreshing memory device
US20070033338A1 (en) * 2005-08-04 2007-02-08 Tsern Ely K Memory with address-differentiated refresh rate to accommodate low-retention storage rows
CN102456394A (zh) * 2010-10-20 2012-05-16 三星电子株式会社 执行dram刷新操作的存储电路、系统和模块及其操作方法
CN103377695A (zh) * 2012-04-24 2013-10-30 三星电子株式会社 存储系统、存储器件、存储控制器及操作其的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109799949A (zh) * 2017-11-16 2019-05-24 慧荣科技股份有限公司 于记忆装置中进行刷新管理的方法、记忆装置和其控制器
CN109799949B (zh) * 2017-11-16 2022-05-24 慧荣科技股份有限公司 于记忆装置中进行刷新管理的方法、记忆装置和其控制器
CN112185442A (zh) * 2019-07-03 2021-01-05 美光科技公司 具有可编程裸片刷新错开的存储器
CN112185442B (zh) * 2019-07-03 2024-06-04 美光科技公司 具有可编程裸片刷新错开的存储器

Also Published As

Publication number Publication date
CN105706170B (zh) 2019-03-22
WO2015069530A2 (en) 2015-05-14
US20150134897A1 (en) 2015-05-14
EP3069346A2 (en) 2016-09-21
US9911485B2 (en) 2018-03-06
JP2016541050A (ja) 2016-12-28
WO2015069530A3 (en) 2015-08-06
EP3069346B1 (en) 2020-04-15

Similar Documents

Publication Publication Date Title
CN105706170A (zh) 易失性存储器将刷新请求信号发送到存储器控制器
CN105579986B (zh) 用于刷新存储器单元的方法和装置
CN105190757B (zh) 用于动态地确定存储器设备的定时参数的系统和方法
CN105518788B (zh) 用于提供参考单元的系统和方法
CN105874434A (zh) 比特重映射系统
EP3143622B1 (en) Dual write wordline sram cell
JP5989142B2 (ja) モバイルデバイスにおいてハウスキーピング動作を制御するための方法
CN102893336B (zh) 具有局部电流吸收器的存储器装置
EP3080814B1 (en) System and method to perform low power memory operations
EP3114689B1 (en) Variable read delay system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant