CN105702213A - 显示装置及其显示驱动器 - Google Patents

Abstract

一种显示装置及其显示驱动器，该显示驱动器包括预充电路和预充电路控制单元，预充电路控制单元用于根据前一数字显示信号和当前输入的数字显示信号的比较结果控制预充电路在第一时期对数据线进行充电或放电，在第一时期结束后控制预充电路停止对数据线充电或放电，并控制数据线驱动电路在第一时期时断开与数据线的连接，而在第一时期结束后连接到数据线，使数据线上的信号向目标显示信号靠近。本发明根据前一数字显示信号和当前输入的数字显示信号的比较结果对数据线进行充电或放电，之后再以当前输入的数字显示信号为目标信号进行精确充电或放电，从而可大幅度缩短数据线上的显示信号的建立时间。

Description

显示装置及其显示驱动器

技术领域

本发明涉及一种显示装置及其显示驱动器。

背景技术

以液晶显示器(LCD)、有源矩阵有机发光二极管显示器(AMOLED)为代表的有源矩阵平板显示器(AM-FPD,ActiveMatrixFlatPanelDisplay)是显示领域的主流技术。有源矩阵平板显示器由显示面板、扫描驱动器、显示驱动器以及其它控制电路组成。其中，显示面板包括排列成矩阵的多个像素单元、多条横向的行扫描线以及纵向的列数据线。扫描驱动器用于输出行扫描信号，将显示器的像素单元逐行选通。显示驱动器用于在当每一行的像素单元被选通时，将外部输入的数字型的数据信号转变为模拟型的数据信号，再通过列数据线写入到对应的像素单元中。如图1所示，当某一行的像素单元被选通时，在选通时间t_line内，显示驱动器的工作主要是分两个时期，第一个时期是将外部输入的数字型的数据信号转变为模拟显示电压，输给数据线驱动电路，让数据线驱动电路在第二时期期间推动数据线到该模拟显示电压。图1中假设数据线前一模拟显示信号是v1，当前要输出的模拟显示信号是v2，在第二个时期数据线在数据线驱动电路的推动下会向v2靠近，一直到下一个latchen信号的脉冲到来为止，此时，数据线的电压是v_final，理论上数据线的电压在进入第二时期之后不停地向v2靠近而不会等于v2。Δv是数据线在选通时间t_line结束时数据线上的电压v_final与理想模拟显示信号电压v2之间的差。t_line时间越长，v_final就越靠近v2，Δv的值就越小。

然而，近年来，随着显示器的帧频和分辨率的不断增加，每一行像素的选通时间t_line不断缩短，对数据信号写入速度提出了更高的要求。以帧频为60Hz的显示器为例，当分辨率由VGA(640*480)增加到4K(3840*2160)时，每一行像素的选通时间将由大约34us降低到大约7us左右；当帧频增加时，行选通时间将变得更小。对传统的显示驱动器来说，在这么短的行选通时间中，要将数据信号准确的写入像素将变得非常困难。除此之外，在大尺寸显示面板中，数据线的寄生电容会显著地增加，增大了数据信号的延迟，进一步影响了数据信号的写入速度。

另外，为了节省显示驱动芯片的面积，可能考虑每个数据线驱动电路会负责驱动多条数据线，也就是把一行线的工作时间分成几份，比如3份，列驱动单元会逐一对3条数据线做分时驱动，每条数据线的驱动时间只有1/3行的时间。这样的话，对显示驱动器的驱动速度要求就要比没有做分时驱动快3倍。

因此，如何将数据信号快速、准确地写入像素中，以适应大尺寸、高帧频、高分辨率平板显示器的需求，是一个具有重要意义的课题。

发明内容

本申请提供一种显示装置及其显示驱动器，可提高显示驱动器的驱动速度，从而缩短数据线的目标电压建立时间。

根据第一方面，一种实施例中提供一种显示装置,包括：

像素矩阵，其包括沿第一方向排列的多条扫描线、沿第二方向排列的多条数据线和多个像素单元，各像素单元与其对应的扫描线和数据线连接；

扫描驱动器，用于产生扫描信号，其输出端分别与对应的扫描线连接，用于将扫描信号输出到扫描线上以选通对应行；

显示驱动器，所述显示驱动器包括多个显示信号产生模块，显示信号产生模块用于将外部输入的数字显示信号转换成模拟显示信号，其输出端分别与对应的数据线连接，用于输出模拟显示信号到数据线，以将模拟显示信号传输到被选通的像素单元；

控制器，其分别与扫描驱动器和显示驱动器连接，向扫描驱动器和显示驱动器输出控制信号；

所述显示信号产生模块包括：

数模转换器，用于将外部输入的数字显示信号转换成模拟显示信号；

数据线驱动电路，其输入端与数模转换器的输出端连接，其输出端输出模拟显示信号，并可控地连接到数据线，当数据线驱动电路的输出端连接到数据线时，推动数据线上的信号向该模拟显示信号靠近；

预充电路，其用于在第一时期对数据线进行充电或放电；

预充电路控制单元，用于根据前一显示信号和当前输入的目标显示信号的比较结果控制预充电路在第一时期对数据线进行充电或放电，在第一时期结束后控制预充电路停止对数据线充电或放电，并控制数据线驱动电路在第一时期时断开与数据线的连接，而在第一时期结束后连接到数据线，使数据线上的信号向数据线驱动电路输出的模拟显示信号靠近。

根据第二方面，一种实施例中提供一种显示驱动器，所述显示驱动器包括多个显示信号产生模块，显示信号产生模块用于将外部输入的数字显示信号转换成模拟显示信号，其输出端分别与对应的数据线连接，用于输出模拟显示信号到数据线，以将模拟显示信号传输到被选通像素单元；所述显示信号产生模块包括：

数模转换器，用于将外部输入的数字显示信号转换成模拟显示信号；

数据线驱动电路，其输入端与数模转换器的输出端连接，其输出端输出模拟显示信号，并可控地连接到数据线，当数据线驱动电路的输出端连接到数据线时，推动数据线上的信号向该模拟显示信号靠近；

预充电路，用于在第一时期对数据线进行充电或放电；

预充电路控制单元，用于根据前一显示信号和当前输入的目标显示信号的比较结果控制预充电路在第一时期对数据线进行充电或放电，在第一时期结束后控制预充电路停止对数据线充电或放电，并控制数据线驱动电路在第一时期时断开与数据线的连接，而在第一时期结束后连接到数据线，使数据线上的信号向向数据线驱动电路输出的模拟显示信号靠近。

附图说明

图1是传统显示信号产生模块的工作时序图；

图2为一种实施例的显示装置的结构示意图；

图3为一种AMOLED显示器的像素单元的一种像素电路示意图；

图4为一种信号储存模块的结构示意图；

图5是信号储存模块的工作时序图；

图6是数字显示信号储存模块和脉冲选择信号储存模块的时序图；

图7为实施例一中显示信号产生模块的结构示意图；

图8为实施例一中一种预充电路控制单元的结构示意图；

图9为7个脉冲信号的时序示意图；

图10和11分别为第一开关控制电路和第二开关控制电路的波形图；

图12a为实施例一中一种情况的数据线电压波形图；

图12b为实施例一中另一种情况的数据线电压波形图；

图13为实施例一中另一种情况的脉冲信号的时序示意图；

图14为实施例二中显示信号产生模块的结构示意图；

图15为实施例三中一种显示信号产生模块的结构示意图；

图16为实施例三中另一种显示信号产生模块的结构示意图；

图17为实施例三中又一种显示信号产生模块的结构示意图。

具体实施方式

本发明实施例中，当显示装置接收到当前输入的数字显示信号后，根据前一数字显示信号和当前输入的数字显示信号的比较结果对数据线进行预充电或放电，之后再以当前输入的数字显示信号转换为目标电压对数据线进行精确充电或放电，从而可大幅度缩短数据线的目标电压建立时间。本文中，对于所有数据线而言，前一显示信号是指前一扫描行的各数据线上的显示电压或电流，目标显示信号是指当前扫描行的各数据线将被驱动到的显示电压或电流；对于一条数据线而言，前一显示信号是指该数据线上的显示电压或电流，目标显示信号是指该数据线将被驱动到的显示电压或电流。在具体实施例中，显示信号首先以数字显示信号形式输入显示驱动器，然后再经过数模转换后变为模拟显示信号。

下面以有源矩阵有机发光二极管显示器(AMOLED)为例并结合附图对本发明作进一步详细说明，在其他实施例中，本发明也可应用于液晶显示器。

实施例一：

请参考图2，显示装置包括面板(图中未示出)、像素矩阵110、扫描驱动器120、显示驱动器130和控制器140，面板可采用玻璃或塑料基板，像素矩阵110通常制作在面板上，扫描驱动器120、显示驱动器130和控制器140可以设计在面板外，也可以制作在面板上。

像素矩阵110包括沿第一方向排列的N条扫描线111、沿第二方向排列的M条数据线112和N×M个像素单元，其中N、M是等于或大于1的正整数。每条扫描线111都连接到扫描驱动器120的一个输出端，每条数据线112也连接到显示驱动器130的一个输出端，各像素单元113与其对应的扫描线111和数据线112连接。以AMOLED显示器为例，传统的像素单元113如图3所示，包括开关晶体管Q1、驱动晶体管Q2和储存电容C；Q1栅极连接到扫描线SCAN[i]，Q1的第一端连到数据线DATA[j],i是1和N之间的正整数，j是1和M之间的正整数。当该像素单元被选中时，数据线DATA[j]上的模拟显示信号写入该像素单元，驱动晶体管Q2导通使得与显示信号相应的电流流过发光二极管，从而驱动发光二极管发光，实现数据显示。

控制器140用于输出扫描驱动器120和显示驱动器130所需要的各种信号，包括通常的行控制信号、列控制信号和数字显示信号，本实施例中，控制器140还输出用于确定第一时期长度的时间控制信号和其它控制信号，时间控制信号根据前一数字显示信号和当前输入的数字显示信号的比较结果产生，时间控制信号包括下面提到的脉冲选择信号和脉冲信号。本实施例中，控制器140中具有记忆体，用于记录输入的数字显示信号，在具体实施例中，为减少存储量，记忆体也可以只记录当前输入的数字显示信号的前一行的数字显示信号。

扫描驱动器120用于发出扫描信号到扫描线SCAN[i]上以选通一行的像素单元。扫描驱动器的输出端有N个扫描信号端子，与N条扫描线相连接，输入端接收来自控制器140的行控制信号，控制信号可以包括时钟信号、复位信号或其他信号，具体所需信号要看行扫描器的具体电路设计。扫描驱动器根据行控制信号，发出扫描信号到扫描线上，从第一行的扫描线SCAN[1]开始逐行选通像素单元直至最后一行的扫描线SCAN[N]。完成一帧的扫描之后，是一段帧与帧之间的空白时间。之后又开始扫描下一帧的第一行像素单元。以图3的像素单元电路为列，扫描驱动器会发出扫描信号到扫描线SCAN[i]上，导通该行所有像素单元的开关晶体管Q1，选通该行像素单元，把与该像素单元相连接的数据线上的模拟显示信号(比如电压)写入相对应的像素单元，储存在该像素单元的储存电容C上，以便在扫描驱动器截止选通该像素单元之后，储存电容C可以持续提供较稳定的电压给驱动晶体管Q2，进而提供稳定的电流给发光二级管OLED。本实施例也适用于其它的像素单元电路。

显示驱动器130用于把输入的数字显示信号转换成模拟显示信号后输出到数据线上，然后再传给与数据线相连接、并被扫描线选通了的像素单元。如图2所示，显示驱动器130包括显示信号储存模块131、脉冲选择信号储存模块132和显示信号产生模块133。图2中显示驱动器输出端有M个显示信号端子，与M条数据线相连，输入端输入7个不同占空比的脉冲信号(脉冲信号1，脉冲信号2，…，脉冲信号7)、脉冲选择信号、数字显示信号和列控制信号，列控制信号至少包括时钟信号clk、锁存器latch的控制信号latchen和DE。DE为高电平和时钟信号clk上升沿时所输入的脉冲选择信号和数字显示信号是有效的，否则无效。本实施例使用7个不同占空比的脉冲信号，不同占空比脉冲信号的具体数目可以因应不同的设计要求而不同。

本实施例中，数字显示信号以串行的方式输入显示信号储存模块131，脉冲选择信号以串行的方式输入脉冲选择信号储存模块132，在DE的一个高电平期间，将一行的数字显示数据全部输入到显示信号储存模块131，将一行的脉冲选择信号全部输入到脉冲选择信号储存模块132中。显示信号储存模块131和脉冲选择信号储存模块132的输出端分别与显示信号产生模块133的输入端连接。

显示信号储存模块131和脉冲选择信号储存模块132可采用相同的电路结构，如图4所示是一种可能的信号储存模块的实现电路，适用于显示信号储存模块和脉冲选择信号储存模块。该信号储存模块的功能是串行接受输入的信号data，当整行的data输入完之后，就并行输出。如果信号储存模块用来储存数字显示信号，则信号储存模块的输入端data就是与数字显示信号相连，其输出端并联输出至各显示信号产生模块133。如果信号储存模块用来储存脉冲选择信号，则信号储存模块的输入端data就是与脉冲选择信号相连，其输出端并联输出至各显示信号产生模块133。

图4中的信号储存模块包括一行移位暂存器DFF，一行锁存器latch。图中每个移位暂存器DFF和锁存器latch的符号所代表的移位暂存器DFF和锁存器latch个数等于输入信号data的位宽度(bitwidth)，如果data的位宽度是24位，那么图4中的一个DFF的符号就代表24个DFF，一个latch的符号就代表24个latch，各移位暂存器DFF顺次串行连接，且各移位暂存器DFF的输出端并联到对应的锁存器latch的输入端，锁存器latch的输出端并联输出至与数据线DATA[1]、DATA[2]…DATA[M]对应的显示信号产生模块133。信号储存模块的输入信号除了上述的data信号，还有输入各锁存器的控制信号latchen和输入各移位暂存器的使能信号DE和时钟信号clk。

图5是信号储存模块的工作时序图。假设一行有1024个数字显示信号。DE是信号储存模块中所有移位暂存器的使能信号，当DE为高电平时，随着时钟信号clk的上升沿，第一个移位暂存器DFF开始接受输入的data信号，再把暂存器储存着的信号一个个向后移位。当最后一个data(图5中的data1024)输入到信号储存模块之后，DE会由高电平变为低电平，同时或者之后锁存器的控制信号latchen会有一个方波脉冲，将整行暂存器DFF储存的信号传递到锁存器latch，当latchen为低电平时，锁存器latch的输出信号会维持不变直至下一次latchen信号到来为止。这里假设一行共有1024个data信号，图5中data1是DE为高电平时外面输入的第一个data信号，data2是第二个data信号，data1024是最后一个data信号，t_line_idle是行与行之前的空白时段。

图6是数字显示信号储存模块和脉冲选择信号储存模块的时序图。数字显示信号储存模块是用图4中的信号储存模块设计，不过输入是来自控制器的数字显示信号。脉冲选择信号储存模块用的也是图4中的信号储存模块设计，不过输入是来自控制器的脉冲选择信号。图6中的D1是行数字显示信号的第一个数字显示信号，D2是第二个数字显示信号，D1024是第1024个数字显示信号，这里假设D1024是行数字显示信号的最后一个数字显示信号。图6中的P1是行脉冲选择信号的第一个脉冲选择信号，P2是第二个脉冲选择信号，P1024是第1024个脉冲选择信号，同样假设P1024是行脉冲选择信号的最后一个脉冲选择信号。图6中D1和P1是配对的，最终是输出给同一个显示信号产生模块133，如图2中的第一个显示信号产生模块，D2和P2也是输出给同一个显示信号产生模块，如图2中的第二个显示信号产生模块，依此类推。当最后一个数字显示信号D1024和脉冲选择信号P1024输入之后，DE会由高变低，之后DE会维持一段时间的低电平，之后又开始输入下一行的数字显示信号和脉冲选择信号。在DE由高变低之后，控制器会发出锁存器的控制信号latchen，控制信号latchen是一个方波脉冲，把数字显示信号和脉冲选择信号都拷贝到锁存器latch的输出端，并传递给相对应的显示信号产生模块133。

应当理解，显示信号产生模块133有多个，显示信号产生模块的数量可以与数据线的数量相同(即每个显示信号产生模块对应一条数据线)，也可以少于数据线的数量(即多条数据线分时公用一个显示信号产生模块，每个显示信号产生模块对应一条或多条数据线)，为方便说明，下面以每个显示信号产生模块对应一条数据线为例进行说明，其它显示信号产生模块也具有相同的结构和工作过程。

显示信号产生模块133用于将外部输入的数字显示信号转换成模拟显示信号，其输出端分别与对应的数据线112连接，用于输出模拟显示信号到数据线，以将模拟显示信号传输到被选通的像素单元。

本实施例中，如图7所示，显示信号产生模块133包括数模转换器(DAC)1331、数据线驱动电路1332、第三开关M3、预充电路1333和预充电路控制单元1334，数模转换器1331用于将外部输入的数字显示信号转换成模拟显示信号并输出至数据线驱动电路1332，数据线驱动电路1332例如可以是缓冲器，其输入端与数模转换器的输出端连接，其输出端通过第三开关M3可控地连接到数据线112，当数据线驱动电路1332的输出端连接到数据线112时，推动数据线112上的电压向该模拟显示电压靠近。开关晶体管M3作用是当预充电路1333工作时，M3截止，把数据线从缓冲器的输出隔离开；预充电路完成工作，M3导通，让数据线连到缓冲器的输出。预充电路1333的作用是当显示驱动器需要更新数据线上模拟显示信号时，先预先把数据线上的电压预充到将要输出的电压附近，然后再让数模转换器和缓充器把数据线精确地充电或放电到目标电压。预充电路控制单元1334用于控制预充电路1333在第一时期时对数据线进行充电或放电，同时控制数据线驱动电路1332在第一时期时断开与数据线的连接，在第一时期结束后控制预充电路停止对数据线充电或放电，同时控制数据线驱动电路1332在第一时期结束后连接到数据线，使数据线上的电压向模拟显示信号靠近。

本实施例中，预充电路1333包括串联在高电压源VDDH和低电压源VDDL之间的第一开关M1和第二开关M2，第一开关M1和第二开关M2的控制极分别连接到预充电路控制单元1334，第一开关M1和第二开关M2的串联节点连接到数据线112。第一开关M1和第二开关M2在预充电路控制单元1334的控制下在第一时期择一地导通，在第一时期结束后全部断开，即第一开关M1和第二开关M2只能有一个导通，而另一个截止，或者全部截止。在一种具体实例中，第一开关M1为P型MOS管，第二开关M2为N型MOS管。本实施例中，高电压源VDDH的电压大于数据线上的电压，当第一开关M1导通时，将数据线112连接到高电压源VDDH进行充电；低电压源VDDL的电压小于数据线上的电压，当第二开关M2导通时，将数据线112连接到低电压源VDDL进行放电。由于数据线112上的电压会跟随不同的行扫描期间而变化，因此数据线112上的电压是在一个预设范围内变化，因此可设定高电压源VDDH的电压大于或等于该预设范围的最大值，低电压源VDDL的电压小于或等于该预设范围的最小值，甚至是负电压。

一种具体实例中，如图8所示，预充电路控制单元1334包括第一时期控制信号产生电路1334a、第一开关控制电路1334b和第二开关控制电路1334c，预充电路控制单元1334输入的信号包括：7个不同占空比的脉冲信号(即脉冲信号1，脉冲信号2，…，和脉冲信号7)、一个低电平信号、脉冲选择信号和使能信号，脉冲选择信号包括脉冲选择信号0，脉冲选择信号1，…，脉冲选择信号7，使能信号包括第一使能信号(本文中也称为脉冲选择信号P)和第二使能信号(本文中也称为脉冲选择信号N)，这些信号由控制器140产生。脉冲选择信号储存模块132会储存脉冲选择信号0，脉冲选择信号1，…，脉冲选择信号7，脉冲选择信号P和脉冲选择信号N。

本实施例中，第一时期控制信号产生电路1334a为多路选择器，多路选择器具有多个输入端(例如8个输入端)，8个输入端分别接入7个脉冲信号和一个低电平，多路选择器的控制端用于输入脉冲选择信号0，脉冲选择信号1，…，脉冲选择信号7，多路选择器的输出端分别与第一开关控制电路1334b和第二开关控制电路1334c的输入端连接，第一开关控制电路1334b和第二开关控制电路1334c的输入端还分别接入脉冲选择信号P(即第一使能信号)和脉冲选择信号N(即第二使能信号)，第一开关控制电路1334b和第二开关控制电路1334c的输出端分别连接到第一开关M1和第二开关M2的控制极。多路选择器根据控制端接收到的脉冲选择信号在多个输入脉冲信号中选择对应的脉冲信号到其输出端pulse_sel，输出选择的脉冲。由于该脉冲的宽度决定数据线充放电时间的长短，因此称为第一时期控制信号。脉冲选择信号0是高电平时多路选择器选择低电平到输出端pulse_sel，脉冲选择信号1是高电平时多路选择器选择脉冲信号1到输出端pulse_sel，与之类推，脉冲选择信号7是高电平时多路选择器选择脉冲信号7到输出端pulse_sel。根据前面的描述，控制器140将一行的脉冲选择信号以串行的方式全部输入到脉冲选择信号储存模块后，DE会由高变低，之后，控制器140会发出锁存器的控制信号latchen，控制信号latchen是一个方波脉冲，把数字显示信号和脉冲选择信号都拷贝到锁存器latch的输出端，并传递给相对应的显示信号产生模块133。在锁存器的控制信号latchen的脉冲过后，控制器140并行输出7个占空比不同脉冲信号，例如图9所示，7个脉冲的占空比依次增大。7个脉冲的占空比是可调的，不过调好之后就会固定下来。具体不同占空比的脉冲数目可以根据不同的设计要求而有所不同。

脉冲选择信号P(第一使能信号)是第一开关控制电路1334b的使能信号，当它为高电平时就会启用第一开关控制电路1334b，否则就禁用第一开关控制电路1334b。脉冲选择信号N(第二使能信号)是第二开关控制电路1334c的使能信号，当它为高电平时就会启用第二开关控制电路1334c，否则就禁用第二开关控制电路1334c。8个脉冲选择信号0到7只会有一个位是高电平而其他是低电平；脉冲选择信号P和脉冲选择信号N两个使能信号只会有一个为高电平，另一个为低电平，或者两者都为低电平，即第一使能信号和第二使能信号不同时有效，两者都为高电平是禁止的，因为有机会导致预充电路短路。第一开关控制电路的输入端输入第一时期控制信号和脉冲选择信号P，在第一时期控制信号和脉冲选择信号P同时有效(例如高电平)时输出第一开关信号PG以控制第一开关M1导通，第二开关控制电路的输入端输入第一时期控制信号和脉冲选择信号N，在第一时期控制信号和脉冲选择信号N同时有效时输出第二开关信号NG以控制第二开关M2导通。

本实施例中，上述脉冲信号、各脉冲选择信号由控制器产生，控制器包括用于记录前一行数字显示信号的记忆体，当控制器140接收到外部输入的对应某条数据线的数字显示信号后，将该数字显示信号和前一行同一数据线的数字显示信号进行比较，根据比较结果确定与该数据线对应的显示信号产生模块133需要对该数据线进行预充电还是预放电，以及预充放电的第一时期的时间长短，进而确定向该显示信号产生模块133输出的脉冲选择信号、以及脉冲选择信号P和脉冲选择信号N的电平。当前一数字显示电压大于当前数字显示电压时，脉冲选择信号P为低电平，脉冲选择信号N为高电平；当前一数字显示电压小于当前数字显示电压时，脉冲选择信号P为高电平，脉冲选择信号N为低电平。当控制器140输出的锁存器控制信号latchen的高脉冲结束后，显示信号储存模块131和脉冲选择信号储存模块132分别将数字显示信号和脉冲选择信号输入到显示信号产生模块133，然后数模转换器1331对数字显示信号进行模数转换，同时控制器140输出脉冲信号1，脉冲信号2，…，脉冲信号7，预充电路控制单元1334根据脉冲选择信号确定脉冲信号，即确定充/放电的时间，根据脉冲选择信号P和脉冲选择信号N确定是第一开关M1导通还是第二开关M2导通。同时预充电路控制单元1334控制第三开关M3截止，使缓冲器1332与数据线断开。

图10和11分别为第一开关控制电路和第二开关控制电路的波形图。本实施例假设第一开关M1是P型MOS管，有效导通电平是低电平，第二开关M2是N型MOS管，有效导通电平是高电平。如图10所示，当第一开关控制电路的使能信号(即脉冲选择信号P)为高电平时，第二开关控制电路的使能信号(即脉冲选择信号N)为低电平(图中未示出)，根据脉冲选择信号0，脉冲选择信号1，…，脉冲选择信号7选出来的脉冲信号pulse_sel经过第一开关控制电路时会被反相之后传递到第一开关M1的控制极，第一开关M1在第一时期导通对数据线进行充电，选出来的脉冲信号的占空比决定了充电的时间。如图11所示，当第二开关控制电路的使能信号(即脉冲选择信号N)为高电平时，第一开关控制电路的使能信号(即脉冲选择信号P)为低电平(图中未示出)，根据脉冲选择信号0，脉冲选择信号1，…，脉冲选择信号7选出来的脉冲信号pulse_sel会经过第二开关控制电路被传递到第二开关M2的控制极，第二开关M2在第一时期导通对数据线进行放电，选出来的脉冲信号的占空比决定了放电的时间。

当预充电或者预放电的第一时期结束后，第一开关M1和第二开关M2截止，同时预充电路控制单元1334控制第三开关M3导通，使数据线驱动电路1332与数据线连接，数据线进入第二时期，该时期中，数据线驱动电路1332输出当前的目标显示电压，并推动数据线上的电压进一步向目标显示电压靠近，如图12a所示。

图12a是一种情况的数据线电压波形图。图中v1是数据线上的前一模拟显示信号的电压，v2是当前要输出到数据线上模拟显示信号的电压。因为v2比v1高，理论上不管充多长时间，数据线上的电压也不会等于v2，只会越来越靠近v2，为了在第二时期结束时近可能的靠近v2，减少误差，本实施例在第一时期快速往数据线充一些电荷，把数据线的电压充到v3，再在第二时期以传统的方法，以数模转换器和缓冲器继续把数据线上的电压从v3向v2靠近，最后会在第二时期结束时会到达v_final，Δv是最后模拟显示电压的误差。在第一时期，数据线电压上升的速度可以通过调整预充电路中第一开关P型MOS管M1和第二开关N型MOS管M2的大小或者预充电路中VDDH的电源电压和VDDL的电源电压实现，即通过设定VDDH的电源电压和VDDL的电源电压可以使第一时期的充放电速度大幅度高于第二时期的充放电速度。

第一时期结束时数据线上的电压也有可能高于v2，主要取决于第一时期的长短，如图12b所示，由于第一时期比较长，第一时期结束时，数据线上的电压v3就比v2要高，在第二时期时数据线是放电过程，数据线电压由v3向v2靠近，最后到达v_final，Δv是数据线上模拟显示电压的误差。图12a和图12b显示的例子是当前要输出的模拟显示电压v2比前一行的模拟显示电压高，反过来，如果当前要输出的模拟显示电压v2比前一行的模拟显示电压v1低，则第一时期由图12a和图12b的充电变成放电，第二时期数据线是充电还是放电则视v3是高于v2还是低于v2，两种情况皆有可能。另外，如果当前要输出的数字显示信号和上一行的数字显示信号非常接近，控制器可以选择第一时期的长度为0，也就是没有第一时期的存在，这种情况下，控制器输出是脉冲选择信号0为高电平，其他的脉冲选择信号皆为低电平。

在有的实施例中，第一时期控制信号的长度还可通过以下方法确定：

例如，图8中第一时期控制信号产生电路1334a是一个多路选择器，多路选择器每一路输入都有对应的一位脉冲选择信号。八位脉冲选择信号由控制器计算和解码好之后通过脉冲选择信号储存模块输入给多路选择器。控制器也可不解码，直接输出3位没有解码的选择控制信号，多路选择器接收到3位的选择控制信号后再在本地做解码，把3位的选择控制信号解码成8位的脉冲选择信号，脉冲选择信号0，脉冲选择信号1，…，脉冲选择信号7，然后再输出给多路选择器。或者多路选择器支持输入3位的选择控制信号，多路选择器识别后根据3位的选择控制信号选择相应的脉冲信号。

再例如，脉冲信号不是不同占空比的脉冲信号，而是固定的方波，波形一样，只是时序不同，如图13所示。脉冲选择信号还是8位，每个脉冲选择信号对应一个脉冲信号。实现方法是：脉冲信号0不再是低电平，也是个脉冲信号。用脉冲信号0定义第一时期开始的时间，再用另一个脉冲信号定义第一时期结束的时刻。如果第一时期长度是0的话，那么，所有脉冲选择信号为低电平。如果第一时期长度不是0的话，脉冲选择信号0一定为高电平，用来定义第一时期结束的脉冲信号对应的脉冲选择信号是高电平，其余位为低电平。图13中是脉冲选择信号0，脉冲选择信号1，…，脉冲选择信号7是10100000(这里1是代表高电平，0是代表低电平)时第一时期控制信号产生电路1334a输出的第一时期控制信号pulse_sel的示意图。

本实施例在第一时期的预充阶段根据前一数字显示信号和当前输入的数字显示信号的比较结果通过预充电路将数据线进行快速预充电/或者预放电，使数据线的电压靠近目标模拟显示电压，之后再在第二时期交给数据线驱动电路做精确充/放电，第一时期的预充阶段大幅度缩短了数据线的建立时间，缩短了显示驱动器的驱动时间。

另外，本实施例的预充/放电可以在输入最后一个数字显示信号后马上开始，不需要等DAC解码完成，进一步加速了数据线建立模拟显示信号的时间。

由于数据线模拟显示信号的建立时间缩短了，使多条数据线分时共用一个显示信号产生模块的技术设想成为可能，因此可减少显示信号产生模块的数量，有利于节省显示驱动芯片的面积。

实施例二：

请参看图14，本实施例中，显示信号产生模块133没有使用第三开关M3，不过缓冲器有使能信号输入。当在第一时期时，缓冲器被通过使能信号禁用，缓冲器的输出是高阻态，直至第二时期，缓冲器才通过使能信号启用。

实施例三：

本实施例中，第一时期长度的选择除了通过控制器根据前一数字显示信号和当前输入的数字显示信号的比较结果确定外，也可以通过比较器比较数模转换器1331输出的电压和数据线上的电压来确定第一时期的长度。请参看图15、16，显示信号产生模块133还包括比较器1335，比较器1335的第一输入端用于输入经数模转换器1331转换后的当前模拟显示信号，具体可连接模数转换器的输出端，比较器1335的第二输入端连接到数据线，比较器1335的输出端与预充电路控制单元1334连接。这种情况下显示信号产生模块133就没有输入脉冲信号和脉冲选择信号，但会多了预充开始的输入信号，预充开始信号在数模转换器完成数模转换将模拟显示信号输出到数据线驱动电路后输入预充电路控制单元，预充电路控制单元根据预充开始的信号开启第一时期，并根据比较器的输出电平确定第一开关信号PG和第二开关信号NG的电平，从而控制是第一开关M1导通还是第二开关M2导通。预充开始的信号可由控制器产生。

本实施例的工作过程是：数字显示信号输入显示信号产生模块，数模转换器完成数模转换之后输出模拟显示信号给比较器和缓冲器，之后输入预充开始的信号，第三开关M3截止导通，预充电路1333开始对数据线充电或者放电，第一时期开始，如果模数转换器输出的当前模拟显示电压大于数据线上的电压，则预充电路1333对数据线充电，并且会一直充电直至数据线上的电压高过数模转换器的输出电压，比较器的输出出现反转，第一时期才结束，跟着开始第二时期，第一开关M1和第二开关M2截止导通，第三开关M3导通，数据线通过数模转换器和缓冲器建立模拟显示电压。如果第一时期时，模数转换器输出的当前模拟显示电压小于数据线上的电压，则预充电路1333对数据线放电，并且会一直放电直至数据线上的电压低过数模转换器的输出电压，比较器的输出出现反转，第一时期才结束，跟着开始第二时期，第一开关M1和第二开关M2截止导通，开关晶体管M3导通，数据线通过数模转换器和缓冲器建立模拟显示电压。

图16与图15不同的地方是图16没有第三开关M3，数据线驱动电路1332(例如缓冲器)支持使能输入。使能信号有预充电路控制单元1334产生。预充电路控制单元1334输出使能信号至缓冲器，控制缓冲器在第一时期禁用，在第二时期启用。

除了通过比较数模转换器输出的电压和数据线上的电压决定第一时期的长度外，也可以通过比较缓冲器输出的电压和数据线上的电压决定第一时期的长度，如图17所示，此种情况下，数据线驱动电路(例如缓冲器)1332通过第三开关M3与数据线连接，预充电路控制单元1334控制第三开关M3在第一时期断开，在第二时期导通。比较器1335的第一、第二输入端分别连接第三开关M3的两端，以分别输入缓冲器输出的当前模拟显示信号和数据线上的信号。

上述实施例中，预充电路通过将数据线连接到高电压源VDDH完成充电，或将数据线连接到低电压源VDDL完成放电，在有的实施例中，高电压源VDDH用在第一时期变为高电平的脉冲代替，低电压源VDDL可以用在第一时期变为低电平的脉冲代替。

由于有源矩阵有机发光二极管显示器(AMOLED)面板上的TFT晶体管以及有机发光二极管OLED有老化问题，比如在长时间使用之后，TFT晶体管以及有机发光二极管OLED的阈值电压会产生漂移，有机发光二极管OLED的发光效率也会下降，专利中提到的数字显示信号也可以理解为经过老化补偿之后的数字显示信号。老化补偿是原始数字显示信号根据每个像素单元里的TFT晶体管和有机发光二极管OLED的老化情况适当的调整数字显示信号以让发光二极管OLED可以发出和老化前一样亮度的光，或者令流经发光二极管OLED的电流与老化前一样。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (19)

1.一种显示装置,包括：

像素矩阵，其包括沿第一方向排列的多条扫描线、沿第二方向排列的多条数据线和多个像素单元，各像素单元与其对应的扫描线和数据线连接；

扫描驱动器，用于产生扫描信号，其输出端分别与对应的扫描线连接，用于将扫描信号输出到扫描线上以选通对应行；

显示驱动器，所述显示驱动器包括多个显示信号产生模块，显示信号产生模块用于将外部输入的数字显示信号转换成模拟显示信号，其输出端分别与对应的数据线连接，用于输出模拟显示信号到数据线，以将模拟显示信号传输到被选通的像素单元；

控制器，其分别与扫描驱动器和显示驱动器连接，向扫描驱动器和显示驱动器输出控制信号；其特征在于：

所述显示信号产生模块包括：

数模转换器，用于将外部输入的数字显示信号转换成模拟显示信号；

数据线驱动电路，其输入端与数模转换器的输出端连接，其输出端输出模拟显示信号，并可控地连接到数据线，当数据线驱动电路的输出端连接到数据线时，推动数据线上的信号向该模拟显示信号靠近；

预充电路，其用于在第一时期对数据线进行充电或放电；

预充电路控制单元，用于根据前一数字显示信号和当前输入的数字显示信号的比较结果控制预充电路在第一时期对数据线进行充电或放电，在第一时期结束后控制预充电路停止对数据线充电或放电，并控制数据线驱动电路在第一时期时断开与数据线的连接，而在第一时期结束后连接到数据线，使数据线上的信号向数据线驱动电路输出的模拟显示信号靠近。

2.如权利要求1所述的显示装置，其特征在于，所述预充电路包括串联在高电压源和低电压源之间的第一开关和第二开关，第一开关和第二开关的控制极分别连接到预充电路控制单元，第一开关和第二开关的串联节点连接到数据线；所述第一开关和第二开关在预充电路控制单元的控制下在第一时期择一地导通，在第一时期结束后全部断开，所述高电压源的电压大于数据线上的电压，低电压源的电压小于数据线上的电压。

3.如权利要求2所述的显示装置，其特征在于，所述控制器输出的控制信号包括第一使能信号和第二使能信号，所述第一使能信号和第二使能信号的有效电平根据前一数字显示信号和当前输入的数字显示信号的比较结果确定，且第一使能信号和第二使能信号不同时有效，预充电路控制单元根据第一使能信号和第二使能信号的有效电平控制第一开关导通或第二开关导通。

4.如权利要求1-3中任一项所述的显示装置，其特征在于，所述控制器包括用于记录数字显示信号的记忆体，所述控制器输出的控制信号包括用于确定第一时期长度的时间控制信号，时间控制信号根据前一数字显示信号和当前输入的数字显示信号的比较结果产生，预充电路控制单元根据时间控制信号控制预充电路在第一时期对数据线进行充电或放电。

5.如权利要求4所述的显示装置，其特征在于，显示驱动器还包括脉冲选择信号储存模块，脉冲选择信号储存模块的输入端与控制器相连，其输出端与各显示信号产生模块的预充电路控制单元相连，控制器输出的时间控制信号包括脉冲选择信号和多个不同的脉冲信号，所述脉冲选择信号根据前一数字显示信号和当前输入的数字显示信号的比较结果产生，不同的脉冲信号对应不同的脉冲选择信号，所述控制器将一行的脉冲选择信号以串行的方式全部输入到脉冲选择信号储存模块，所述脉冲选择信号储存模块将一行的脉冲选择信号并行传递给对应的显示信号产生模块的预充电路控制单元，预充电路控制单元根据脉冲选择信号选择不同的脉冲信号以确定第一时期的长度。

6.如权利要求5所述的显示装置，其特征在于，所述多个不同的脉冲信号为多个占空比不同的脉冲信号或多个脉冲发生时序不同的脉冲信号。

7.如权利要求5所述的显示装置，其特征在于，所述控制器将脉冲选择信号和数字显示信号同时输出，在输出当前扫描行的最后一个数字显示信号后输出脉冲信号的有效电平。

8.如权利要求3所述的显示装置，其特征在于，所述控制器包括用于记录数字显示信号的记忆体，所述控制器输出的控制信号包括用于确定第一时期长度的时间控制信号，时间控制信号包括脉冲选择信号和多个不同的脉冲信号，所述脉冲选择信号根据前一数字显示信号和当前输入的数字显示信号的比较结果产生，不同的脉冲信号对应不同的脉冲选择信号，所述显示驱动器还包括脉冲选择信号储存模块，脉冲选择信号储存模块的输入端与控制器相连，其输出端与各显示信号产生模块的预充电路控制单元相连，所述预充电路控制单元包括第一时期控制信号产生电路、第一开关控制电路和第二开关控制电路，第一时期控制信号产生电路的输入端分别连接控制器和脉冲选择信号储存模块的输出端，第一时期控制信号产生电路的输出端分别连接第一开关控制电路和第二开关控制电路的输入端，第一时期控制信号产生电路根据脉冲选择信号选择不同的脉冲信号以输出第一时期控制信号，第一开关控制电路的输入端输入第一时期控制信号和第一使能信号，在第一时期控制信号和第一使能信号同时有效时输出第一开关信号以控制第一开关导通，第二开关控制电路的输入端输入第一时期控制信号和第二使能信号，在第一时期控制信号和第二使能信号同时有效时输出第二开关信号以控制第二开关导通。

9.如权利要求1-3中任一项所述的显示装置，其特征在于，所述显示信号产生模块还包括比较器，比较器的第一输入端用于输入经数模转换器转换后的当前模拟显示信号，比较器的第二输入端连接到数据线，比较器的输出端与预充电路控制单元的输入端连接，所述预充电路控制单元还输入预充开始信号，所述预充电路控制单元在接收到预充开始信号后控制预充电路对数据线进行充电或放电，在检测到比较器的输出端电平翻转后控制预充电路停止对数据线充电或放电。

10.如权利要求9所述的显示装置，其特征在于，所述预充开始信号在数模转换器将模拟显示信号输出到数据线驱动电路后输入预充电路控制单元。

11.如权利要求1-10中任一项所述的显示装置，其特征在于，所述显示信号产生模块还包括连接在数据线驱动电路和数据线之间的第三开关，第三开关的控制极与预充电路控制单元相连，预充电路控制单元在第一时期时控制第三开关断开，在第二时期时控制第三开关导通。

12.如权利要求1-10中任一项所述的显示装置，其特征在于，预充电路控制单元输出第三使能信号至数据线驱动电路，在第一时期时通过第三使能信号禁用数据线驱动电路，在第二时期时通过第三使能信号启用数据线驱动电路。

13.一种显示驱动器，所述显示驱动器包括多个显示信号产生模块，显示信号产生模块用于将外部输入的数字显示信号转换成模拟显示信号，其输出端分别与对应的数据线连接，用于输出模拟显示信号到数据线，以将模拟显示信号传输到被选通的像素单元；其特征在于，所述显示信号产生模块包括：

数模转换器，用于将外部输入的数字显示信号转换成模拟显示信号；

数据线驱动电路，其输入端与数模转换器的输出端连接，其输出端输出模拟显示信号，并可控地连接到数据线，当数据线驱动电路的输出端连接到数据线时，推动数据线上的信号向该模拟显示信号靠近；

预充电路，用于在第一时期对数据线进行充电或放电；

预充电路控制单元，用于根据前一数字显示信号和当前输入的数字显示信号的比较结果控制预充电路在第一时期对数据线进行充电或放电，在第一时期结束后控制预充电路停止对数据线充电或放电，并控制数据线驱动电路在第一时期时断开与数据线的连接，而在第一时期结束后连接到数据线，使数据线上的信号向数据线驱动电路输出的模拟显示信号靠近。

14.如权利要求13所述的显示驱动器，其特征在于，所述预充电路包括串联在高电压源和低电压源之间的第一开关和第二开关，第一开关和第二开关的控制极分别连接到预充电路控制单元，第一开关和第二开关的串联节点连接到数据线；所述第一开关和第二开关在预充电路控制单元的控制下在第一时期择一地导通，在第一时期结束后全部断开，所述高电压源的电压大于数据线上的电压，低电压源的电压小于数据线上的电压。

15.如权利要求14所述的显示驱动器，其特征在于，当前一数字显示信号大于当前数字显示信号时，预充电路控制单元控制第一开关在第一时期时断开，而控制第二开关在第一时期时导通，以将数据线连接到低电压源；当前一数字显示信号小于当前数字显示信号时，预充电路控制单元控制第一开关在第一时期时导通，而控制第二开关在第一时期时断开，以将数据线连接到高电压源。

16.如权利要求15所述的显示驱动器，其特征在于，显示驱动器还包括脉冲选择信号储存模块，脉冲选择信号储存模块的输入端用于串行输入一行的脉冲选择信号，其输出端分别与各显示信号产生模块的预充电路控制单元相连，将一行的脉冲选择信号并行传递给对应的预充电路控制单元，所述预充电路控制单元输入第一使能信号、第二使能信号、脉冲选择信号和多个占空比不同的脉冲信号，所述第一使能信号和第二使能信号的有效电平根据前一数字显示信号和当前输入的数字显示信号的比较结果确定，且第一使能信号和第二使能信号不同时有效，所述脉冲选择信号根据前一数字显示信号和当前输入的数字显示信号的比较结果产生，不同的脉冲信号对应不同的脉冲选择信号，所述预充电路控制单元包括第一时期控制信号产生电路、第一开关控制电路和第二开关控制电路，第一时期控制信号产生电路的输出端分别连接第一开关控制电路和第二开关控制电路的输入端，所述第一时期控制信号产生电路输入脉冲选择信号和多个不同的脉冲信号，根据脉冲选择信号选择不同的脉冲信号以输出第一时期控制信号，第一开关控制电路的输入端输入第一时期控制信号和第一使能信号，在第一时期控制信号和第一使能信号同时有效时输出第一开关信号以控制第一开关导通，第二开关控制电路的输入端输入第一时期控制信号和第二使能信号，在第一时期控制信号和第二使能信号同时有效时输出第二开关信号以控制第二开关导通。

17.如权利要求13所述的显示驱动器，其特征在于，显示驱动器还包括脉冲选择信号储存模块，脉冲选择信号储存模块的输入端用于串行输入一行的脉冲选择信号，其输出端分别与各显示信号产生模块的预充电路控制单元相连，将一行的脉冲选择信号并行传递给对应的预充电路控制单元，所述预充电路控制单元输入脉冲选择信号和多个不同的脉冲信号，所述脉冲选择信号根据前一数字显示信号和当前输入的数字显示信号的比较结果产生，不同的脉冲信号对应不同的脉冲选择信号，预充电路控制单元根据脉冲选择信号选择不同的脉冲信号以确定第一时期的长度。

18.如权利要求16或17所述的显示驱动器，其特征在于，所述多个不同的脉冲信号为多个占空比不同的脉冲信号或多个脉冲发生时序不同的脉冲信号。

19.如权利要求13-15中任一项所述的显示驱动器，其特征在于，所述显示信号产生模块还包括比较器，比较器的第一输入端用于输入经数模转换器转换后的当前模拟显示信号，比较器的第二输入端连接到数据线，比较器的输出端与预充电路控制单元的输入端连接，所述预充电路控制单元还输入预充开始信号，所述预充电路控制单元在接收到预充开始信号后控制预充电路对数据线进行充电或放电，在检测到比较器的输出端电平翻转后控制预充电路停止对数据线充电或放电。