TWI508053B - 閘極驅動電路及閘極驅動方法 - Google Patents

閘極驅動電路及閘極驅動方法 Download PDF

Info

Publication number
TWI508053B
TWI508053B TW102133524A TW102133524A TWI508053B TW I508053 B TWI508053 B TW I508053B TW 102133524 A TW102133524 A TW 102133524A TW 102133524 A TW102133524 A TW 102133524A TW I508053 B TWI508053 B TW I508053B
Authority
TW
Taiwan
Prior art keywords
signal
driving
control
signals
time
Prior art date
Application number
TW102133524A
Other languages
English (en)
Other versions
TW201513082A (zh
Inventor
Kaiwei Hong
Binyu Chan
Yungchih Chen
Chinghui Chang
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW102133524A priority Critical patent/TWI508053B/zh
Priority to CN201310520774.2A priority patent/CN103632645B/zh
Publication of TW201513082A publication Critical patent/TW201513082A/zh
Application granted granted Critical
Publication of TWI508053B publication Critical patent/TWI508053B/zh

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

閘極驅動電路及閘極驅動方法
本發明是關於一種閘極驅動電路，且特別是有關於一種具有複數個開關模組的閘極驅動電路。
在主動式矩陣液晶顯示器(Active Matrix Liquid Crystal Display)中，每個像素包含一個薄膜電晶體(Thin-Film Transistor,TFT)，其電晶體的閘極連接至水平方向掃描線，源極連接至垂直方向的資料線，而汲極則連接至像素電極。若在水平方向的某一條掃描線上提供足夠的正電壓，會使得在該條掃描線上所有的電晶體打開，而在該條掃描線上的像素電極會與垂直方向的資料線連接，將資料線上的訊號電壓寫入在該條掃描線上的每一個像素電容中，控制不同像素液晶的透光度進而達到控制色彩的效果。
傳統用以驅動每個像素電晶體閘極的閘極驅動電路是使用移位暫存器電路(Shift Register)來產生連續的驅動訊號到掃描線，以控制顯示器中每個像素電晶體的開啟和關閉。目前的技術是將移位暫存器電路直接製作在陣列 (Array)基板上，來代替由外接矽晶片製作的驅動晶片，這樣的技術又稱作閘極驅動電路基板技術(Gate Driver on Array,GOA)。進一步來說，將移位暫存器電路直接製作在顯示面板的邊框(Border)上，可減少製作程序，並且降低產品成本，進而提高主動式矩陣面板的高集成度，使面板能更薄型化。
然而，隨著顯示面板的解析度的增加，每一個像素可寫入訊號電壓的時間，也就是每一個像素電容可充電的時間隨之減少。為了讓每一個像素在較短的時間內完成寫入訊號電壓，移位暫存器電路必須提供較高的驅動電壓驅動像素電晶體，但是這樣會使得製作移位暫存器電路的面積增加，增加製作成本。另外，由於移位暫存器電路直接製作在顯示面板的邊框上，移位暫存器電路的面積增加也會使得顯示面板的邊框必須加大，造成顯示面板的可視面積減少。
為了解決上述的問題，本揭示內容之一態樣是在提供一種閘極驅動電路，透過開關模組的設置以及設計控制導通各個開關模組與選擇輸出驅動訊號的方式，可以實現閘極驅動電路產生各級依序的驅動訊號，以驅動顯示面板上連接至每條掃描線上的像素電晶體。
本揭示內容之一態樣是關於一種閘極驅動電路。閘極驅動電路包含至少N條訊號線、M個開關模組、以及控 制模組。至少N條訊號線用以傳送至少N個驅動訊號，所述驅動訊號分別為週期性的連續時序訊號。每一個開關模組耦接於N條掃描線。控制模組耦接於至少N條訊號線與每一個開關模組的N條掃描線之間，用以產生M個控制訊號分別控制對應的M個開關模組，並且控制每一個控制訊號的拉升時間與拉降時間，以調整每一個控制訊號的一致能時間的長度。當M個控制訊號的其中之一者導通對應的開關模組時，控制模組選擇至少N條訊號線中的N條依序的訊號線上的驅動訊號並且依序傳送至導通的開關模組的N條掃描線。控制模組依序導通M個開關模組，以傳送依序的M*N個驅動訊號。
本揭示內容之另一態樣是關於一種閘極驅動方法，用於輸出M*N個驅動訊號，每一個驅動訊號具有相同的單位驅動時間。閘極驅動方法包含：產生M個控制訊號分別對應M個開關模組；依據第一調整訊號與第二調整訊號控制每一個控制信號的拉升時間與拉降時間；依據每一個控制信號的拉升時間與拉降時間決定用以傳送驅動訊號的複數條訊號線；選擇所述訊號線中的N條依序的訊號線上的N個驅動訊號；當每一個控制訊號導通對應的開關模組時，依序傳送選擇的N個驅動訊號至導通的開關模組的N條掃描線；依序導通M個開關模組，以傳送依序的M*N個驅動訊號。
綜上所述，透過應用上述的實施例，本發明簡化了閘極驅動電路佈局(layout)設計的複雜度，且閘極驅動電路 所需要的佈局面積亦縮小許多，使得陣列基板所需的邊框大小減少，增加了顯示面板的可視面積。另外，每一個驅動訊號的單位驅動時間可依據顯示器的解析度而調整，而不用為了提高驅動電壓而增加閘極驅動電路的面積。
100‧‧‧閘極驅動電路
120‧‧‧控制模組
200‧‧‧閘極驅動電路
220‧‧‧控制模組
300‧‧‧閘極驅動電路
320‧‧‧控制模組
400‧‧‧閘極驅動電路
420‧‧‧控制模組
500‧‧‧閘極驅動電路
520‧‧‧控制模組
600‧‧‧閘極驅動電路
620‧‧‧控制模組
700‧‧‧閘極驅動電路
720‧‧‧控制模組
730‧‧‧第一調整模組
740‧‧‧第二調整模組
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖係依據本發明一實施例繪示的閘極驅動電路的示意圖；第2a圖係依據本發明一實施例繪示的閘極驅動電路的示意圖；第2b圖係依據第2a圖的閘極驅動電路繪示的訊號時序圖；第3圖係依據本發明另一實施例繪示的閘極驅動電路的示意圖；第4a圖係依據第3圖的一實施例繪示的閘極驅動電路的示意圖；第4b圖係依據第4a圖的閘極驅動電路繪示的訊號時序圖；第4c圖係依據第4a圖的閘極驅動電路繪示的另一訊號時序圖；第5圖係依據本發明另一實施例繪示的閘極驅動電路的示意圖； 第6a圖係依據第5圖的一實施繪示的閘極驅動電路的示意圖；第6b圖係依據第6a圖的閘極驅動電路繪示的訊號時序圖；以及第7圖係依據本發明一實施例繪示的閘極驅動電路的示意圖。
請參照第1圖，第1圖係依據本發明一實施例繪示的閘極驅動電路100的示意圖。如第1圖所示，閘極驅動電路100包含至少N條訊號線P1 、P2 、…、PN 、…、PN+z 、M個開關模組Q1 、Q2 、…、QM-1 、QM 、以及控制模組120，其中N代表每個開關模組連接的掃描線的數量，z為大於等於零的整數。N+z條訊號線P1 ~PN+z 用以傳送對應訊號線數量的驅動訊號，即N+z個驅動訊號G(1)、G(2)、…、G(N)、…、G(N+z)。每個驅動訊號分別為週期性的連續時序訊號，且每個驅動訊號的責任週期均為1/(N+z)。
每一個開關模組皆各自電連接於N條掃描線SM1 ~SMN (M為對應的開關模組)。因此，閘極驅動電路100共有M*N條掃描線S11 ~SMN 。這些掃描線分別連接到顯示器中的像素電晶體(未繪示於圖中)，用以輸出M*N個驅動訊號以導通或斷開像素電晶體。
控制模組120耦接於N+z條訊號線P1 ~PN+z 與每一個開關模組的N條掃描線SM1 ~SMN 之間(M為對應的開關模 組)，用以產生M個控制訊號C1 、C2 …、CM-1 、CM 分別控制對應的M個開關模組Q1 ~QM 。當控制模組120產生的M個控制訊號的其中之一者導通對應的開關模組時，控制模組120選擇N+z條訊號線中的N條依序的訊號線上的驅動訊號，並且依序傳送至導通的開關模組的N條掃描線上，以輸出N個依序的驅動訊號來導通連接於N條掃描線上的像素電晶體(未繪示於第1圖)。
另外，控制模組120產生的M個控制訊號會依序導通對應的開關模組。例如當開關模組Q1 導通時，控制模組120選擇N+z條訊號線中的N條依序的訊號線上的驅動訊號，並且依序傳送至開關模組Q1 的N條掃描線上。然後斷開開關模組Q1 以及導通下一個開關模組Q2 ，控制模組120再選擇N+z條訊號線中的N條依序的訊號線上的驅動訊號，並且依序傳送至開關模組Q2 的N條掃描線上。以此類推，直到開關模組QM 輸出N個驅動訊號。因此，閘極驅動電路100共可輸出M*N個依序的驅動訊號，用以驅動顯示器中連接於M*N掃描線上的像素電晶體。
本發明一實施例中的閘極驅動電路100，其電路架構使用數個開關模組、控制模組、以及複數條控制線，並且透過控制訊號的設計來取代複雜的穩壓電路，以實現驅動像素電晶體的功能。相較於使用移位暫存器電路架構的閘極驅動器，其每一條掃描線皆需要一個移位暫存器以及穩壓電路以提供穩定的驅動訊號，閘極驅動電路100所需佈局(layout)面積與複雜度均大大地減少，其製作成本也可 降低。另外，閘極驅動電路100並未使用穩壓電路，所以可根據顯示器解析度的大小調整驅動訊號的致能時間以及驅動電壓，並且不會增加佈局所需的面積，使得製作在陣列基板上的閘極驅動器所需的邊框面積不必增加，甚至減少邊框的面積，使顯示器的可視面積增加。
請參照第2a圖，第2a圖係依據本發明一實施例繪示的閘極驅動電路200的示意圖。在本實施例中，閘極驅動電路200包含N條訊號線P1 ~PN 、M個開關模組Q1 ~QM 、以及控制模組220。類似地，N條訊號線用以傳送N個依序的驅動訊號G(1)~G(N)，且每個驅動訊號分別為週期性的連續時序訊號。另外，每個驅動訊號的責任週期均為1/N。
進一步來說，請一併參照第2b圖，第2b圖係依據第2a圖的閘極驅動電路200繪示的訊號時序圖。如第2b圖所示，在一個週期中，當驅動訊號G(1)位於高邏輯準位時，其它驅動訊號則是皆位於低邏輯準位，而當驅動訊號G(1)拉降的同時，驅動訊號G(2)接著拉升，而其它驅動訊號依然維持在低邏輯準位，以形成連續的時序訊號，驅動訊號G(2)之後的驅動訊號則以此類推，以形成N個連續且週期性的時序信號。
閘極驅動電路200中的M個開關模組皆各自電連接於N條掃描線。控制模組220耦接於N條訊號線P1 ~PN 與每一個開關模組的N條掃描線之間，用以產生M個控制訊號C1 ~CM 分別控制對應的M個開關模組的導通或斷開。
如第2a圖與第2b圖所示，當控制模組220產生的 M個控制訊號的其中之一者導通對應的開關模組時，控制模組120選擇N條訊號線P1 ~PN 中的N個依序驅動訊號G(1)~G(N)並且依序傳送至導通的開關模組的N條掃描線上。例如當控制訊號C1 導通開關模組Q1 時，控制模組220選擇驅動訊號G(1)~G(N)依序到開關模組Q1 的掃描線S11 ~S1N 上，也就是驅動訊號G(1)傳送到掃描線S11 、驅動訊號G(2)傳送到掃描線S12 ，…，驅動訊號G(N)傳送到掃描線S1N 上，完成輸出N個驅動訊號。
如第2b圖所示，驅動訊號G(1)~G(N)皆具有相同的致能時間長度，也就是單位驅動時間TG 。在本實施例中，每一個控制訊號C1 ~CM 具有一致的致能時間長度TC1 ，且由於訊號線的數量為N條，致能時間長度TC1 為單位驅動時間TG 的N倍，即TC1 =N*TG 。換句話說，當每一個控制訊號導通對應的開關模組時，對應的控制訊號在其致能時間長度TC1 內即可以輸出N個驅動訊號。
當開關模組Q1 斷開時，控制模組220接著導通開關模組Q2 ，然後控制模組220繼續將N條訊號線P1 ~PN 中的N個依序驅動訊號G(1)~G(N)依序傳送至開關模組Q2 的N條掃描線S21 ~S2N 上，以此類推，直到N個驅動訊號傳送到開關模組QM 的掃描線SM1 ~SMN 上。
如第2b圖所示，當控制訊號C1 拉升時，開關模組Q1 導通，驅動訊號G(1)~G(N)傳送給開關模組Q1 上的N條掃描線S11 ~S1N 上，當驅動訊號G(N)拉降時，控制訊號C1 同時拉降且控制訊號C2 拉升以導通開關模組Q2 ，驅動訊號 G(1)~G(N)傳送給開關模組Q2 上的N條掃描線S21 ~S2N 上，以此類推，直到驅動訊號G(1)~G(N)傳送給開關模組Q2 上的N條掃描線SM1 ~SMN 上。藉此，閘極驅動電路200可輸出M*N個依序的驅動訊號以控制連接在掃描線上的像素電晶體(未繪示於第2a圖)。
然而，在實際應用中，因訊號改變時需要一定的切換時間(例如受電壓轉換速率Slew Rate影響)，在本實施例中，當開關模組(如開關模組Q1 )導通時，理想情況下控制訊號C1 與驅動訊號G(1)為同時致能。但若是用以導通開關模組Q1 的控制訊號C1 電壓轉換速率過慢而有延遲，將使驅動訊號G(1)的啟動時間點一併延後，將壓縮到驅動訊號G(1)的致能時間長度(也就是不足單位驅動時間TG )，則會造成驅動訊號G(1)的致能時間不足，使得位於導通的開關模組的第1條掃描線(如掃描線S11 )上的像素電晶體(未繪示於第2a圖)開啟時間不足，導致像素電容(未繪示於第2a圖)的充電時間不夠的情況發生。
據此，本發明提出另一實施例以解決上述閘極驅動電路200可能發生的問題。請參照第3圖，第3圖係依據本發明另一實施例繪示的閘極驅動電路300的示意圖。如第3圖所示，閘極驅動電路300包含N+i條訊號線P1 ~PN+i 、M個開關模組Q1 ~QM 、以及控制模組320。類似地，N+i條訊號線用以傳送N+i個依序的驅動訊號G(1)~G(N+i)，且每個驅動訊號分別為週期性的連續時序訊號，其中每個驅動訊號的責任週期為1/(N+i)。每一個開關模組皆各自電連 接於N條掃描線。控制模組120耦接於N+i條訊號線P1 ~PN+i 與每一個開關模組的N條掃描線之間，用以產生M個控制訊號C1 ~CM 分別控制對應的M個開關模組的導通或斷開。
當控制模組320產生的M個控制訊號的其中之一者導通對應的開關模組時，控制模組320選擇N+i條訊號線P1 ~PN+i 中依序的N條訊號線中的N個依序驅動訊號，並且依序傳送至導通的開關模組的N條掃描線上。當控制模組320依序導通開關模組Q1 ~QM ，閘極驅動電路300則可輸出M*N個驅動訊號。
值得一提的是，每一個控制訊號的致能時間長度可為每個驅動訊號的單位驅動時間的(N+x)倍，其中x為任意正數。進一步來說，控制訊號的致能時間中的N個單位驅動時間是用來輸出N個驅動訊號，而其它x個單位驅動時間則是用來防止像素電容充電時間不夠的情況發生。另外，控制模組320還可控制每一個控制訊號的拉升時間。進一步來說，控制模組320控制每一個控制訊號在對應的開關模組的第一條掃描線上的驅動訊號拉升前x個單位驅動時間(這段時間又稱作預先充電(pre-charge)時間)拉升，以避免第一條掃描線上的驅動訊號不同時致能時造成的像素電容充電不足的情況。
另外，為了調整控制訊號的致能時間長度，控制模組320必須依照致能時間長度決定用以傳送驅動訊號的訊號線的數量，以避免當開關模組輸出驅動訊號時發生重疊(overlap)的現象。由於訊號線的數量必定為整數，而控制 訊號的致能時間長度卻不一定為整數。藉此，當控制訊號的致能時間長度為(N+x)個單位驅動時間時，控制模組320決定用以傳送驅動訊號的訊號線的數量為(N+i)條，其中i=x，x為任意正數。
請參照第4a圖，第4a圖係依據第3圖的一實施例繪示的閘極驅動電路400的示意圖。在本實施例中，閘極驅動電路400包含的訊號線的數量為N+1條，用以傳送N+1個驅動訊號G(1)~G(N+1)，即i=1。控制模組420選擇N+1條中依序的N條訊號線中的N個依序的驅動訊號，並且依序傳送至對應的開關模組上的N條掃描線上。另外，控制模組420還產生M條控制訊號C1 ~CM 分別用以導通對應的開關模組Q1 ~QM 。
在本實施例中，當控制訊號C1 控制開關模組Q1 導通時，控制模組420選擇驅動訊號G(1)~G(N)依序傳送至開關模組Q1 的掃描線S11 ~S1N 上，然本實施例中初始選擇N個依序的驅動訊號的方式並不限制。
為了能繼續輸出依序的驅動訊號，當下一個開關模組Q2 導通時，控制模組420選擇驅動訊號G(N+1)傳送到開關模組Q2 的第一條掃描線S21 上，然後回到前頭選擇驅動訊號G(1)傳送到開關模組Q2的下一條掃描線S22 上，並且依序選擇G(2)~G(N-1)依序傳送到開關模組Q2 的掃描線S23 ~S2N 上(部分未繪示於第4a圖)。
接著，控制模組420依序選擇下一個驅動訊號G(N)、與G(N+1)依序傳送到下一個開關模組Q3 的第一條 掃描線上S31 與掃描線S32 上，類似地，控制模組420再回到前頭選擇驅動訊號G(1)以傳送到開關模組Q3 的下一條掃描線S33 上(未繪示於第4a圖)，然後依序選擇驅動訊號G(2)~G(N-2)依序傳送到開關模組Q2 的掃描線S33 ~S3N 上(部分未繪示於第4a圖)，以此類推，完成每一個開關模組的N條掃描線上皆依序接收到N+1個驅動訊號中的N個依序的驅動訊號。
請一併參照第4b圖，第4b圖係依據第4a圖的閘極驅動電路繪示的訊號時序圖。如第4b圖所示，由於訊號線的數量為(N+1)條，當控制訊號C1 ~CM 的致能時間長度TC2 為驅動訊號的單位驅動時間TG 的(N+x)倍時，x可以是大於0且小於等於1的任何正數。為了方便說明，在本實施例中，致能時間長度TC2 為單位驅動時間TG 的(N+1)倍，也就是x=1，TC2 =(N+1)*TG ，然本實施例並不限制。另外，控制模組420還控制每一個對應導通的開關模組的控制訊號在對應導通的開關模組的N個驅動訊號拉升之前x個單位驅動時間TG 拉升，也就是預先充電時間pre-charge=x*TG (在本實施例中，pre-charge=1TG )。換句話說，每一個開關模組在其控制訊號拉升之後的x個單位驅動時間TG ，才輸出對應的開關模組的第一條掃描線上的驅動訊號。
以控制訊號C1 為例，當控制模組420將驅動訊號G(1)傳送到開關模組Q1 時，控制模組420在驅動訊號G(1)拉升之前1個單位驅動時間TG 即預先拉升控制訊號C1 ，也 就是經過一個單位驅動時間TG 後驅動訊號G(1)才接著拉升。也就是說，在驅動訊號G(1)拉升之前控制訊號C1 已完成拉升開啟開關模組Q1 ，如此一來，驅動訊號G(1)的訊號切換便不會受到控制訊號C1 的切換延遲所影響。接著之後的驅動訊號依序拉升，直到驅動訊號G(N)拉降後才將控制訊號C1 拉降。此時開關模組Q2接著輸出第一條掃描線S21 上的驅動訊號G(N+1)，然後回到輸出驅動訊號G(1)，以輸出總共依序的N個驅動訊號。類似地，控制訊號C2 在開關模組Q2 第一條掃描線S21 上的驅動訊號G(N+1)拉升之前1個單位驅動時間TG 拉升，來避免驅動訊號G(N+1)拉升延遲導致像素電容充電的時間不足的情況。
綜述來說，請一併參照第3圖、第4a圖、以及第4b圖。當控制模組需要從N+i條訊號線中選出依序N條訊號線上的N個驅動訊號並且依序傳送至對應導通的開關模組上的N條掃描線時，控制模組320選擇傳送至導通的開關模組(如開關模組Q2 )的第K條掃描線(如掃描線S21 )的驅動訊號為第N+i條訊號線(如訊號線PN+1 )上的第N+i驅動訊號(如驅動訊號G(N+1))時，選擇第一條訊號線(如訊號線P1 )的第一驅動訊號(如驅動訊號G(1))傳送至導通的開關模組Q2 的第K+1條掃描線(如掃描線S22 )，K為1到N-1的正整數。
另外，當傳送至導通的開關模組(如開關模組Q1 )的第N條掃描線(如掃描線S1N )的驅動訊號為第L條訊號線(如訊號線PN )上的第L驅動訊號(如驅動訊號G(N))時，選 擇第L+1條訊號線(如訊號線PN+1 )上的第L+1驅動訊號(如驅動訊號G(N+1))傳送到下一個導通的開關模組(如開關模組Q2 )的第一條掃描線(如掃描線S21 )，L為1到N+i-1的正整數。但是當選擇傳送至導通的開關模組的第N條掃描線的驅動訊號為第N+i條訊號線上的驅動訊號時，也就是上述例子中L為N+i時，控制模組120則選擇第一條訊號線上的第一驅動訊號傳送到下一個導通的開關模組的第一條掃描線上。
藉由上述控制模組選擇傳送到每一個開關模組的N條掃描線的驅動訊號的方式，並且控制每一個對應導通的開關模組的控制訊號在對應導通的開關模組的N個驅動訊號拉升之前x個單位驅動時間拉升，並且決定用以傳送驅動訊號的訊號線的數量為(N+i)條，i=x，x為任意正數。藉此，可實現輸出依序M*N個驅動訊號，並且避免驅動訊號開啟像素電晶體時間不足造成像素電容充電時間不夠的問題。
請回到第2a圖以及第2b圖。另外，當開關模組(如開關模組Q1 )截止時，理想情況下開關模組完整地輸出N個驅動訊號，也就是控制訊號C1 與驅動訊號G(N)為同時拉降。但是若N個驅動訊號中G(1)~G(N)至少一個驅動訊號發生延遲時，會導致驅動訊號G(N)的啟動時間點延後，造成當控制訊號C1 拉降時，驅動訊號G(N)仍處於致能的狀態。這樣除了會導致位於第N條掃描線(如掃描線S1N )上的像素電晶體(未繪示於第2a圖)開啟時間不足外，還會造成 當控制訊號C2 致能時，連接到開關模組Q2 的第N條掃描線S2N 輸出驅動訊號G(N)(也就是當開關模組Q1截止時驅動訊號G(N)剩下的致能時間)，進而使得連接到第2N條掃描線S2N 上的像素電晶體開啟的時間錯誤，導致像素電容錯充的情況發生。
據此，為了防止錯充像素電容的情況發生。控制模組320還可控制每一個控制訊號在對應的開關模組的第N條掃描線上的驅動訊號拉降後x個單位驅動時間(這段時間又稱作保留(hold)時間)拉降，以避免第N條掃描線上的驅動訊號的輸出延遲時造成的像素電容錯充的情況。
請參照第4c圖，第4c圖係依據第4a圖的閘極驅動電路繪示的另一訊號時序圖。類似地，控制訊號C1 ~CM 的致能時間長度TC3 為驅動訊號的單位驅動時間TG 的(N+x)倍，x可以是大於0且小於等於1的任何正數。為了方便說明，在本實施例中，致能時間長度TC3 為單位驅動時間TG 的(N+1)倍，也就是x=1，TC3 =(N+1)*TG ，然本實施例並不限制。另外，控制模組420控制每一個對應導通的開關模組的控制訊號在對應導通的開關模組的N個驅動訊號拉降之後x個單位驅動時間TG 拉降，也就是保留時間hold=x*TG (在本實施例中，hold=1TG )。換句話說，每一個開關模組在輸出對應的開關模組的第N條掃描線上的驅動訊號拉降之後的1個單位驅動時間TG ，才將其控制訊號拉降。
以控制訊號C1 為例，當控制模組420依序將驅動 訊號G(1)~G(N)傳送到開關模組Q1 時，控制模組420在驅動訊號G(N)拉降之後1個單位驅動時間TG 才拉降控制訊號C1 ，並且當驅動訊號G(N)拉降的同時，控制訊號C2 致能使開關模組Q2 導通，並將下一個驅動訊號G(N+1)傳送至開關模組Q2 的第一掃描線S21 上。須補充的是值得一提的是，驅動訊號G(N+1)並未連接至開關模組Q1 ，因此，即使在開關模組Q1 仍為導通時，改變驅動訊號G(N+1)的訊號並不會造成開關模組Q1 的錯誤充電。
接著，於開關模組Q2 中，再從頭選擇第一個驅動訊號G(1)傳送到下一條掃描線S22 ，選擇驅動訊號G(2)傳送到掃描線S23 ，以此類推，以輸出總共依序的N個驅動訊號。類似地，控制訊號C2 在開關模組Q2 第N條掃描線S2N 上的驅動訊號G(N-1)拉降之後1個單位驅動時間TG 拉降，來避免驅動訊號G(N-1)的輸出延遲時導致在下一個開關模組Q3 導通時開啟對應的像素電晶體造成像素電容錯充的情況。
控制模組從N+i條訊號線中選擇依序的N條訊號線中的驅動訊號的方式可以參照上述實施例，於此不再贅述。據此，透過控制如第4b圖中控制訊號的拉升時間或是如第4c圖中控制訊號的拉降時間，本發明提供的閘極驅動電路可以除了可實現輸出M*N個依序的驅動訊號之外，還可防止像素電容充電時間不夠或是像素電容錯充的情況發生。
請參照第5圖，第5圖係依據本發明另一實施例繪 示的閘極驅動電路的示意圖。如第5圖所示，閘極驅動電路500包含N+i+j條訊號線P1 ~PN+i+j 、M個開關模組Q1 ~QM 、以及控制模組520。類似地，N+i+j條訊號線用以傳送N+i+j個依序的驅動訊號G(1)~G(N+i+j)，且每個驅動訊號分別為週期性的連續時序訊號。其中每個驅動訊號的責任週期為1/(N+i+j)。每一個開關模組皆各自電連接於N條掃描線。控制模組520耦接於N+i+j條訊號線P1 ~PN+i+j 與每一個開關模組的N條掃描線之間，用以產生M個控制訊號C1 ~CM 分別控制對應的M個開關模組的導通或斷開。
類似地，當控制模組520產生的M個控制訊號的其中之一者導通對應的開關模組時，控制模組520選擇N+i+j條訊號線P1 ~PN+i+j 中依序的N條訊號線中的N個驅動訊號，並且依序傳送至導通的開關模組的N條掃描線上。當控制模組520依序導通開關模組Q1 ~QM ，閘極驅動電路500則可輸出M*N個驅動訊號。
類似地，每一個控制訊號的致能時間長度為每個驅動訊號的單位驅動時間的(N+x+y)倍，其中x、y為任意正數。特別的是，在本實施例中，每一個控制訊號在對應的開關模組的第一條掃描線上的驅動訊號拉升前x個單位驅動時間TG 拉升，以及在對應的開關模組的第N條掃描線上的驅動訊號拉降後y個單位驅動時間TG 拉降，也就是說，每一個控制訊號的致能時間包含預先充電時間pre-charge以及保留時間hold，其中pre-charge=x*TG ，hold=y*TG 。換句話說，閘極驅動電路500除了輸出M*N個依序的驅動訊 號之外，還可同時避免第一條掃描線上的驅動訊號致能時間不同造成的像素電容充電不足的情況以及第N條掃描線上的驅動訊號的輸出延遲時造成的像素電容錯充的情況。
請參照第6a圖，第6a圖係依據第5圖的一實施繪示的閘極驅動電路600的示意圖。在本實施例中，閘極驅動電路600包含的訊號線的數量為N+2條，用以傳送N+2個驅動訊號G(1)~G(N+2)，即0<x≦1，0<y≦1。類似地，控制模組620選擇N+2條中依序的N條訊號線中的N個依序的驅動訊號，並且依序傳送至對應的開關模組上的N條掃描線上。另外，控制模組620還產生M條控制訊號C1 ~CM 分別用以導通對應的開關模組Q1 ~QM 。
在本實施例中，當控制訊號C1 控制開關模組Q1 導通時，控制模組620選擇驅動訊號G(1)~G(N)依序傳送至開關模組Q1 的掃描線S11 ~S1N 上，然本實施例中初始選擇N個依序的驅動訊號的方式並不限制。接著，為了能繼續輸出依序的驅動訊號，控制模組620選擇驅動訊號G(N+1)、G(N+2)依序傳送到下一個開關模組Q2 的第一條掃描線S21 與第二條掃描線S22 上，然後回到前頭選擇驅動訊號G(1)傳送到開關模組Q2的下一條掃描線S23 上，並且依序選擇G(2)~G(N-2)依序傳送到開關模組Q2 的掃描線S24 ~S2N 上(部分未繪示於第6a圖)。接著，控制模組620依序選擇下一個驅動訊號G(N-1)傳送到下一個開關模組Q3 的第一條掃描線上S31 上，並且依序傳送驅動訊號到對應的掃描線上，直到選擇的驅動訊號為G(N+2)時，再從頭選擇驅動訊 號G(1)傳送到接收驅動訊號G(N+2)的掃描線的下一條掃描線。以此類推，完成每一個開關模組的N條掃描線上皆依序接收到N+2個驅動訊號中的N個依序的驅動訊號。
請一併參照第6b圖，第6b圖係依據第6a圖的閘極驅動電路繪示的訊號時序圖。如第6b圖所示，控制訊號C1 ~CM 的致能時間長度TC4 為驅動訊號的單位驅動時間TG 的(N+x+y)倍，x、y可分別是大於0且小於等於1的任何正數。為了方便說明，在本實施例中，致能時間長度TC4 為單位驅動時間TG 的(N+2)倍，也就是x=1，y=1，TC4 =(N+2)*TG ，然本實施例並不限制。另外，控制模組620控制每一個對應導通的開關模組的控制訊號在對應導通的開關模組的N個驅動訊號拉升之前x個單位驅動時間TG 拉升，即pre-charge=x*TG (在本實施例中，pre-charge=1TG )，以及控制每一個控制訊號在對應導通的開關模組的N個驅動訊號拉降之後y個單位驅動時間TG 拉降，即hold=y*TG (在本實施例中，hold=1TG )。
以控制訊號C1 為例，當控制模組620將驅動訊號G(1)傳送到開關模組Q1 時，控制模組620在驅動訊號G(1)拉升之前1個單位驅動時間TG 才拉升控制訊號C1 ，也就是經過一個單位驅動時間TG 後驅動訊號G(1)才接著拉升，接著之後的驅動訊號依序拉升，直到驅動訊號G(N)拉降之後1個單位驅動時間TG 才將控制訊號C1 拉降。而在驅動訊號G(N)拉降的同時，控制模組620選擇將下一個驅動訊號G(N+1)傳送到開關模組Q2 的第一條掃描線S21 上。類似 地，控制訊號C2 在驅動訊號G(N+1)拉升前1個單位驅動時間TG 拉升，避免驅動訊號G(N+1)致能不同時導致像素電容充電不足(未繪示於第6b圖)，並且在開關模組Q2 的第N條掃描線S2N上的驅動訊號G(N-2)(未繪示於第6b圖)拉降後1個單位驅動時間TG 拉降控示訊號C2 ，以避免驅動訊號G(N-2)在下一個開關模組Q3 導通時開啟連接在掃描線S2N 上的像素電晶體(未繪示於第6b圖)造成像素電容錯充的情況。之後的控制訊號C3 ~CM 以此類推，以完成輸出M*N個依序的驅動訊號。
當訊號線的數量為N+i+j條時，控制模組620選擇其中依序N條訊號線的N個驅動訊號以傳送到對應的開關模組的N條掃描線的方式可以參照上述實施例，在此並不贅述。據此，透過控制如第6a圖中控制訊號的拉升時間以及拉降時間，本發明提供的閘極驅動電路可以除了可實現輸出M*N個依序的驅動訊號之外，還可防止像素電容充電時間不夠以及像素電容錯充的情況同時發生。
請參照第7圖，第7圖係依據本發明一實施例繪示的閘極驅動電路的示意圖。如第7圖所示，閘極驅動電路700包含至少N+i+j條訊號線、M個開關模組Q1 ~QM 、控制模組720、第一調整模組730、以及第二調整模組740，其中至少N+i+j條訊號線、M個開關模組Q1 ~QM 、和控制模組720的連接關係、調整控制訊號的方式、以及選擇訊號線中的驅動訊號的方式可參照上述實施例，在此不再贅述。
在本實施例中，控制模組720還依據第一調整模組 730產生的第一調整訊號E1 以及第二調整模組740產生的第二調整訊號E2 來決定用以傳送N個驅動訊號的訊號線以及調整每一個控制訊號的拉升時間與拉降時間。進一步來說，第一調整訊號E1 和第二調整訊號E2 除了分別致能控制訊號提早拉升或是延遲拉降之外，還分別包含預先充電時間以及保留時間的訊息。換句話說，當第當第一調整訊號E1 致能時，控制模組720還依據第一調整訊號E1 提供的預先充電時間訊息調整控制訊號的致能時間長度以及拉升時間。類似地，當第二調整訊號E2 致能時，控制模組720還依據第二調整訊號E2 提供的保留時間訊息調整控制訊號的致能時間長度以及拉降時間。藉此，藉由第一調整訊號E1 和第二調整訊號E2 的控制，閘極驅動電路700可依據需求(如解析度的改變)產生對應的控制訊號，並且避免驅動訊號開啟像素電晶體的時間不足，或是避免錯開像素電晶體，以確保完成驅動每一個像素電晶體。當第一調整訊號E1 與第二調整訊號E2 皆未致能時，控制模組720選擇至少N+i+j條訊號線中的其中依序的N條訊號線，以及調整N條訊號線上的所有驅動訊號形成週期性的連續時序訊號。另外，控制模組720還調整每一個控制訊號的致能時間的長度為驅動訊號的單位驅動時間的長度的N倍，並且控制每一個控制訊號在對應導通的開關模組導通時，隨著第一條掃描線的驅動訊號拉升而拉升，以及隨著第N掃描線的驅動訊號拉降而拉降。簡單來說，當第一調整訊號E1 與第二調整訊號E2 皆未致能時，控制模組220產生的控制訊號並不包 含預先充電時間以及保留時間，也就是如第2圖與第2b圖所示之實施例。
當第一調整訊號E1 致能時，控制模組720調整每一個控制訊號的致能時間的長度為驅動訊號的單位驅動時間的長度的(N+x)倍，並且控制每一個對應導通的開關模組的控制訊號在對應導通的開關模組的N個驅動訊號拉升之前x個單位驅動時間拉升。另外，控制模組720決定至少N+i+j條訊號線中的依序的N+i條訊號線用以傳送M*N個驅動訊號，其中i=x，x為任意正數，並且調整N+i條訊號線上的所有驅動訊號形成週期性的連續時序訊號。簡單來說，當第一調整訊號E1 致能時，控制模組220產生的控制訊號包含預先充電時間，即如第4a圖與第4b圖所示實施例。
當第二調整訊號E2 致能時，控制模組720調整每一個控制訊號的致能時間的長度為驅動訊號的單位驅動時間的長度的(N+y)倍，並且控制每一個對應導通的開關模組的控制訊號在對應導通的開關模組的N個驅動訊號拉降之後y個單位驅動時間拉降。另外，控制模組720決定至少N+i+j條訊號線中的依序的N+j條訊號線用以傳送M*N個驅動訊號，其中j=y，y為任意正數，並且調整N+j條訊號線上的所有驅動訊號形成週期性的連續時序訊號。簡單來說，當第二調整訊號E2致能時，控制模組720產生的控制訊號包含保留時間，即如第4a圖與第4c圖所示實施例(第4a圖中的i換成本實施例的j)。
當第一調整訊號E1 與第二調整訊號E2 皆致能時，控制模組720調整每一個控制訊號的致能時間的長度為驅動訊號的單位驅動時間的長度的(N+x+y)倍，並且控制每一個對應導通的開關模組的控制訊號在對應導通的開關模組的N個驅動訊號拉升之前x個單位驅動時間拉升，以及控制前述控制訊號在前述導通的開關模組的N個驅動訊號拉降之後y個單位驅動時間拉降。另外，控制模組720決定至少N+i+j條訊號線中的依序的N+i+j條訊號線用以傳送M*N個驅動訊號，其中i=x，j=y，x、y為任意正數，並且調整N+i+j條訊號線上的所有驅動訊號形成週期性的連續時序訊號。簡單來說，當第一調整訊號E1 與第二調整訊號E2 皆致能時，控制模組720產生的控制訊號同時包含預先充電時間以及保留時間，即如第6a圖與第6b圖所示實施例。
據此，閘極驅動電路700僅需藉由第一調整模組730產生的第一調整訊號E1 以及第二調整模組740產生的第二調整訊號E2 的控制，即可產生閘極驅動電路700所需的驅動訊號，並且依據需求(如解析度的改變)調整預先充電時間避免驅動訊號開啟像素電晶體的時間不足，或是調整保留時間來避免錯開像素電晶體，以確保完成驅動每一個像素電晶體。
由上述本發明的實施例可知，其電路架構使用數個開關模組、控制模組、以及複數條控制線，並且透過控制訊號的設計來取代複雜的穩壓電路，以產生各級依序的驅 動訊號，驅動顯示面板上連接至每條掃描線上的像素電晶體。相較於使用移位暫存器電路架構的閘極驅動器，其每一條掃描線皆需要一個移位暫存器以及穩壓電路以提供穩定的驅動訊號，本發明提出的閘極驅動電路所需佈局面積與複雜度均大大地減少，其製作成本也可降低。另外，由於本發明的閘極驅動電路並未使用穩壓電路，所以可根據顯示器解析度的大小調整驅動訊號的致能時間以及驅動電壓，並且不會增加佈局所需的面積，使得製作在陣列基板上的閘極驅動器所需的邊框面積不必增加，甚至減少邊框的面積，使顯示器的可視面積增加。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
500‧‧‧閘極驅動電路
520‧‧‧控制模組

Claims (24)

  1. 一種閘極驅動電路，包含：至少N條訊號線，用以傳送至少N個驅動訊號，其中該些驅動訊號分別為週期性的連續時序訊號；M個開關模組，每一個開關模組耦接於N條掃描線，其中M為大於等於1的正整數，且N為大於等於1的正整數；以及一控制模組，耦接於該至少N條訊號線與每一個開關模組的該N條掃描線之間，用以產生M個控制訊號分別控制對應的該M個開關模組，並且控制每一個控制訊號的拉升時間與拉降時間，以調整每一個控制訊號的一致能時間的長度；其中當M個控制訊號的其中之一者導通對應的該開關模組時，該控制模組選擇該至少N條訊號線中的N條依序的訊號線上的驅動訊號並且依序傳送至導通的該開關模組的該N條掃描線，該M個開關模組依序被導通，以傳送依序的M*N個驅動訊號，其中每一個驅動訊號具有相同的一單位驅動時間，每一個控制訊號的該致能時間的長度為N+x個該單位驅動時間，x為任意正數。
  2. 如請求項1所述之閘極驅動電路，其中當該致能時間的長度為N+x個該單位驅動時間時，該至少N條訊號線的數量為N+i條，其中。
  3. 如請求項2所述之閘極驅動電路，其中該控制模組控制每一個對應導通的該開關模組的該控制訊號在對應導通的該開關模組的該N個驅動訊號拉升之前x個該單位驅動時間拉升。
  4. 如請求項2所述之閘極驅動電路，其中該控制模組控制每一個對應導通的該開關模組的該控制訊號在對應導通的該開關模組的該N個驅動訊號拉降之後x個該單位驅動時間拉降。
  5. 如請求項2所述之閘極驅動電路，其中該控制模組選擇該N+i條訊號線中的N條依序訊號線上的該N個驅動訊號依序傳送至導通的該開關模組的該N條掃描線。
  6. 如請求項5所述之閘極驅動電路，其中當選擇傳送至導通的該開關模組的第K條掃描線的該驅動訊號為第N+i條訊號線上的第N+i驅動訊號時，選擇第一條訊號線的第一驅動訊號傳送至導通的該開關模組的第K+1條掃描線，K為1到N-1的正整數。
  7. 如請求項6所述之閘極驅動電路，其中當傳送至導通的該開關模組的第N條掃描線的該驅動訊號為第L條訊號線上的第L驅動訊號時，選擇第L+1條訊號線上的第L+1驅動訊號傳送到下一個導通的該開關模組的第一條掃描 線，L為1到N+i-1的正整數。
  8. 如請求項7所述之閘極驅動電路，其中當L為N+i時，該控制模組選擇第一條訊號線上的第一驅動訊號傳送到下一個導通的該開關模組的第一條掃描線。
  9. 如請求項1所述之閘極驅動電路，其中當該致能時間的長度為N+x+y個該單位驅動時間時，該至少N條訊號線的數量為N+i+j條，其中，，x、y為任意正數。
  10. 如請求項9所述之閘極驅動電路，其中該控制模組控制每一個對應導通的該開關模組的該控制訊號在對應導通的該開關模組的該N個驅動訊號拉升之前x個該單位驅動時間拉升，以及控制該控制訊號在對應導通的該開關模組的該N個驅動訊號拉降之後y個該單位驅動時間拉降。
  11. 如請求項10所述之閘極驅動電路，其中該控制模組選擇該N+i+j條訊號線中的N條依序訊號線上的該N個驅動訊號依序傳送至導通的該開關模組的該N條掃描線。
  12. 如請求項11所述之閘極驅動電路，當選擇傳送至導通的該開關模組的第K條掃描線的該驅動訊號為第N+i+j條訊號線上的第N+i+j驅動訊號時，選擇第一條訊號 線的第一驅動訊號傳送至導通的該開關模組的第K+1條掃描線，K為1到N-1的正整數。
  13. 如請求項12所述之閘極驅動電路，其中當傳送至導通的該開關模組的第N條掃描線的該驅動訊號為第L條訊號線上的第L驅動訊號時，選擇第L+1條訊號線上的第L+1驅動訊號傳送到下一個導通的該開關模組的第一條掃描線，L為1到N+i+j-1的正整數。
  14. 如請求項13所述之閘極驅動電路，其中當L為N+i+j時，該控制模組選擇第一條訊號線上的第一驅動訊號傳送到下一個導通的該開關模組的第一條掃描線。
  15. 如請求項1所述之閘極驅動電路，包含一調整模組，用以產生一調整訊號以調整每一個控制訊號的拉升時間，當該調整訊號致能時，該控制模組依據該調整訊號控制每一個控制訊號在對應導通的該開關模組的該N個驅動訊號拉升之前x個該單位驅動時間拉升，x為任意正數。
  16. 如請求項15所述之閘極驅動電路，其中該控制模組決定用以傳送M*N個驅動訊號的該至少N條訊號線的數量為N+i條，其中。
  17. 如請求項1所述之閘極驅動電路，包含一調整模 組，用以產生一調整訊號以調整每一個控制訊號的拉降時間當該調整訊號致能時，該控制模組依據該調整訊號控制每一個控制訊號在對應導通的該開關模組的該N個驅動訊號拉降之後y個該單位驅動時間拉降，y為任意正數。
  18. 如請求項17所述之閘極驅動電路，其中該控制模組決定用以傳送M*N個驅動訊號的該至少N條訊號線的數量為N+j條，其中。
  19. 如請求項1所述之閘極驅動電路，包含：一第一調整模組，用以產生一第一調整訊號以調整每一個控制訊號的拉升時間；以及一第二調整模組，用以產生一第二調整訊號以調整每一個控制訊號的拉降時間；其中當該第一調整訊號和該第二調整訊號皆致能時，該控制模組控制每一個控制訊號在對應導通的該開關模組的該N個驅動訊號拉升之前x個該單位驅動時間拉升以及在該N個驅動訊號拉降之後y個該單位驅動時間拉降，x、y為任意正數。
  20. 如請求項19所述之閘極驅動電路，其中該控制模組決定用以傳送M*N個驅動訊號的該至少N條訊號線的數量為N+i+j條，其中，。
  21. 一種閘極驅動方法，用以輸出M*N個驅動訊號，M為大於等於1的正整數，且N為大於等於1的正整數，每一個驅動訊號具有相同的一單位驅動時間，該閘極驅動方法包含：產生M個控制訊號分別對應該M個開關模組；依據一第一調整訊號與一第二調整訊號控制每一個控制信號的拉升時間與拉降時間；依據每一個控制信號的拉升時間與拉降時間決定用以傳送驅動訊號的複數條訊號線；選擇該些訊號線中的N條依序的訊號線上的N個驅動訊號；當每一個控制訊號導通對應的該開關模組時，依序傳送選擇的該N個驅動訊號至導通的該開關模組的N條掃描線；以及依序導通該M個開關模組，以傳送依序的M*N個驅動訊號。
  22. 如請求項21所述之閘極驅動方法，其中當該第一調整訊號致能時，控制每一個控制訊號在對應導通的該開關模組的該N個驅動訊號拉升之前x個該單位驅動時間拉升，並且決定該些訊號線的數量為N+i條，其中，x為任意正數。
  23. 如請求項21所述之閘極驅動方法，其中當該第二 調整訊號致能時，控制每一個控制訊號在對應導通的該開關模組的該N個驅動訊號拉降之後y個該單位驅動時間拉降，並且決定該些訊號線的數量為N+j條，其中，y為任意正數。
  24. 如請求項21所述之閘極驅動方法，其中當該第一調整訊號與該第二調整訊號皆致能時，控制每一個控制訊號在對應導通的該開關模組的該N個驅動訊號拉升之前x個該單位驅動時間拉升以及在對應導通的該開關模組的該N個驅動訊號拉降之後y個該單位驅動時間拉降，並且決定該些訊號線的數量為N+i+j條，其中，，x、y為任意正數。
TW102133524A 2013-09-16 2013-09-16 閘極驅動電路及閘極驅動方法 TWI508053B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102133524A TWI508053B (zh) 2013-09-16 2013-09-16 閘極驅動電路及閘極驅動方法
CN201310520774.2A CN103632645B (zh) 2013-09-16 2013-10-29 栅极驱动电路与栅极驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102133524A TWI508053B (zh) 2013-09-16 2013-09-16 閘極驅動電路及閘極驅動方法

Publications (2)

Publication Number Publication Date
TW201513082A TW201513082A (zh) 2015-04-01
TWI508053B true TWI508053B (zh) 2015-11-11

Family

ID=50213627

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133524A TWI508053B (zh) 2013-09-16 2013-09-16 閘極驅動電路及閘極驅動方法

Country Status (2)

Country Link
CN (1) CN103632645B (zh)
TW (1) TWI508053B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI579824B (zh) * 2016-04-01 2017-04-21 瑞鼎科技股份有限公司 閘極驅動電路
TWI706406B (zh) * 2018-05-15 2020-10-01 矽創電子股份有限公司 面板驅動電路
CN108877662B (zh) * 2018-09-13 2020-03-31 合肥鑫晟光电科技有限公司 栅极驱动电路及其控制方法、显示装置
CN115132129B (zh) * 2022-07-07 2023-08-08 惠科股份有限公司 驱动电路、显示模组及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577472A (zh) * 2003-07-17 2005-02-09 恩益禧电子股份有限公司 扫描电极驱动电路和显示装置
TWI282984B (en) * 2005-10-07 2007-06-21 Innolux Display Corp Shift register system, shift registering method and LCD driving circuit
TW201101289A (en) * 2009-06-23 2011-01-01 Himax Tech Ltd System and method for driving a liquid crystal display
US20130063404A1 (en) * 2011-09-13 2013-03-14 Abbas Jamshidi Roudbari Driver Circuitry for Displays

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101408700B (zh) * 2007-10-08 2011-07-13 中华映管股份有限公司 平面显示器
CN101561597B (zh) * 2008-04-14 2011-04-27 中华映管股份有限公司 液晶面板及其驱动方法
US8169396B2 (en) * 2008-12-01 2012-05-01 Himax Technologies, Inc. Liquid crystal display device with reduced power consumption and driving method thereof
CN103000121B (zh) * 2012-12-14 2015-07-08 京东方科技集团股份有限公司 一种栅极驱动电路、阵列基板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577472A (zh) * 2003-07-17 2005-02-09 恩益禧电子股份有限公司 扫描电极驱动电路和显示装置
TWI282984B (en) * 2005-10-07 2007-06-21 Innolux Display Corp Shift register system, shift registering method and LCD driving circuit
TW201101289A (en) * 2009-06-23 2011-01-01 Himax Tech Ltd System and method for driving a liquid crystal display
US20130063404A1 (en) * 2011-09-13 2013-03-14 Abbas Jamshidi Roudbari Driver Circuitry for Displays

Also Published As

Publication number Publication date
CN103632645A (zh) 2014-03-12
TW201513082A (zh) 2015-04-01
CN103632645B (zh) 2016-01-06

Similar Documents

Publication Publication Date Title
JP5230853B2 (ja) 走査信号線駆動回路およびそれを備えた表示装置
CN104252851B (zh) 移位寄存器
US10235958B2 (en) Gate driving circuits and liquid crystal devices
US10262609B2 (en) Scanning driving circuit with pull-down maintain module and liquid crystal display apparatus with the scanning driving circuit
US9159280B1 (en) GOA circuit for liquid crystal displaying and display device
EP2838079B1 (en) Shift register unit and driving method for the same, shift register, and display device
US7492853B2 (en) Shift register and image display apparatus containing the same
CN106601169B (zh) 双向扫描栅极驱动电路
US9030399B2 (en) Gate driver stage outputting multiple, partially overlapping gate-line signals to a liquid crystal display
CN103106862B (zh) 显示装置及驱动显示装置的方法
US10332466B2 (en) Method of driving display panel and display apparatus for performing the same
US10068658B2 (en) Shift register unit, driving circuit and method, array substrate and display apparatus
JP5346741B2 (ja) シフトレジスタ、当該シフトレジスタを有するゲートドライバ、液晶ディスプレイ装置及びゲート駆動信号としてのパルスを発生する方法
CN103839518B (zh) 移位寄存器及其驱动方法
TWI514362B (zh) 移位暫存器模組及驅動其之方法
WO2020019426A1 (zh) 包括goa电路的液晶面板及其驱动方法
WO2020168895A1 (zh) 移位寄存器单元及驱动方法、栅极驱动器、触控显示面板和触控显示装置
US11482184B2 (en) Row drive circuit of array substrate and display device
WO2015100828A1 (zh) 栅极驱动电路以及驱动方法
JP2009258733A (ja) 液晶ディスプレーの駆動方法及び駆動装置
WO2024113666A1 (zh) 显示驱动电路及显示装置
WO2015003361A1 (zh) 一种液晶面板、驱动方法和液晶显示装置
US10332471B2 (en) Pulse generation device, array substrate, display device, drive circuit and driving method
TWI508053B (zh) 閘極驅動電路及閘極驅動方法
CN103137077A (zh) 控制电泳显示装置的稳定时段