CN103632645A - 栅极驱动电路与栅极驱动方法 - Google Patents

Abstract

本发明提供一种栅极驱动电路与栅极驱动方法，本发明的栅极驱动电路包含至少N条信号线、M个开关模块、以及控制模块。至少N条信号线用以传送至少N个驱动信号。每一个开关模块耦接于N条扫描线。控制模块耦接于至少N条信号线与每一个开关模块的N条扫描线之间，用以产生M个控制信号分别控制对应的M个开关模块。其中当M个控制信号的其中之一导通对应的开关模块时，控制模块选择至少N条信号线中的N条依序的信号线的驱动信号并且依序传送至导通的开关模块的N条扫描线。控制模块依序导通M个开关模块，以传送依序的M*N个驱动信号。

Description

栅极驱动电路与栅极驱动方法

技术领域

本发明涉及一种栅极驱动电路，特别是涉及一种具有多个开关模块的栅极驱动电路。

背景技术

在主动式矩阵液晶显示器（Active Matrix Liquid Crystal Display）中，每个像素包含一个薄膜晶体管（Thin-Film Transistor，TFT），其晶体管的栅极连接至水平方向扫描线，源极连接至垂直方向的数据线，而漏极则连接至像素电极。若在水平方向的某一条扫描线提供足够的正电压，会使得在该条扫描线所有的晶体管打开，而在该条扫描线的像素电极会与垂直方向的数据线连接，将数据线的信号电压写入在该条扫描线的每一个像素电容中，控制不同像素液晶的透光度进而达到控制色彩的效果。

传统用以驱动每个像素晶体管栅极的栅极驱动电路使用移位寄存器电路（Shift Register）来产生连续的驱动信号到扫描线，以控制显示器中每个像素晶体管的开启和关闭。目前的技术是将移位寄存器电路直接制作在阵列（Array）基板上，来代替由外接硅芯片制作的驱动芯片，这样的技术又称作栅极驱动电路基板技术（Gate Driver on Array，GOA）。进一步来说，将移位寄存器电路直接制作在显示面板的边框（Border）上，可减少制作程序，并且降低产品成本，进而提高主动式矩阵面板的高集成度，使面板能更薄型化。

然而，随着显示面板的分辨率的增加，每一个像素可写入信号电压的时间，也就是每一个像素电容可充电的时间随之减少。为了让每一个像素在较短的时间内完成写入信号电压，移位寄存器电路必须提供较高的驱动电压驱动像素晶体管，但是这样会使得制作移位寄存器电路的面积增加，增加制作成本。另外，由于移位寄存器电路直接制作在显示面板的边框上，移位寄存器电路的面积增加也会使得显示面板的边框必须加大，造成显示面板的可视面积减少。

发明内容

为了解决上述的问题，本发明的一方式在于提供一种栅极驱动电路，通过开关模块的设置以及设计控制导通各个开关模块与选择输出驱动信号的方式，可以实现栅极驱动电路产生各级依序的驱动信号，以驱动显示面板上连接至每条扫描线的像素晶体管。

本发明的一方式是关于一种栅极驱动电路。栅极驱动电路包含至少N条信号线、M个开关模块、以及控制模块。至少N条信号线用以传送至少N个驱动信号，所述驱动信号分别为周期性的连续时序信号。每一个开关模块耦接于N条扫描线。控制模块耦接于至少N条信号线与每一个开关模块的N条扫描线之间，用以产生M个控制信号分别控制对应的M个开关模块，并且控制每一个控制信号的拉升时间与拉降时间，以调整每一个控制信号的一致能时间的长度。当M个控制信号的其中之一导通对应的开关模块时，控制模块选择至少N条信号线中的N条依序的信号线的驱动信号并且依序传送至导通的开关模块的N条扫描线。控制模块依序导通M个开关模块，以传送依序的M*N个驱动信号。

本发明的另一方式是关于一种栅极驱动方法，用于输出M*N个驱动信号，每一个驱动信号具有相同的单位驱动时间。栅极驱动方法包含：产生M个控制信号分别对应M个开关模块；依据第一调整信号与第二调整信号控制每一个控制信号的拉升时间与拉降时间；依据每一个控制信号的拉升时间与拉降时间决定用以传送驱动信号的多条信号线；选择所述信号线中的N条依序的信号线的N个驱动信号；当每一个控制信号导通对应的开关模块时，依序传送选择的N个驱动信号至导通的开关模块的N条扫描线；依序导通M个开关模块，以传送依序的M*N个驱动信号。

综上所述，通过应用上述的实施例，本发明简化了栅极驱动电路布局（layout）设计的复杂度，且栅极驱动电路所需要的布局面积亦缩小许多，使得阵列基板所需的边框大小减少，增加了显示面板的可视面积。另外，每一个驱动信号的单位驱动时间可依据显示器的分辨率而调整，而不用为了提高驱动电压而增加栅极驱动电路的面积。

附图说明

为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1为依据本发明一实施例示出的栅极驱动电路的示意图；

图2a为依据本发明一实施例示出的栅极驱动电路的示意图；

图2b为依据图2a的栅极驱动电路示出的信号时序图；

图3为依据本发明另一实施例示出的栅极驱动电路的示意图；

图4a为依据图3的一实施例示出的栅极驱动电路的示意图；

图4b为依据图4a的栅极驱动电路示出的信号时序图；

图4c为依据图4a的栅极驱动电路示出的另一信号时序图；

图5为依据本发明另一实施例示出的栅极驱动电路的示意图；

图6a为依据图5的一实施例示出的栅极驱动电路的示意图；

图6b为依据图6a的栅极驱动电路示出的信号时序图；以及

图7为依据本发明一实施例示出的栅极驱动电路的示意图。

附图标记

100：栅极驱动电路    120：控制模块

200：栅极驱动电路    220：控制模块

300：栅极驱动电路    320：控制模块

400：栅极驱动电路    420：控制模块

500：栅极驱动电路    520：控制模块

600：栅极驱动电路    620：控制模块

700：栅极驱动电路    720：控制模块

730：第一调整模块    740：第二调整模块

具体实施方式

请参照图1，图1为依据本发明一实施例示出的栅极驱动电路100的示意图。如图1所示，栅极驱动电路100包含至少N条信号线P₁、P₂、…、P_N、…、P_N+z、M个开关模块Q₁、Q₂、…、Q_M-1、Q_M、以及控制模块120，其中N代表每个开关模块连接的扫描线的数量，z为大于等于零的整数。N+z条信号线P₁～P_N+z用以传送对应信号线数量的驱动信号，即N+z个驱动信号G(1)、G(2)、…、G(N)、…、G(N+z)。每个驱动信号分别为周期性的连续时序信号，且每个驱动信号的责任周期（duty cycle）均为1/(N+z)。

每一个开关模块皆各自电连接于N条扫描线S_M1～S_MN（M为对应的开关模块）。因此，栅极驱动电路100共有M*N条扫描线S₁₁～S_MN。这些扫描线分别连接到显示器中的像素晶体管（未示出于图中），用以输出M*N个驱动信号以导通或截止像素晶体管。

控制模块120耦接于N+z条信号线P₁～P_N+z与每一个开关模块的N条扫描线S_M1～S_MN之间（M为对应的开关模块），用以产生M个控制信号C₁、C₂…、C_M-1、C_M分别控制对应的M个开关模块Q₁～Q_M。当控制模块120产生的M个控制信号的其中之一导通对应的开关模块时，控制模块120选择N+z条信号线中的N条依序的信号线的驱动信号，并且依序传送至导通的开关模块的N条扫描线，以输出N个依序的驱动信号来导通连接于N条扫描线的像素晶体管（未示出于图1）。

另外，控制模块120产生的M个控制信号会依序导通对应的开关模块。例如当开关模块Q₁导通时，控制模块120选择N+z条信号线中的N条依序的信号线的驱动信号，并且依序传送至开关模块Q₁的N条扫描线。然后截止开关模块Q₁以及导通下一个开关模块Q₂，控制模块120再选择N+z条信号线中的N条依序的信号线的驱动信号，并且依序传送至开关模块Q₂的N条扫描线。以此类推，直到开关模块Q_M输出N个驱动信号。因此，栅极驱动电路100共可输出M*N个依序的驱动信号，用以驱动显示器中连接于M*N扫描线的像素晶体管。

本发明一实施例中的栅极驱动电路100，其电路架构使用多个开关模块、控制模块、以及多条控制线，并且通过控制信号的设计来取代复杂的稳压电路，以实现驱动像素晶体管的功能。相较于使用移位寄存器电路架构的栅极驱动器，其每一条扫描线皆需要一个移位寄存器以及稳压电路以提供稳定的驱动信号，栅极驱动电路100所需布局（layout）面积与复杂度均大大地减少，其制作成本也可降低。另外，栅极驱动电路100并未使用稳压电路，所以可根据显示器分辨率的大小调整驱动信号的致能时间以及驱动电压，并且不会增加布局所需的面积，使得制作在阵列基板上的栅极驱动器所需的边框面积不必增加，甚至减少边框的面积，使显示器的可视面积增加。

请参照图2a，图2a为依据本发明一实施例示出的栅极驱动电路200的示意图。在本实施例中，栅极驱动电路200包含N条信号线P₁～P_N、M个开关模块Q₁～Q_M、以及控制模块220。类似地，N条信号线用以传送N个依序的驱动信号G(1)～G(N)，且每个驱动信号分别为周期性的连续时序信号。另外，每个驱动信号的责任周期均为1/N。

进一步来说，请一并参照图2b，图2b为依据图2a的栅极驱动电路200示出的信号时序图。如图2b所示，在一个周期中，当驱动信号G(1)位于高逻辑准位时，其它驱动信号则是皆位于低逻辑准位，而当驱动信号G(1)拉降的同时，驱动信号G(2)接着拉升，而其它驱动信号依然维持在低逻辑准位，以形成连续的时序信号，驱动信号G(2)之后的驱动信号则以此类推，以形成N个连续且周期性的时序信号。

栅极驱动电路200中的M个开关模块皆各自电连接于N条扫描线。控制模块220耦接于N条信号线P₁～P_N与每一个开关模块的N条扫描线之间，用以产生M个控制信号C₁～C_M分别控制对应的M个开关模块的导通或截止。

如图2a与图2b所示，当控制模块220产生的M个控制信号的其中之一导通对应的开关模块时，控制模块120选择N条信号线P₁～P_N中的N个依序驱动信号G(1)～G(N)并且依序传送至导通的开关模块的N条扫描线。例如当控制信号C₁导通开关模块Q₁时，控制模块220选择驱动信号G(1)～G(N)依序到开关模块Q₁的扫描线S₁₁～S_1N上，也就是驱动信号G(1)传送到扫描线S₁₁、驱动信号G(2)传送到扫描线S12，…，驱动信号G(N)传送到扫描线S1N上，完成输出N个驱动信号。

如图2b所示，驱动信号G(1)～G(N)皆具有相同的致能时间长度，也就是单位驱动时间T_G。在本实施例中，每一个控制信号C₁～C_M具有一致的致能时间长度T_C1，且由于信号线的数量为N条，致能时间长度T_C1为单位驱动时间T_G的N倍，即T_C1=N*T_G。换句话说，当每一个控制信号导通对应的开关模块时，对应的控制信号在其致能时间长度T_C1内即可以输出N个驱动信号。

当开关模块Q₁截止时，控制模块220接着导通开关模块Q₂，然后控制模块220继续将N条信号线P₁～P_N中的N个依序驱动信号G(1)～G(N)依序传送至开关模块Q₂的N条扫描线S₂₁～S_2N上，以此类推，直到N个驱动信号传送到开关模块Q_M的扫描线S_M1～S_MN上。

如图2b所示，当控制信号C₁拉升时，开关模块Q₁导通，驱动信号G(1)～G(N)传送给开关模块Q₁上的N条扫描线S₁₁～S_1N上，当驱动信号G(N)拉降时，控制信号C₁同时拉降且控制信号C₂拉升以导通开关模块Q₂，驱动信号G(1)～G(N)传送给开关模块Q₂上的N条扫描线S₂₁～S_2N上，以此类推，直到驱动信号G(1)～G(N)传送给开关模块Q₂上的N条扫描线S_M1～S_MN上。借此，栅极驱动电路200可输出M*N个依序的驱动信号以控制连接在扫描线的像素晶体管（未示出于图2a）。

然而，在实际应用中，因信号改变时需要一定的切换时间（例如受电压转换速率Slew Rate影响），在本实施例中，当开关模块（如开关模块Q₁）导通时，理想情况下控制信号C₁与驱动信号G(1)为同时致能。但若是用以导通开关模块Q₁的控制信号C₁电压转换速率过慢而有延迟，将使驱动信号G(1)的启动时间点一并延后，将压缩到驱动信号G(1)的致能时间长度（也就是不足单位驱动时间T_G），则会造成驱动信号G(1)的致能时间不足，使得位于导通的开关模块的第1条扫描线（如扫描线S11）上的像素晶体管（未示出于图2a）开启时间不足，导致像素电容（未示出于图2a）的充电时间不够的情况发生。

据此，本发明提出另一实施例以解决上述栅极驱动电路200可能发生的问题。请参照图3，图3为依据本发明另一实施例示出的栅极驱动电路300的示意图。如图3所示，栅极驱动电路300包含N+i条信号线P₁～P_N+i、M个开关模块Q₁～Q_M、以及控制模块320。类似地，N+i条信号线用以传送N+i个依序的驱动信号G(1)～G(N+i)，且每个驱动信号分别为周期性的连续时序信号，其中每个驱动信号的责任周期为1/(N+i)。每一个开关模块皆各自电连接于N条扫描线。控制模块120耦接于N+i条信号线P₁～P_N+i与每一个开关模块的N条扫描线之间，用以产生M个控制信号C₁～C_M分别控制对应的M个开关模块的导通或截止。

当控制模块320产生的M个控制信号的其中之一导通对应的开关模块时，控制模块320选择N+i条信号线P₁～P_N+i中依序的N条信号线中的N个依序驱动信号，并且依序传送至导通的开关模块的N条扫描线。当控制模块320依序导通开关模块Q₁～Q_M，栅极驱动电路300则可输出M*N个驱动信号。

值得一提的是，每一个控制信号的致能时间长度可为每个驱动信号的单位驱动时间的（N+x）倍，其中x为任意正数。进一步来说，控制信号的致能时间中的N个单位驱动时间是用来输出N个驱动信号，而其它x个单位驱动时间则是用来防止像素电容充电时间不够的情况发生。另外，控制模块320还可控制每一个控制信号的拉升时间。进一步来说，控制模块320控制每一个控制信号在对应的开关模块的第一条扫描线的驱动信号拉升前x个单位驱动时间（这段时间又称作预先充电（pre-charge）时间）拉升，以避免第一条扫描线的驱动信号不同时致能时造成的像素电容充电不足的情况。

另外，为了调整控制信号的致能时间长度，控制模块320必须依照致能时间长度决定用以传送驱动信号的信号线的数量，以避免当开关模块输出驱动信号时发生重叠（overlap）的现象。由于信号线的数量必定为整数，而控制信号的致能时间长度却不一定为整数。借此，当控制信号的致能时间长度为(N+x)个单位驱动时间时，控制模块320决定用以传送驱动信号的信号线的数量为(N+i)条，其中

，x为任意正数（

表示对x向上取整）。

请参照图4a，图4a为依据图3的一实施例示出的栅极驱动电路400的示意图。在本实施例中，栅极驱动电路400包含的信号线的数量为N+1条，用以传送N+1个驱动信号G(1)～G(N+1)，即i=1。控制模块420选择N+1条中依序的N条信号线中的N个依序的驱动信号，并且依序传送至对应的开关模块上的N条扫描线。另外，控制模块420还产生M条控制信号C₁～C_M分别用以导通对应的开关模块Q₁～Q_M。

在本实施例中，当控制信号C₁控制开关模块Q₁导通时，控制模块420选择驱动信号G(1)～G(N)依序传送至开关模块Q₁的扫描线S₁₁～S_1N上，然而本实施例中初始选择N个依序的驱动信号的方式并不限制。

为了能继续输出依序的驱动信号，当下一个开关模块Q₂导通时，控制模块420选择驱动信号G(N+1)传送到开关模块Q₂的第一条扫描线S₂₁上，然后回到前头选择驱动信号G(1)传送到开关模块Q₂的下一条扫描线S₂₂上，并且依序选择G(2)～G(N-1)依序传送到开关模块Q₂的扫描线S₂₃～S_2N上（部分未示出于图4a）。

接着，控制模块420依序选择下一个驱动信号G(N)、与G(N+1)依序传送到下一个开关模块Q₃的第一条扫描线S₃₁与扫描线S₃₂上，类似地，控制模块420再回到前头选择驱动信号G(1)以传送到开关模块Q₃的下一条扫描线S₃₃上（未示出于图4a），然后依序选择驱动信号G(2)～G(N-2)依序传送到开关模块Q₂的扫描线S₃₃～S_3N上（部分未示出于图4a），以此类推，完成每一个开关模块的N条扫描线皆依序接收到N+1个驱动信号中的N个依序的驱动信号。

请一并参照图4b，图4b为依据图4a的栅极驱动电路示出的信号时序图。如图4b所示，由于信号线的数量为(N+1)条，当控制信号C₁～C_M的致能时间长度T_C2为驱动信号的单位驱动时间T_G的（N+x）倍时，x可以是大于0且小于等于1的任何正数。为了方便说明，在本实施例中，致能时间长度T_C2为单位驱动时间T_G的（N+1）倍，也就是x=1，T_C2=(N+1)*T_G，然而本实施例并不限制。另外，控制模块420还控制每一个对应导通的开关模块的控制信号在对应导通的开关模块的N个驱动信号拉升之前x个单位驱动时间T_G拉升，也就是预先充电时间pre-charge=x*T_G（在本实施例中，pre-charge=1T_G）。换句话说，每一个开关模块在其控制信号拉升之后的x个单位驱动时间T_G，才输出对应的开关模块的第一条扫描线的驱动信号。

以控制信号C₁为例，当控制模块420将驱动信号G(1)传送到开关模块Q₁时，控制模块420在驱动信号G(1)拉升之前1个单位驱动时间T_G即预先拉升控制信号C₁，也就是经过一个单位驱动时间T_G后驱动信号G(1)才接着拉升。也就是说，在驱动信号G(1)拉升之前控制信号C₁已完成拉升开启开关模块Q₁，如此一来，驱动信号G(1)的信号切换便不会受到控制信号C₁的切换延迟所影响。接着之后的驱动信号依序拉升，直到驱动信号G(N)拉降后才将控制信号C₁拉降。此时开关模块Q₂接着输出第一条扫描线S₂₁上的驱动信号G(N+1)，然后回到输驱动信号G(1)，以输出总共依序的N个驱动信号。类似地，控制信号C₂在开关模块Q₂第一条扫描线S₂₁上的驱动信号G(N+1)拉升之前1个单位驱动时间T_G拉升，来避免驱动信号G(N+1)拉升延迟导致像素电容充电的时间不足的情况。

综述来说，请一并参照图3、图4a、以及图4b。当控制模块需要从N+i条信号线中选出依序N条信号线的N个驱动信号并且依序传送至对应导通的开关模块上的N条扫描线时，控制模块320选择传送至导通的开关模块（如开关模块Q₂）的第K条扫描线（如扫描线S₂₁）的驱动信号为第N+i条信号线（如信号线P_N+₁）上的第N+i驱动信号（如驱动信号G(N+1)）时，选择第一条信号线（如信号线P₁）的第一驱动信号（如驱动信号G(1)）传送至导通的开关模块Q₂的第K+1条扫描线（如扫描线S₂₂），K为1到N-1的正整数。

另外，当传送至导通的开关模块（如开关模块Q₁）的第N条扫描线（如扫描线S_1N）的驱动信号为第L条信号线（如信号线P_N）上的第L驱动信号（如驱动信号G(N)）时，选择第L+1条信号线（如信号线P_N+1）上的第L+1驱动信号（如驱动信号G(N+1)）传送到下一个导通的开关模块（如开关模块Q₂）的第一条扫描线（如扫描线S₂₁），L为1到N+i-1的正整数。但是当选择传送至导通的开关模块的第N条扫描线的驱动信号为第N+i条信号线的驱动信号时，也就是上述例子中L为N+i时，控制模块120则选择第一条信号线的第一驱动信号传送到下一个导通的开关模块的第一条扫描线。

借由上述控制模块选择传送到每一个开关模块的N条扫描线的驱动信号的方式，并且控制每一个对应导通的开关模块的控制信号在对应导通的开关模块的N个驱动信号拉升之前x个单位驱动时间拉升，并且决定用以传送驱动信号的信号线的数量为(N+i)条，

，x为任意正数。借此，可实现输出依序M*N个驱动信号，并且避免驱动信号开启像素晶体管时间不足造成像素电容充电时间不够的问题。

请回到图2a以及图2b。另外，当开关模块（如开关模块Q₁）截止时，理想情况下开关模块完整地输出N个驱动信号，也就是控制信号C₁与驱动信号G(N)为同时拉降。但是若N个驱动信号中G(1)～G(N)至少一个驱动信号发生延迟时，会导致驱动信号G(N)的启动时间点延后，造成当控制信号C₁拉降时，驱动信号G(N)仍处于致能的状态。这样除了会导致位于第N条扫描线（如扫描线S_1N）上的像素晶体管（未示出于图2a）开启时间不足外，还会造成当控制信号C₂致能时，连接到开关模块Q₂的第N条扫描线S_2N输出驱动信号G(N)（也就是当开关模块Q₁截止时驱动信号G(N)剩下的致能时间），进而使得连接到第2N条扫描线S_2N上的像素晶体管开启的时间错误，导致像素电容错充的情况发生。

据此，为了防止错充像素电容的情况发生。控制模块320还可控制每一个控制信号在对应的开关模块的第N条扫描线的驱动信号拉降后x个单位驱动时间（这段时间又称作保留（hold）时间）拉降，以避免第N条扫描线的驱动信号的输出延迟时造成的像素电容错充的情况。

请参照图4c，图4c为依据图4a的栅极驱动电路示出的另一信号时序图。类似地，控制信号C₁～C_M的致能时间长度T_C3为驱动信号的单位驱动时间T_G的（N+x）倍，x可以是大于0且小于等于1的任何正数。为了方便说明，在本实施例中，致能时间长度T_C3为单位驱动时间T_G的（N+1）倍，也就是x=1，T_C3=(N+1)*T_G，然而本实施例并不限制。另外，控制模块420控制每一个对应导通的开关模块的控制信号在对应导通的开关模块的N个驱动信号拉降之后x个单位驱动时间T_G拉降，也就是保留时间hold=x*T_G（在本实施例中，hold=1T_G）。换句话说，每一个开关模块在输出对应的开关模块的第N条扫描线的驱动信号拉降之后的1个单位驱动时间T_G，才将其控制信号拉降。

以控制信号C₁为例，当控制模块420依序将驱动信号G(1)～G(N)传送到开关模块Q₁时，控制模块420在驱动信号G(N)拉降之后1个单位驱动时间T_G才拉降控制信号C₁，并且当驱动信号G(N)拉降的同时，控制信号C₂致能使开关模块Q₂导通，并将下一个驱动信号G(N+1)传送至开关模块Q₂的第一扫描线S₂₁上。须补充的是值得一提的是，驱动信号G(N+1)并未连接至开关模块Q₁，因此，即使在开关模块Q₁仍为导通时，改变驱动信号G(N+1)的信号并不会造成开关模块Q₁的错误充电。

接着，于开关模块Q₂中，再从头选择第一个驱动信号G(1)传送到下一条扫描线S₂₂，选择驱动信号G(2)传送到扫描线S₂₃，以此类推，以输出总共依序的N个驱动信号。类似地，控制信号C₂在开关模块Q₂第N条扫描线S_2N上的驱动信号G(N-1)拉降之后1个单位驱动时间T_G拉降，来避免驱动信号G(N-1)的输出延迟时导致在下一个开关模块Q₃导通时开启对应的像素晶体管造成像素电容错充的情况。

控制模块从N+i条信号线中选择依序的N条信号线中的驱动信号的方式可以参照上述实施例，于此不再赘述。据此，通过控制如图4b中控制信号的拉升时间或是如图4c中控制信号的拉降时间，本发明提供的栅极驱动电路可以除了可实现输出M*N个依序的驱动信号之外，还可防止像素电容充电时间不够或是像素电容错充的情况发生。

请参照图5，图5系依据本发明另一实施例示出的栅极驱动电路的示意图。如图5所示，栅极驱动电路500包含N+i+j条信号线P₁～P_N+i+j、M个开关模块Q₁～Q_M、以及控制模块520。类似地，N+i+j条信号线用以传送N+i+j个依序的驱动信号G(1)～G(N+i+j)，且每个驱动信号分别为周期性的连续时序信号。其中每个驱动信号的责任周期为1/(N+i+j)。每一个开关模块皆各自电连接于N条扫描线。控制模块520耦接于N+i+j条信号线P₁～P_N+i+j与每一个开关模块的N条扫描线之间，用以产生M个控制信号C₁～C_M分别控制对应的M个开关模块的导通或截止。

类似地，当控制模块520产生的M个控制信号的其中之一导通对应的开关模块时，控制模块520选择N+i+j条信号线P₁～P_N+i+j中依序的N条信号线中的N个驱动信号，并且依序传送至导通的开关模块的N条扫描线。当控制模块520依序导通开关模块Q₁～Q_M，栅极驱动电路500则可输出M*N个驱动信号。

类似地，每一个控制信号的致能时间长度为每个驱动信号的单位驱动时间的（N+x+y）倍，其中x、y为任意正数。特别的是，在本实施例中，每一个控制信号在对应的开关模块的第一条扫描线的驱动信号拉升前x个单位驱动时间T_G拉升，以及在对应的开关模块的第N条扫描线的驱动信号拉降后y个单位驱动时间T_G拉降，也就是说，每一个控制信号的致能时间包含预先充电时间pre-charge以及保留时间hold，其中pre-charge=x*T_G，hold=y*T_G。换句话说，栅极驱动电路500除了输出M*N个依序的驱动信号之外，还可同时避免第一条扫描线的驱动信号致能时间不同造成的像素电容充电不足的情况以及第N条扫描线的驱动信号的输出延迟时造成的像素电容错充的情况。

请参照图6a，图6a为依据图5的一实施示出的栅极驱动电路600的示意图。在本实施例中，栅极驱动电路600包含的信号线的数量为N+2条，用以传送N+2个驱动信号G(1)～G(N+2)，即0＜x≤1，0＜y≤1。类似地，控制模块620选择N+2条中依序的N条信号线中的N个依序的驱动信号，并且依序传送至对应的开关模块上的N条扫描线。另外，控制模块620还产生M条控制信号C₁～C_M分别用以导通对应的开关模块Q₁～Q_M。

在本实施例中，当控制信号C₁控制开关模块Q₁导通时，控制模块620选择驱动信号G(1)～G(N)依序传送至开关模块Q₁的扫描线S₁₁～S_1N上，然而本实施例中初始选择N个依序的驱动信号的方式并不限制。接着，为了能继续输出依序的驱动信号，控制模块620选择驱动信号G(N+1)、G(N+2)依序传送到下一个开关模块Q₂的第一条扫描线S₂₁与第二条扫描线S₂₂上，然后回到前头选择驱动信号G(1)传送到开关模块Q₂的下一条扫描线S₂₃上，并且依序选择G(2)～G(N-2)依序传送到开关模块Q₂的扫描线S₂₄～S_2N上（部分未示出于图6a）。接着，控制模块620依序选择下一个驱动信号G(N-1)传送到下一个开关模块Q₃的第一条扫描线S₃₁上，并且依序传送驱动信号到对应的扫描线，直到选择的驱动信号为G(N+2)时，再从头选择驱动信号G(1)传送到接收驱动信号G(N+2)的扫描线的下一条扫描线。以此类推，完成每一个开关模块的N条扫描线皆依序接收到N+2个驱动信号中的N个依序的驱动信号。

请一并参照图6b，图6b为依据图6a的栅极驱动电路示出的信号时序图。如图6b所示，控制信号C₁～C_M的致能时间长度T_C4为驱动信号的单位驱动时间T_G的（N+x+y）倍，x、y可分别是大于0且小于等于1的任何正数。为了方便说明，在本实施例中，致能时间长度T_C4为单位驱动时间T_G的（N+2）倍，也就是x=1，y=1，T_C4=(N+2)*T_G，然而本实施例并不限制。另外，控制模块620控制每一个对应导通的开关模块的控制信号在对应导通的开关模块的N个驱动信号拉升之前x个单位驱动时间T_G拉升，即pre-charge=x*T_G（在本实施例中，pre-charge=1T_G），以及控制每一个控制信号在对应导通的开关模块的N个驱动信号拉降之后y个单位驱动时间T_G拉降，即hold=y*T_G（在本实施例中，hold=1T_G）。

以控制信号C₁为例，当控制模块620将驱动信号G(1)传送到开关模块Q₁时，控制模块620在驱动信号G(1)拉升之前1个单位驱动时间T_G才拉升控制信号C₁，也就是经过一个单位驱动时间T_G后驱动信号G(1)才接着拉升，接着之后的驱动信号依序拉升，直到驱动信号G(N)拉降之后1个单位驱动时间T_G才将控制信号C₁拉降。而在驱动信号G(N)拉降的同时，控制模块620选择将下一个驱动信号G(N+1)传送到开关模块Q₂的第一条扫描线S₂₁上。类似地，控制信号C₂在驱动信号G(N+1)拉升前1个单位驱动时间T_G拉升，避免驱动信号G(N+1)致能不同时导致像素电容充电不足（未示出于图6b），并且在开关模块Q₂的第N条扫描线S_2N上的驱动信号G(N-2)（未示出于图6b）拉降后1个单位驱动时间T_G拉降控示信号C₂，以避免驱动信号G(N-2)在下一个开关模块Q₃导通时开启连接在扫描线S_2N上的像素晶体管（未示出于图6b）造成像素电容错充的情况。之后的控制信号C₃～C_M以此类推，以完成输出M*N个依序的驱动信号。

当信号线的数量为N+i+j条时，控制模块620选择其中依序N条信号线的N个驱动信号以传送到对应的开关模块的N条扫描线的方式可以参照上述实施例，在此并不赘述。据此，通过控制如图6a中控制信号的拉升时间以及拉降时间，本发明提供的栅极驱动电路可以除了可实现输出M*N个依序的驱动信号之外，还可防止像素电容充电时间不够以及像素电容错充的情况同时发生。

请参照图7，图7为依据本发明一实施例示出的栅极驱动电路的示意图。如图7所示，栅极驱动电路700包含至少N+i+j条信号线、M个开关模块Q₁～Q_M、控制模块720、第一调整模块730、以及第二调整模块740，其中至少N+i+j条信号线、M个开关模块Q₁～Q_M、和控制模块720的连接关系、调整控制信号的方式、以及选择信号线中的驱动信号的方式可参照上述实施例，在此不再赘述。

在本实施例中，控制模块720还依据第一调整模块730产生的第一调整信号E1以及第二调整模块740产生的第二调整信号E₂来决定用以传送N个驱动信号的信号线以及调整每一个控制信号的拉升时间与拉降时间。进一步来说，第一调整信号E₁和第二调整信号E₂除了分别致能控制信号提早拉升或是延迟拉降之外，还分别包含预先充电时间以及保留时间的消息。换句话说，当第一调整信号E₁致能时，控制模块720还依据第一调整信号E₁提供的预先充电时间消息调整控制信号的致能时间长度以及拉升时间。类似地，当第二调整信号E₂致能时，控制模块720还依据第二调整信号E₂提供的保留时间消息调整控制信号的致能时间长度以及拉降时间。借此，借由第一调整信号E₁和第二调整信号E₂的控制，栅极驱动电路700可依据需求（如分辨率的改变）产生对应的控制信号，并且避免驱动信号开启像素晶体管的时间不足，或是避免错开像素晶体管，以确保完成驱动每一个像素晶体管。当第一调整信号E₁与第二调整信号E₂皆未致能时，控制模块720选择至少N+i+j条信号线中的其中依序的N条信号线，以及调整N条信号线的所有驱动信号形成周期性的连续时序信号。另外，控制模块720还调整每一个控制信号的致能时间的长度为驱动信号的单位驱动时间的长度的N倍，并且控制每一个控制信号在对应导通的开关模块导通时，随着第一条扫描线的驱动信号拉升而拉升，以及随着第N扫描线的驱动信号拉降而拉降。简单来说，当第一调整信号E₁与第二调整信号E₂皆未致能时，控制模块220产生的控制信号并不包含预先充电时间以及保留时间，也就是如图2a与图2b所示的实施例。

当第一调整信号E₁致能时，控制模块720调整每一个控制信号的致能时间的长度为驱动信号的单位驱动时间的长度的（N+x）倍，并且控制每一个对应导通的开关模块的控制信号在对应导通的开关模块的N个驱动信号拉升之前x个单位驱动时间拉升。另外，控制模块720决定至少N+i+j条信号线中的依序的N+i条信号线用以传送M*N个驱动信号，其中

，x为任意正数，并且调整N+i条信号线的所有驱动信号形成周期性的连续时序信号。简单来说，当第一调整信号E₁致能时，控制模块220产生的控制信号包含预先充电时间，即如图4a与图4b所示实施例。

当第二调整信号E₂致能时，控制模块720调整每一个控制信号的致能时间的长度为驱动信号的单位驱动时间的长度的（N+y）倍，并且控制每一个对应导通的开关模块的控制信号在对应导通的开关模块的N个驱动信号拉降之后y个单位驱动时间拉降。另外，控制模块720决定至少N+i+j条信号线中的依序的N+j条信号线用以传送M*N个驱动信号，其中

，y为任意正数，并且调整N+j条信号线的所有驱动信号形成周期性的连续时序信号。简单来说，当第二调整信号E₂致能时，控制模块720产生的控制信号包含保留时间，即如图4a与图4c所示实施例（图4a中的i换成本实施例的j）。

当第一调整信号E₁与第二调整信号E₂皆致能时，控制模块720调整每一个控制信号的致能时间的长度为驱动信号的单位驱动时间的长度的（N+x+y）倍，并且控制每一个对应导通的开关模块的控制信号在对应导通的开关模块的N个驱动信号拉升之前x个单位驱动时间拉升，以及控制前述控制信号在前述导通的开关模块的N个驱动信号拉降之后y个单位驱动时间拉降。另外，控制模块720决定至少N+i+j条信号线中的依序的N+i+j条信号线用以传送M*N个驱动信号，其中

，x、y为任意正数，并且调整N+i+j条信号线的所有驱动信号形成周期性的连续时序信号。简单来说，当第一调整信号E₁与第二调整信号E₂皆致能时，控制模块720产生的控制信号同时包含预先充电时间以及保留时间，即如图6a与图6b所示实施例。

据此，栅极驱动电路700仅需借由第一调整模块730产生的第一调整信号E₁以及第二调整模块740产生的第二调整信号E₂的控制，即可产生栅极驱动电路700所需的驱动信号，并且依据需求（如分辨率的改变）调整预先充电时间避免驱动信号开启像素晶体管的时间不足，或是调整保留时间来避免错开像素晶体管，以确保完成驱动每一个像素晶体管。

由上述本发明的实施例可知，其电路架构使用多个开关模块、控制模块、以及多条控制线，并且通过控制信号的设计来取代复杂的稳压电路，以产生各级依序的驱动信号，驱动显示面板上连接至每条扫描线的像素晶体管。相较于使用移位寄存器电路架构的栅极驱动器，其每一条扫描线皆需要一个移位寄存器以及稳压电路以提供稳定的驱动信号，本发明提出的栅极驱动电路所需布局面积与复杂度均大大地减少，其制作成本也可降低。另外，由于本发明的栅极驱动电路并未使用稳压电路，所以可根据显示器分辨率的大小调整驱动信号的致能时间以及驱动电压，并且不会增加布局所需的面积，使得制作在阵列基板上的栅极驱动器所需的边框面积不必增加，甚至减少边框的面积，使显示器的可视面积增加。

虽然本发明已以实施方式揭示如上，然而其并非用以限定本发明，任何熟悉此技术人员在不脱离本发明的精神和范围内，可作各种的变更与修饰，因此本发明的保护范围应当由所附的权利要求书所界定为准。

Claims (25)

1.一种栅极驱动电路，其特征在于，包含：

至少N条信号线，用以传送至少N个驱动信号，其中该些驱动信号分别为周期性的连续时序信号；

M个开关模块，每一个开关模块耦接于N条扫描线；以及

一控制模块，耦接于该至少N条信号线与每一个开关模块的该N条扫描线之间，用以产生M个控制信号分别控制对应的该M个开关模块，并且控制每一个控制信号的拉升时间与拉降时间，以调整每一个控制信号的一致能时间的长度；

其中当M个控制信号的其中之一导通对应的该开关模块时，该控制模块选择该至少N条信号线中的N条依序的信号线的驱动信号并且依序传送至导通的该开关模块的该N条扫描线，该M个开关模块依序被导通，以传送依序的M*N个驱动信号。

2.根据权利要求1所述的栅极驱动电路，其特征在于，每一个驱动信号具有相同的一单位驱动时间，每一个控制信号的该致能时间的长度为N+x个单位驱动时间，x为任意正数。

3.根据权利要求1所述的栅极驱动电路，其特征在于，每一个驱动信号具有相同的一单位驱动时间，当该致能时间的长度为N+x个该单位驱动时间时，该至少N条信号线的数量为N+i条，其中

，x为任意正数。

4.根据权利要求3所述的栅极驱动电路，其特征在于，该控制模块控制每一个对应导通的该开关模块的该控制信号在对应导通的该开关模块的该N个驱动信号拉升之前x个该单位驱动时间拉升。

5.根据权利要求3所述的栅极驱动电路，其特征在于，该控制模块控制每一个对应导通的该开关模块的该控制信号在对应导通的该开关模块的该N个驱动信号拉降之后x个该单位驱动时间拉降。

6.根据权利要求3所述的栅极驱动电路，其特征在于，该控制模块选择该N+i条信号线中的N条依序信号线的该N个驱动信号依序传送至导通的该开关模块的该N条扫描线。

7.根据权利要求6所述的栅极驱动电路，其特征在于，当选择传送至导通的该开关模块的第K条扫描线的该驱动信号为第N+i条信号线的第N+i驱动信号时，选择第一条信号线的第一驱动信号传送至导通的该开关模块的第K+1条扫描线，K为1到N-1的正整数。

8.根据权利要求7所述的栅极驱动电路，其特征在于，当传送至导通的该开关模块的第N条扫描线的该驱动信号为第L条信号线的第L驱动信号时，选择第L+1条信号线的第L+1驱动信号传送到下一个导通的该开关模块的第一条扫描线，L为1到N+i-1的正整数。

9.根据权利要求8所述的栅极驱动电路，其特征在于，当L为N+i时，该控制模块选择第一条信号线的第一驱动信号传送到下一个导通的该开关模块的第一条扫描线。

10.根据权利要求1所述的栅极驱动电路，其特征在于，每一个驱动信号具有相同的一单位驱动时间，当该致能时间的长度为N+x+y个该单位驱动时间时，该至少N条信号线的数量为N+i+j条，其中

，x、y为任意正数。

11.根据权利要求10所述的栅极驱动电路，其特征在于，该控制模块控制每一个对应导通的该开关模块的该控制信号在对应导通的该开关模块的该N个驱动信号拉升之前x个该单位驱动时间拉升，以及控制该控制信号在对应导通的该开关模块的该N个驱动信号拉降之后y个该单位驱动时间拉降。

12.根据权利要求11所述的栅极驱动电路，其特征在于，该控制模块选择该N+i+j条信号线中的N条依序信号线的该N个驱动信号依序传送至导通的该开关模块的该N条扫描线。

13.根据权利要求12所述的栅极驱动电路，其特征在于，当选择传送至导通的该开关模块的第K条扫描线的该驱动信号为第N+i+j条信号线的第N+i+j驱动信号时，选择第一条信号线的第一驱动信号传送至导通的该开关模块的第K+1条扫描线，K为1到N-1的正整数。

14.根据权利要求13所述的栅极驱动电路，其特征在于，当传送至导通的该开关模块的第N条扫描线的该驱动信号为第L条信号线的第L驱动信号时，选择第L+1条信号线的第L+1驱动信号传送到下一个导通的该开关模块的第一条扫描线，L为1到N+i+j-1的正整数。

15.根据权利要求14所述的栅极驱动电路，其特征在于，当L为N+i+j时，该控制模块选择第一条信号线的第一驱动信号传送到下一个导通的该开关模块的第一条扫描线。

16.根据权利要求1所述的栅极驱动电路，其特征在于，包含一调整模块，用以产生一调整信号以调整每一个控制信号的拉升时间，每一个驱动信号具有相同的一单位驱动时间，当该调整信号致能时，该控制模块依据该调整信号控制每一个控制信号在对应导通的该开关模块的该N个驱动信号拉升之前x个该单位驱动时间拉升，x为任意正数。

17.根据权利要求16所述的栅极驱动电路，其特征在于，该控制模块决定用以传送M*N个驱动信号的该至少N条信号线的数量为N+i条，其中

。

18.根据权利要求1所述的栅极驱动电路，其特征在于，包含一调整模块，用以产生一调整信号以调整每一个控制信号的拉降时间，每一个驱动信号具有相同的一单位驱动时间，当该调整信号致能时，该控制模块依据该调整信号控制每一个控制信号在对应导通的该开关模块的该N个驱动信号拉降之后y个该单位驱动时间拉降，y为任意正数。

19.根据权利要求18所述的栅极驱动电路，其特征在于，该控制模块决定用以传送M*N个驱动信号的该至少N条信号线的数量为N+j条，其中

。

20.根据权利要求1所述的栅极驱动电路，其特征在于，包含：

一第一调整模块，用以产生一第一调整信号以调整每一个控制信号的拉升时间；以及

一第二调整模块，用以产生一第二调整信号以调整每一个控制信号的拉降时间；

其中每一个驱动信号具有相同的一单位驱动时间，当该第一调整信号和该第二调整信号皆致能时，该控制模块控制每一个控制信号在对应导通的该开关模块的该N个驱动信号拉升之前x个该单位驱动时间拉升以及在该N个驱动信号拉降之后y个该单位驱动时间拉降，x、y为任意正数。

21.根据权利要求20所述的栅极驱动电路，其特征在于，该控制模块决定用以传送M*N个驱动信号的该至少N条信号线的数量为N+i+j条，其中

。

22.一种栅极驱动方法，其特征在于，用以输出M*N个驱动信号，每一个驱动信号具有相同的一单位驱动时间，该栅极驱动方法包含：

产生M个控制信号分别对应该M个开关模块；

依据一第一调整信号与一第二调整信号控制每一个控制信号的拉升时间与拉降时间；

依据每一个控制信号的拉升时间与拉降时间决定用以传送驱动信号的多条信号线；

选择该些信号线中的N条依序的信号线的N个驱动信号；

当每一个控制信号导通对应的该开关模块时，依序传送选择的该N个驱动信号至导通的该开关模块的N条扫描线；以及

依序导通该M个开关模块，以传送依序的M*N个驱动信号。

23.根据权利要求22所述的栅极驱动方法，其特征在于，当该第一调整信号致能时，控制每一个控制信号在对应导通的该开关模块的该N个驱动信号拉升之前x个该单位驱动时间拉升，并且决定该些信号线的数量为N+i条，其中

，x为任意正数。

24.根据权利要求22所述的栅极驱动方法，其特征在于，当该第二调整信号致能时，控制每一个控制信号在对应导通的该开关模块的该N个驱动信号拉降之后y个该单位驱动时间拉降，并且决定该些信号线的数量为N+j条，其中，y为任意正数。

25.根据权利要求22所述的栅极驱动方法，其特征在于，当该第一调整信号与该第二调整信号皆致能时，控制每一个控制信号在对应导通的该开关模块的该N个驱动信号拉升之前x个该单位驱动时间拉升以及在对应导通的该开关模块的该N个驱动信号拉降之后y个该单位驱动时间拉降，并且决定该些信号线的数量为N+i+j条，其中

，x、y为任意正数。

Images