CN105654896A - 半导体装置、显示装置及电子设备 - Google Patents

半导体装置、显示装置及电子设备 Download PDF

Info

Publication number
CN105654896A
CN105654896A CN201510848362.0A CN201510848362A CN105654896A CN 105654896 A CN105654896 A CN 105654896A CN 201510848362 A CN201510848362 A CN 201510848362A CN 105654896 A CN105654896 A CN 105654896A
Authority
CN
China
Prior art keywords
transistor
pixel
film
oxide semiconductor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510848362.0A
Other languages
English (en)
Other versions
CN105654896B (zh
Inventor
木村肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201911137926.4A priority Critical patent/CN111091782B/zh
Publication of CN105654896A publication Critical patent/CN105654896A/zh
Application granted granted Critical
Publication of CN105654896B publication Critical patent/CN105654896B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0404Matrix technologies
    • G09G2300/0408Integration of the drivers onto the display substrate
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0404Matrix technologies
    • G09G2300/0413Details of dummy pixels or dummy lines in flat panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00Specific applications
    • G09G2380/02Flexible displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明题为半导体装置、显示装置及电子设备。本发明提供一种能够在显示工作的同时进行外部校正的显示装置。本发明的一个方式是一种显示装置,包括:设置为矩阵状的像素;以及设置于该像素的外部的读出电路,其中该像素包括发光元件及向该发光元件供应电流的晶体管,并且在多个特定像素都以黑色显示时,在寻址期间,通过读出该多个像素中的指定像素所具有的驱动晶体管的电流特性的数据,由此校正驱动晶体管的电流特性的偏差。

Description

半导体装置、显示装置及电子设备
技术领域
本发明的一个方式涉及一种半导体装置、显示装置、电子设备或者这些装置的驱动方法或这些装置的制造方法。
注意,本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。另外,本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(compositionofmatter)。由此,更具体而言,作为本说明书所公开的本发明的一个方式的技术领域的一个例子可以举出发光装置、蓄电装置、摄像装置、存储装置或者这些装置的驱动方法或这些装置的制造方法。
背景技术
近年来,显示装置被用于电视接收机、个人计算机或智能手机等各种电子设备,并且,显示装置在高清晰及低功耗等各种方面实现了高性能化。
作为这些显示装置,常使用将多个像素配置成矩阵状且通过使用被设置于各像素的晶体管来控制各像素的有源矩阵型显示装置。在有源矩阵型显示装置中,因为通过晶体管控制各像素,所以各像素之间的晶体管特性的偏差或劣化会导致各像素之间的显示偏差。由此,有时会发生显示不均匀及屏幕灼伤。
在作为显示元件使用发光元件的有源矩阵型显示装置中,设置有根据图像信号控制向发光元件供应的电流的驱动晶体管。如果该驱动晶体管的阈值电压、迁移率、沟道长度和沟道宽度等中的至少一个在各像素之间产生偏差,则会在各像素之间发生发光元件的亮度偏差。
作为防止这种发光元件的亮度偏差的方法,在像素内校正驱动晶体管的阈值电压的偏差的方法(以下还称为内部校正)已被提出(专利文献1)。
另外,将驱动晶体管的阈值电压读出到像素外部而输入校正了阈值电压偏差的信号的方式(以下还称为外部校正)已被提出(专利文献2)。
[专利文献1]日本专利申请公开2008-233933号公报
[专利文献2]日本专利申请公开2003-195813号公报
在进行外部校正的情况下,有时将流过晶体管的电流输出到像素外部。或者,有时将晶体管的某一端子的电位输出到像素外部。于是,当在进行显示工作的同时进行外部校正时,在很多情况下,被供应到发光元件的电流会发生变化。因此,当在显示工作的同时进行外部校正时,显示有时会变化。如此,有时难以在显示装置的显示工作的同时进行外部校正。或者,当在不进行显示装置的显示工作期间进行外部校正时,需要对极多像素进行校正工作,所以有进行校正的期间增加的问题。
发明内容
本发明的一个方式的目的之一是提供一种新颖的半导体装置、新颖的显示装置、新颖的半导体装置的驱动方法或者新颖的显示装置的驱动方法等。
本发明的一个方式的目的之一是提供一种能够在显示工作的同时进行外部校正的显示装置。本发明的一个方式的目的之一是提供一种能够在显示工作的同时进行外部校正的显示装置的驱动方法。本发明的一个方式的目的之一是显示不均匀少的显示装置及其驱动方法。本发明的一个方式的目的之一是提供一种能够进行高清晰度的显示的显示装置及其驱动方法。本发明的一个方式的目的之一是提供一种能够降低晶体管的特性偏差的影响的半导体装置及其驱动方法。本发明的一个方式的目的之一是提供一种能够降低晶体管的阈值电压偏差的影响的半导体装置及其驱动方法。本发明的一个方式的目的之一是提供一种能够降低晶体管的迁移率偏差的影响的半导体装置及其驱动方法。
注意,本发明的一个方式的目的不局限于上面列举的目的。上面列举的目的并不妨碍其他目的的存在。另外,其他目的是上面没有提到而将在下面的记载中进行说明的目的。所属技术领域的普通技术人员可以从说明书或附图等的记载中导出并适当抽出上面没有提到的目的。此外,本发明的一个方式是实现上面列举的记载和/或其他目的中的至少一个目的的。
本发明的一个方式是一种半导体装置,包括:第一像素;以及第二像素。第一像素包括:第一晶体管;以及第一发光元件,第二像素包括:第二晶体管;以及第二发光元件,第一发光元件电连接于第一晶体管,第二发光元件电连接于第二晶体管,该半导体装置被配置为进行对第一像素输入用来读出第一晶体管的电流特性的数据的信号的第一操作,并且,该半导体装置被配置为进行读出第一晶体管的电流特性的数据且对第二像素输入数据信号(影像信号)的第二操作。
本发明的一个方式是一种半导体装置,包括:第一像素;第二像素;以及第三像素。第一像素包括:第一晶体管;以及第一发光元件,第二像素包括:第二晶体管;以及第二发光元件,第三像素包括:第三晶体管;以及第三发光元件,第一发光元件电连接于第一晶体管,第二发光元件电连接于第二晶体管,第三发光元件电连接于第三晶体管,第一像素和第三像素电连接于同一选择线,该半导体装置被配置为进行对第一像素输入用来读出第一晶体管的电流特性的数据的信号且对第三像素输入用来使第三像素成为非显示状态的信号的第一操作,并且,该半导体装置被配置为进行读出第一晶体管的电流特性且对第二像素输入数据信号(影像信号)的第二操作。
本发明的一个方式是一种具有上述结构的半导体装置,其中第一晶体管和第三晶体管电连接于同一布线,并且电流特性的数据的读出通过该布线进行。
本发明的一个方式是一种具有上述结构的半导体装置,其中在进行第一晶体管的电流特性的数据的读出期间进行上述对第二像素的数据信号(影像信号)的输入。
本发明的一个方式是一种具有上述结构的半导体装置,其中电流特性的数据的读出从进行第二操作的期间进行到下一帧期间中第一像素被选择为止(不包括下一帧期间中第一像素被选择的时刻)。
本发明的一个方式是一种具有上述结构的半导体装置,其中电流特性的数据是流过第一晶体管的电流或者是第一晶体管的阈值电压。
本发明的一个方式是一种包括上述半导体装置、CPU、图像处理电路或存储器的显示装置。
本发明的一个方式是一种电子设备,包括:上述半导体装置或上述显示装置;以及框体、麦克风、扬声器或操作键。
注意,关于本发明的其他方式,在下述实施方式的说明及附图中记载。
根据本发明的一个方式,能够提供一种新颖的半导体装置、新颖的显示装置、新颖的半导体装置的驱动方法或者新颖的显示装置的驱动方法等。
根据本发明的一个方式,能够提供一种可以在显示工作的同时进行外部校正的显示装置等。根据本发明的一个方式,能够提供一种可以在显示工作的同时进行外部校正的显示装置的驱动方法。根据本发明的一个方式,能够提供一种显示不均匀少的显示装置及其驱动方法。根据本发明的一个方式,能够提供一种可以进行高清晰度的显示的显示装置及其驱动方法。根据本发明的一个方式,能够提供一种可以降低晶体管的特性偏差的影响的半导体装置及其驱动方法。根据本发明的一个方式,能够提供一种可以降低晶体管的阈值电压偏差的影响的半导体装置及其驱动方法。根据本发明的一个方式,能够提供一种可以降低晶体管的迁移率偏差的影响的半导体装置及其驱动方法。
注意,本发明的一个方式的效果不局限于上面列举的效果。上面列举的效果并不妨碍其他效果的存在。另外,其他效果是上面没有提到而将在下面的记载中进行说明的效果。所属技术领域的普通技术人员可以从说明书或附图等的记载中导出并适当抽出该上面没有提到的效果。此外,本发明的一个方式是具有上面列举的记载和/或其他效果中的至少一个效果的。因此,本发明的一个方式根据情况有时不具有上面列举的效果。
附图说明
图1A至图1D是说明本发明的一个方式的时序图;
图2是说明本发明的一个方式的流程图;
图3是说明本发明的一个方式的方框图;
图4是说明本发明的一个方式的电路图;
图5是说明本发明的一个方式的电路图;
图6是说明本发明的一个方式的电路图;
图7是说明本发明的一个方式的电路图;
图8是说明本发明的一个方式的工作的电路图;
图9是说明本发明的一个方式的工作的电路图;
图10是说明本发明的一个方式的工作的电路图;
图11是说明本发明的一个方式的工作的电路图;
图12是说明本发明的一个方式的工作的电路图;
图13是说明本发明的一个方式的工作的电路图;
图14是说明本发明的一个方式的工作的电路图;
图15A和图15B是说明本发明的一个方式的电路图;
图16A至图16D是说明本发明的一个方式的电路图;
图17是说明本发明的一个方式的电路图;
图18A和图18B是说明本发明的一个方式的电路图;
图19是说明本发明的一个方式的电路图;
图20是说明本发明的一个方式的电路图;
图21是说明本发明的一个方式的电路图;
图22是说明本发明的一个方式的电路图;
图23A和图23B是说明本发明的一个方式的布局的图;
图24是说明本发明的一个方式的方框图;
图25A和图25B是说明本发明的一个方式的截面图;
图26A和图26B是说明本发明的一个方式的截面图;
图27A至图27C是说明本发明的一个方式的俯视图及截面图;
图28A至图28C是说明本发明的一个方式的俯视图及截面图;
图29A至图29C是说明本发明的一个方式的俯视图及截面图;
图30A和图30B是说明本发明的一个方式的俯视图;
图31A至图31D是说明本发明的一个方式的俯视图及截面图;
图32A至图32C是说明本发明的一个方式的俯视图及截面图;
图33A和图33B是说明本发明的一个方式的截面图;
图34A和图34B是说明本发明的一个方式的能带结构的示意图;
图35是说明本发明的一个方式的截面图;
图36A和图36B是说明本发明的一个方式的透视图;
图37A至图37C是说明本发明的一个方式的截面图;
图38A和图38B是说明本发明的一个方式的截面图;
图39是说明本发明的一个方式的透视图;
图40A至图40F是示出电子设备的图。
具体实施方式
下面,参照附图对实施方式进行说明。但是,实施方式可以以多个不同方式来实施,所属技术领域的普通技术人员可以很容易地理解到,其方式和详细内容可以在不脱离本发明的宗旨及其范围的情况下被变更为各种各样的形式。因此,本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
注意,在本说明书等中,“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的。因此,该序数词不限制构成要素的个数。此外,该序数词不限制构成要素的顺序。另外,例如,在本说明书等中,一个实施方式中的“第一”构成要素有可能在其他实施方式或权利要求书的范围中被称为“第二”构成要素。此外,例如,在本说明书等中,一个实施方式中的“第一”构成要素有可能在其他实施方式或权利要求书的范围中被省略。
注意,在附图中,有时使用同一附图标记表示同一构成要素、具有相同功能的构成要素、由同一材料构成的构成要素或者同时形成的构成要素等,并且有时省略重复的说明。
此外,在本说明书等中,当明确地记载为“X与Y连接”时,意味着如下情况:X与Y电连接;X与Y在功能上连接;X与Y直接连接。因此,不局限于规定的连接关系(例如,附图或文中所示的连接关系等),附图或文中所示的连接关系以外的连接关系也包含于附图或文中所记载的内容中。
这里,X和Y为对象物(例如,装置、元件、电路、布线、电极、端子、导电膜及层等)。
作为X与Y直接连接的情况的一个例子,可以举出在X与Y之间没有连接能够电连接X与Y的元件(例如开关、晶体管、电容元件、电感器、电阻元件、二极管、显示元件、发光元件及负载等),并且X与Y没有通过能够电连接X与Y的元件(例如开关、晶体管、电容元件、电感器、电阻元件、二极管、显示元件、发光元件及负载等)连接的情况。
作为X与Y电连接的情况的一个例子,例如可以在X与Y之间连接一个以上的能够电连接X与Y的元件(例如开关、晶体管、电容元件、电感器、电阻元件、二极管、显示元件、发光元件及负载等)。另外,开关具有控制开启和关闭的功能。换言之,通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。或者,开关具有选择并切换电流路径的功能。另外,X与Y电连接的情况包括X与Y直接连接的情况。
作为X与Y在功能上连接的情况的一个例子,例如可以在X与Y之间连接一个以上的能够在功能上连接X与Y的电路(例如,逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(DA转换电路、AD转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号生成电路、存储电路、控制电路等)。注意,例如,即使在X与Y之间夹有其他电路,当从X输出的信号传送到Y时,也可以说X与Y在功能上是连接着的。另外,X与Y在功能上连接的情况包括X与Y直接连接的情况及X与Y电连接的情况。
此外,当明确地记载为“X与Y电连接”时,在本说明书等中意味着如下情况:X与Y电连接(即,以中间夹有其他元件或其他电路的方式连接X与Y);X与Y在功能上连接(即,以中间夹有其他电路的方式在功能上连接X与Y);X与Y直接连接(即,以中间不夹有其他元件或其他电路的方式连接X与Y)。即,在本说明书等中,当明确地记载为“电连接”时与只明确地记载为“连接”时的情况相同。
注意,例如,在晶体管的源极(或第一端子等)通过Z1(或没有通过Z1)与X电连接,晶体管的漏极(或第二端子等)通过Z2(或没有通过Z2)与Y电连接的情况下以及在晶体管的源极(或第一端子等)与Z1的一部分直接连接,Z1的另一部分与X直接连接,晶体管的漏极(或第二端子等)与Z2的一部分直接连接,Z2的另一部分与Y直接连接的情况下,可以表示为如下。
例如,可以表示为“X、Y、晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)互相电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者,可以表示为“晶体管的源极(或第一端子等)与X电连接,晶体管的漏极(或第二端子等)与Y电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者,可以表示为“X通过晶体管的源极(或第一端子等)及漏极(或第二端子等)与Y电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次设置为相互连接”。通过使用与这种例子相同的表示方法规定电路结构中的连接顺序,可以区别晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。
另外,作为其他表示方法,例如可以表示为“晶体管的源极(或第一端子等)至少经过第一连接路径与X电连接,所述第一连接路径不具有第二连接路径,所述第二连接路径是晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)之间的路径,所述第一连接路径是通过Z1的路径,晶体管的漏极(或第二端子等)至少经过第三连接路径与Y电连接,所述第三连接路径不具有所述第二连接路径,所述第三连接路径是通过Z2的路径”。或者,也可以表示为“晶体管的源极(或第一端子等)至少经过第一连接路径,通过Z1与X电连接,所述第一连接路径不具有第二连接路径,所述第二连接路径具有通过晶体管的连接路径,晶体管的漏极(或第二端子等)至少经过第三连接路径,通过Z2与Y电连接,所述第三连接路径不具有所述第二连接路径”。或者,也可以表示为“晶体管的源极(或第一端子等)至少经过第一电路径,通过Z1与X电连接,所述第一电路径不具有第二电路径,所述第二电路径是从晶体管的源极(或第一端子等)到晶体管的漏极(或第二端子等)的电路径,晶体管的漏极(或第二端子等)至少经过第三电路径,通过Z2与Y电连接,所述第三电路径不具有第四电路径,所述第四电路径是从晶体管的漏极(或第二端子等)到晶体管的源极(或第一端子等)的电路径”。通过使用与这种例子同样的表示方法规定电路结构中的连接路径,可以区别晶体管的源极(或第一端子等)和漏极(或第二端子等)来决定技术范围。
注意,这种表示方法只是一个例子而已,不局限于上述表示方法。在此,X、Y、Z1及Z2为对象物(例如,装置、元件、电路、布线、电极、端子、导电膜及层等)。
另外,即使附图示出在电路图上独立的构成要素彼此电连接,也有一个构成要素兼有多个构成要素的功能的情况。例如,在布线的一部分被用作电极时,一个导电膜兼有布线和电极的两个构成要素的功能。因此,本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
实施方式1
在本实施方式中,参照图1A至图23B对所公开的发明的一个方式的半导体装置的结构及驱动方法进行说明。
〈外部校正的方法〉
本实施方式所说明的显示装置包括多个设置为m行n列(m、n都是2以上的整数)的矩阵状的像素。另外,该像素包括发光元件及向该发光元件供应电流的晶体管(以下还称为驱动晶体管)。此外,该显示装置在设置有像素的像素部的外部包括具有能够读出驱动晶体管的电流特性的数据的功能的电路(以下还称为读出电路)。作为电流特性的数据的例子,可以举出所指定的电压被供应到驱动晶体管时的电流值、驱动晶体管的阈值电压或者与阈值电压相对应的电压等。注意,读出电路有时被设置在显示装置、与该显示装置连接的FPC(FlexiblePrintedCircuit:柔性印刷电路)或者显示模块中。
注意,作为一个例子,读出电路具有能够读出来自像素的数据、例如是电位或电流等的功能。但是,读出电路例如有时具有其他功能。例如,读出电路有时具有向像素供应所指定的电位的功能。或者,例如,读出电路有时具有保持数据的功能。或者,例如,读出电路有时具有将模拟信号转换为数字信号的功能。因此,有时将读出电路简单称为电路。例如,有时将读出电路称为第一电路、第二电路等。
作为一个例子,驱动晶体管等晶体管具有能够驱动发光元件等显示元件的功能。或者,作为一个例子,驱动晶体管等晶体管具有能够控制流过发光元件等显示元件的电流量的功能。但是,驱动晶体管等晶体管例如有时具有其他功能。因此,有时将驱动晶体管等晶体管简单称为晶体管。例如,有时将驱动晶体管等晶体管称为第一晶体管、第二晶体管等。
如图1A至图1D所示,在本实施方式所示的显示装置中,从第一行到第m行按行依次对像素进行扫描而反复进行该扫描,由此显示图像。注意,图1A至图1D示出两个帧期间的显示装置的工作。将在从所指定的行开始到第m行依次进行扫描后直到再次开始该所指定的行的扫描为止的时间称为一个帧期间。在一个帧期间,也可以存在有不进行用来显示图像的扫描的期间(以下还称为消隐期间)。注意,有时将从第一行开始到第m行进行扫描的期间称为寻址期间或者写入期间等。即,一个帧期间也可以由寻址期间和消隐期间构成。但是,一个帧期间有时包括多个子帧期间。在此情况下,各子帧期间有时都具有寻址期间。另外,有时将对所选择的属于某一行的像素输入控制发光元件的发光的信号(以下还称为数据信号)直到下一帧期间中再次开始对该同一像素输入新的数据信号为止的期间称为显示期间。即,在某一像素中,有时将实质上以一个灰度进行显示的期间称为显示期间。注意,像素的选择可以通过向与像素连接的布线(以下还称为选择线)供应用来选择该像素的信号(以下还称为选择信号)来进行。此外,显示期间长度在所有行中是相同的,但是显示期间开始的时机和结束的时机在很多情况下根据行而不同。
当在进行用来显示图像的扫描的同时读出驱动晶体管的电流特性时,有时由于用来读出数据的信号的输入而导致图像显示混乱。然而,当m×n个的所有像素、m×n个像素中特定颜色的所有像素或者多个特定像素都以黑色显示时,通过选择该以黑色显示的像素而读出电流特性的数据,由此能够读出电流特性的数据而无需使像素的黑色显示混乱。注意,多个特定像素都以黑色显示的情况具体是指连接于同一选择线的所有像素都以黑色显示的情况、配置于同一行的所有像素都以黑色显示的情况或者配置于同一行的像素当中特定颜色的所有像素都以黑色显示的情况等。作为一个例子,可以举出属于同一行且连接于同一选择线的所有像素都以黑色显示的情况等。
注意,有时将黑色显示状态称为非显示状态。或者,有时将黑色显示状态称为零灰度的显示状态。另外,有时将以黑色以外的灰度进行显示的状态称为显示状态。或者,有时将以黑色以外的灰度进行显示的状态称为灰度高于零的状态。有时以最高灰度进行显示的状态称为白色显示状态。或者,有时将以最高灰度进行显示的状态称为最高灰度显示状态。
在本实施方式中,作为一个例子,对显示装置的驱动方法进行说明,其中在该显示装置中当多个特定像素都以黑色显示时,在寻址期间通过读出该多个像素当中指定像素所具有的驱动晶体管的电流特性的数据来校正驱动晶体管的电流特性的偏差。
图2示出本实施方式所示的显示装置的驱动方法的流程图的一个例子。如图2所示,分为步骤S1至S6对显示装置的驱动方法进行说明。
首先,在寻址期间开始时,特定像素被选择(步骤S1)。该选择可以通过使用栅极线驱动电路等来进行。在此,当被选择的多个特定像素都以黑色显示(在步骤S2中为“是”)时,对多个特定像素当中进行电流特性的数据的读出的指定像素(以下还称为读出像素)输入用来读出电流特性的数据的信号(以下还称为读出信号)。另外,对多个特定像素当中读出像素以外的像素输入用来以黑色显示的信号(步骤S3)。注意,在此,作为具体例子对上述多个特定像素为连接于同一选择线且属于同一行的n个像素的情况进行说明。如此,通过只从读出像素读出数据,能够避免数据混合。
通过在步骤S3中进行读出信号的输入,能够使用读出电路来从读出像素中读出驱动晶体管的电流特性的数据。注意,电流特性的数据的读出可以在步骤S3的工作期间进行,也可以在步骤S3的工作之后进行。
作为上述电流特性的数据,只要是关于驱动晶体管的电流特性的偏差的任何数据就可以。例如,既可以是驱动晶体管的电流值,又可以是驱动晶体管的阈值电压。注意,通过读出电流值,可以从该值的大小得知阈值电压、迁移率、沟道长度或沟道宽度等中的至少一个的偏差状态或劣化状态。例如,在所读出的数据是电流值的情况下,该电流的量取决于被输入的读出信号的电平。
注意,当在步骤S3中进行读出信号的输入时,优选对该发光元件施加反向偏压,以便使读出像素的发光元件维持黑色显示状态。另外,为了能够维持黑色显示状态,即便被施加正向偏压也将电位差抑制到极小。作为极小的电位差,优选为几伏特左右以下,例如为2伏特以下,更优选为1伏特以下。或者,例如,优选为电流不流过发光元件的状态。作为一个例子,优选的是,使与发光元件连接的晶体管处于关闭状态,其结果,电流不流过发光元件。
另一方面,当属于同一行的n个像素中的至少一个不以黑色显示(在步骤S2中为“否”)时,不进行读出信号的输入而对n个像素输入用来以所指定的灰度进行显示的信号来进行通常的写入工作(步骤S4)。
注意,当栅极线驱动电路包括移位寄存器电路时,可以从第一行到第m行按行依次进行扫描。此外,当作为栅极线驱动电路使用译码器电路等时,可以按任意顺序选择任意行。因此,在此情况下,栅极线驱动电路不需要从第一行到第m行按行依次进行扫描。也可以不进行扫描而立即仅选择所指定的行(黑色显示的行),由此将读出信号输入到像素。注意,既可以只选择一个行,又可以选择多个行。
然后,在步骤S3中输入读出信号及黑色显示的信号之后,选择下一个像素并读出读出像素所具有的驱动晶体管的电流特性的数据(步骤S5)。此时,例如在读出像素中,用来读出晶体管的电流特性的开关或晶体管处于导通状态。注意,在下一行的写入中,如步骤S2那样,判断特定像素是否以黑色显示,而对像素输入信号,即可。
注意,电流特性的数据的读出可以在从步骤S3之后直到下一个帧期间中再次选择读出像素为止的期间中自由地进行。因此,如步骤S5那样,当在寻址期间选择行时,也可以进行电流特性的数据的读出。
例如,如图1A所示,在第i行(i是1以上且m以下的整数)的像素中,可以在整个显示期间,即在一个帧期间一直进行读出像素所包括的驱动晶体管的电流特性的数据的读出。另外,也可以在比一个帧期间更短的期间进行读出像素所包括的驱动晶体管的电流特性的数据的读出。例如,如图1B所示,可以在读出像素被选择之后的寻址期间的一部分或全部的期间进行该读出,如图1C所示,也可以在消隐期间的一部分或全部的期间进行该读出,如图1D所示,还可以在下一个寻址期间内到读出像素被选择为止的一部分或全部的期间进行该读出(不包括在下一个寻址期间中读出像素被选择的时刻)。注意,在第i行像素中不进行特性的读出的情况下,在整个显示期间,即在一个帧期间一直进行显示工作。
注意,在步骤S5中,如果读出信号被保持在读出像素中,就不需要一直将读出信号输入到读出像素。
另一方面,当在步骤S4中进行通常的写入时,只进行下一行像素的选择(步骤S6)。
然后,在步骤S5或步骤S6中选择下一行像素之后,根据下一行的所有像素是否都以黑色显示(步骤S2),同样地进行步骤S3至步骤S6的工作。注意,在步骤S3中进行信号的输入的像素是最后一行(第m行)的像素的情况下,也可以在步骤S3与步骤S5之间存在有消隐期间,另外,也可以在该消隐期间进行电流特性的数据的读出。
此外,在一个帧期间进行读出电流特性的数据的行不一定必须是只有一行。也可以在一个帧期间内在多个行中进行读出工作。例如,可以在图1A至图1D所示的第i行、第i+A行及第i+A+B行中进行读出工作。在此,A及B是自然数。因此,在一个帧期间内以与行数相同的次数反复进行步骤S2至步骤S6的工作。
并且,在下一帧期间,可以根据在步骤S3以后被读出的电流特性的数据,制造校正了电流特性的偏差的信号而将其信号输入到读出像素。
注意,例如,通过在读出像素中使用来读出晶体管的电流特性的开关或晶体管成为关闭状态,可以结束电流特性的数据的读出。
由此,能够在显示工作的同时进行外部校正。或者,能够实现显示不均匀少的显示装置。或者,能够实现可以进行高清晰度的显示的显示装置。或者,能够实现可以降低晶体管的特性偏差的影响的半导体装置。或者,能够实现可以降低晶体管的阈值电压偏差的影响的半导体装置。或者,能够实现可以降低晶体管的迁移率偏差的影响的半导体装置。
注意,至于在开始图像的显示之后所有像素一次也没有以黑色显示的行,例如,优选在显示装置的电源被关闭时、在显示装置的电源刚被输入之后、在所指定的期间内没有使用显示装置时、在深夜里和在清晨时等中的至少一个时间读出该行的驱动晶体管的电流特性的数据。另外,在某一个帧期间或某一个子帧期间内存在有所有像素都以黑色显示的期间的情况下,在某一个帧期间与另一个帧期间之间存在有所有像素都以黑色显示的期间的情况下或者在某一个子帧期间与另一个子帧期间之间存在有所有像素都以黑色显示的期间的情况下,可以在这些期间内进行驱动晶体管的电流特性的数据的读出。
通过使用上述驱动方法,能够校正显示装置的各像素的驱动晶体管的电流特性的偏差。在该驱动方法中,可以在进行显示装置的显示工作的同时校正驱动晶体管的电流特性的偏差。
由此,在组装有所公开的发明的一个方式的显示装置的产品中,当进行出货前检验时,可以在进行产品的显示检查的同时进行产品的像素的发光亮度偏差的校正。因此,可以缩短产品的出货前检验时间,从而能够降低产品的成本。
另外,在出货后的产品中也在每次开启电源而显示图像时都进行上述显示装置的驱动方法。因此,还可以自动校正产品出货后的随时间劣化等所引起的发光亮度的偏差。由此,可以延长产品的使用寿命。
注意,在上述显示装置的驱动方法中,在其他的行进行显示的同时读出电流特性的数据,但是本实施方式所示的显示装置的驱动方法不一定局限于此。例如,也可以在显示画面变黑而所有像素都以黑色显示时或者在插入黑色画面以提高动态图像特性时等进行电流特性的数据的读出。
〈半导体装置的结构实例〉
接着,参照图3的方框图及图4的电路图对所公开的发明的一个方式的半导体装置的具体结构的一个例子进行说明。图3是示出包括(m×n)个像素20的像素部15及外围电路的方框图的一个例子。
图3所示的显示装置包括驱动电路11;驱动电路12;电路部13;包含配置为纵m个(行)×横n个(列)的矩阵状的像素20的像素部15;在行方向上延伸设置的布线SL_1至SL_m;在行方向上延伸设置的布线GL_1至GL_m;在列方向上延伸设置的布线DL_1至DL_n;以及在列方向上延伸设置的布线IL_1至IL_m。如此,布线IL_1至IL_m在行方向上被延伸设置,所以各行可以独立地驱动布线IL。由此,各行可以独立地进行电流特性的数据的读出。因此,在一个帧期间,可以在多个行中进行电流特性的数据的读出。
驱动电路11与布线SL_1至SL_m及布线GL_1至GL_m连接。驱动电路11具有选择像素或行的功能。或者,驱动电路11具有逐行依次选择像素或行的功能。或者,驱动电路11具有选择特定的像素或行的功能。或者,驱动电路11具有将选择信号或非选择信号输出到像素的功能。因此,驱动电路11具有作为栅极线驱动电路或者扫描线驱动电路的功能。
另外,驱动电路12与布线DL_1至DL_n连接。驱动电路12具有向像素或列供应数据信号的功能。或者,驱动电路12具有向像素或列供应读出信号的功能。因此,驱动电路12具有作为源极线驱动电路、数据线驱动电路或者视频信号线驱动电路的功能。注意,作为数据信号的例子,可以举出对应于在像素中显示的图像的信号(以下还称为影像信号)等。
电路部13(以下还称为读出电路部)与布线IL_1至IL_m连接。电路部13具有读取从像素输出的数据的功能。或者,电路部13具有读取像素中的端子的电位的功能。或者,电路部13具有选择是否读取从像素输出的数据的功能。
注意,也可以在一个电路中集中设置驱动电路12和电路部13。
如此,驱动电路11、驱动电路12、电路部13等有时具有各种功能。因此,有时将驱动电路11、驱动电路12、电路部13等简单地称为电路。例如,有时将驱动电路11、驱动电路12、电路部13等称为第一电路、第二电路等。
图4示出i行j列(j是1以上且n以下的整数)的像素20_(i,j)的结构。像素20_(i,j)包括晶体管21、晶体管22、晶体管23、发光元件24及电容元件25。注意,各晶体管也可以具有多栅极结构,即多个晶体管串联连接的结构。另外,各晶体管也可以具有在沟道上下设置有栅电极的结构。像素20_(i,j)所包括的这些元件与布线GL_i、布线SL_i、布线DL_j、布线CL_j及布线IL_i连接。注意,关于布线CL_1至布线CL_n,在图3中未图示,但例如可以在列方向上延伸设置。此外,虽然在图4中在列方向上延伸设置布线CL,但不局限于此,可以适当地改变布线CL延伸的方向。例如,可以使在列方向上设置的布线与在行方向上设置的布线相互连接而构成布线CL。
注意,像素20_(i,j)以外的像素20也可以采用与像素20_(i,j)同样的结构。
像素20_(i,j)的具体连接关系是如下。晶体管21的栅极与布线GL_i连接,晶体管21的源极和漏极中的一个与布线DL_j连接,晶体管21的源极和漏极中的另一个与晶体管22的栅极连接。晶体管22的源极和漏极中的一个与布线CL_j连接,晶体管22的源极和漏极中的另一个与晶体管23的源极和漏极中的一个及发光元件24的一个电极(以下还称为像素电极)连接。晶体管23的栅极与布线SL_i连接,晶体管23的源极和漏极中的另一个与布线IL_i连接。对发光元件24的另一个电极(以下还称为公共电极)施加所指定的电位(以下还称为公共电位)。
另外,布线IL_i与电路部13所包括的读出电路16连接。注意,在不进行电流特性的数据的读出期间或者在向像素供应视频信号或读出信号期间,布线IL_i也可以与其他电路、例如具有供应一定的电位的功能的电路连接。例如,布线IL_i也可以与被供应一定的电位的布线连接。注意,如图5所示,在布线IL_i与读出电路16及另一个电路17连接的情况下,在布线IL_i与读出电路16之间设置开关19a,并在布线IL_i与电路17之间设置开关19b。并且,通过切换各开关,可以使布线IL_i与读出电路16和电路17中的任一个电路之间导通。注意,电路17可以是设置于图3中的电路部13内部的电路,也可以是设置于电路部13外部的电路。
此外,电容元件25的一个电极与晶体管21的源极和漏极中的另一个及晶体管22的栅极连接,电容元件25的另一个电极与晶体管22的源极和漏极中的另一个、晶体管23的源极和漏极中的一个及发光元件24的像素电极连接。如此,通过设置电容元件25,能够在晶体管22的栅极中保持多个电荷,从而能够使图像数据的保持期间变得更长。
注意,不一定必须设置电容元件25,例如,在晶体管22的栅极与晶体管22的源极和漏极中的另一个之间的寄生电容较大的情况下,可以用该寄生电容来代替电容元件25。
驱动电路11能够经过布线GL控制晶体管21的导通状态和关闭状态,并经过布线SL控制晶体管23的导通状态和关闭状态。
驱动电路12可以经过布线DL将影像信号或读出信号供应到晶体管22的栅极。
电路部13具有对应于布线IL_1至IL_m的读出电路16。读出电路16能够从各像素20的晶体管22读出电流特性的数据。或者,读出电路16能够向布线IL_1至IL_m供应所指定的电压。
例如,可以将布线CL用作向发光元件24供应电流的高电位电源线。
然而,驱动电路11、驱动电路12及电路部13的结构不局限于上述结构,也可以改变设置驱动电路11、驱动电路12及电路部13的位置,又可以使该多个驱动电路的功能合并到一个驱动电路中。例如,在图3中,驱动电路11及电路部13只设置于像素部15一侧,但可以使驱动电路11或电路部13分割而设置于像素部15的两边。另外,在图3中,分开设置驱动电路11和电路部13,但也可以将驱动电路11和电路部13作为一个驱动电路部合并设置。
另外,随着驱动电路11、驱动电路12及电路部13的位置、功能等结构的变化,可以适当地改变布线GL、布线SL、布线DL、布线IL及布线CL的延伸方向及数量等。例如,可以在列方向上延伸设置布线IL。此外,例如也可以将布线GL和布线SL合并成一种布线而设置。图6示出此时的电路图。在将布线GL和布线SL合并成一种布线的情况下,同时使晶体管21与晶体管23开启或关闭。因此,当采用同时使晶体管21与晶体管23开启或关闭的驱动方法时,可以将布线GL与布线SL合并成一种布线。
流过发光元件24的电流量由根据输入到像素20的影像信号的电平被控制的晶体管22控制。另外,发光元件24的亮度取决于流过像素电极与公共电极之间的电流量。例如,在作为发光元件24使用OLED(有机发光二极管)的情况下,阳极和阴极中的任一个被用作像素电极,而另一个被用作公共电极。图4示出将发光元件24的阳极用作像素电极并将发光元件24的阴极用作公共电极的像素20的结构。
注意,也可以以改变了晶体管的极性、发光元件的方向、布线的电位及信号的电位等的电路结构进行工作。作为一个例子,图7示出图4的变形例子。在图7中,晶体管21至晶体管23是p沟道晶体管,发光元件24的方向与图4相反。注意,除了图4所示的像素电路以外,也可以同样地构成电路。
作为像素20所包括的晶体管21至晶体管23及其他晶体管中的至少一个,可以使用在其沟道形成区包含氧化物半导体的晶体管(以下还称为OS晶体管)。尤其是,通过作为晶体管21使用OS晶体管,可以使晶体管21的关态电流(off-statecurrent)变得极低。并且,通过将这种晶体管21用于像素20,与将通常的使用硅或锗等半导体形成的晶体管用于晶体管21的情况相比,能够防止积累在晶体管22的栅极或电容元件25中的电荷的泄漏。
此外,当如静态图像那样在连续的几个帧期间内对像素部15写入具有相同的影像数据的影像信号时等,即使降低驱动频率,换言之,即使减少一定期间内对像素部15写入影像信号的次数,也可以保持显示图像。例如,通过作为晶体管21的半导体膜使用通过减少用作电子施主(施体)的水分或氢等杂质且减少氧缺陷来实现高纯度化的氧化物半导体(purifiedOxideSemiconductor),可以将影像信号的写入间隔设定为10秒以上,优选为30秒以上,更优选为1分钟以上。并且,写入影像信号的间隔越长,功耗越低。
另外,由于可以在更长的期间保持影像信号的电位,所以即使在像素20中不设置用来保持晶体管22的栅极的电位的电容元件25,也可以防止所显示的图像质量降低。
注意,关于OS晶体管的结构及关态电流的详细内容,将在实施方式4中进行说明。
另外,晶体管21至晶体管23及其他晶体管不局限于OS晶体管。例如,可以使用其沟道形成区被形成在包括单晶半导体的衬底的一部分中的晶体管。作为包括单晶半导体的衬底,可以举出单晶硅衬底或单晶锗衬底等。沟道形成区中包括单晶半导体的晶体管的电流供应能力高,所以通过使用这种晶体管构成像素20,可以提高像素20的工作速度。
另外,晶体管21至晶体管23及其他晶体管还可以由OS晶体管以外的半导体膜中形成有沟道形成区的晶体管构成。例如,可以由沟道形成区中包括非单晶半导体的晶体管构成。作为非单晶半导体,可以举出:非晶硅、微晶硅、多晶硅等非单晶硅;非晶锗、微晶锗、多晶锗等非单晶锗等。尤其是,通过使用具有结晶性的半导体膜,能够提高像素20的工作速度。
另外,在各晶体管中,在半导体膜的至少一侧上设置栅极即可,但是也可以包括隔着半导体膜对置的一对栅极。
在此,当某晶体管T包括隔着半导体膜对置的一对栅极时,也可以对其中一个栅极供应信号A,并对另一个栅极供应固定电位Vb。
信号A例如是用来控制导通状态或非导通状态的信号。信号A也可以为具有电位V1或者电位V2(V1>V2)的两种电位的数字信号。例如,可以将电位V1设定为高电源电位且将电位V2设定为低电源电位。信号A也可以为模拟信号。
固定电位Vb例如是用来控制晶体管T的阈值电压VthA的电位。固定电位Vb可以为电位V1或者电位V2。此时,不需要设置用来生成固定电位Vb的电位发生电路,所以是优选的。固定电位Vb也可以为与电位V1或者电位V2不同的电位。通过降低固定电位Vb,有时可以提高阈值电压VthA。其结果,有时可以降低栅极与源极之间的电压Vgs为0V时的漏极电流,而可以降低包括晶体管T的电路的泄漏电流。例如,可以使固定电位Vb低于低电源电位。通过提高固定电位Vb,有时可以降低阈值电压VthA。其结果,有时可以提高栅极与源极之间的电压Vgs为VDD时的漏极电流,而可以提高包括晶体管T的电路的工作速度。例如,可以使固定电位Vb高于低电源电位。
此外,晶体管T的一个栅极可以被施加信号A,而另一个栅极可以被施加信号B。信号B例如为用来控制晶体管T的导通状态或非导通状态的信号。信号B也可以为具有电位V3或者电位V4(V3>V4)的两种电位的数字信号。例如,可以将电位V3设定为高电源电位且将电位V4设定为低电源电位。信号B也可以为模拟信号。
在信号A与信号B都是数字信号的情况下,信号B也可以为与信号A具有相同数字值的信号。此时,有时可以增加晶体管T的通态电流(on-statecurrent),而可以提高包括晶体管T的电路的工作速度。此时,信号A的电位V1可以与信号B的电位V3不同。另外,信号A的电位V2可以与信号B的电位V4不同。例如,当对应于被输入信号B的栅极的栅极绝缘膜的厚度大于对应于被输入信号A的栅极的栅极绝缘膜时,可以使信号B的电位振幅(V3-V4)比信号A的电位振幅(V1-V2)大。由此,有时可以使信号A及信号B对晶体管T的导通状态或非导通状态造成的影响大致相同。
在信号A与信号B都是数字信号的情况下,信号B也可以为与信号A具有不同数字值的信号。此时,有时可以分别利用信号A及信号B控制晶体管T,而可以实现更高的功能。例如,当晶体管T为n沟道晶体管时,在仅在信号A为电位V1且信号B为电位V3时该晶体管处于导通状态的情况下或者在仅在信号A为电位V2且信号B为电位V4时该晶体管处于非导通状态的情况下,有时可以由一个晶体管实现NAND电路或NOR电路等的功能。另外,信号B也可以为用来控制阈值电压VthA的信号。例如,包括晶体管T的电路工作期间的信号B的电位也可以不同于该电路不工作期间的信号B的电位。信号B也可以根据电路的工作模式具有不同电位。此时,信号B的电位有可能没有信号A那么频繁地切换。
在信号A与信号B都是模拟信号的情况下,信号B也可以为与信号A具有相同电位的模拟信号、用常数乘以信号A的电位而得的模拟信号、或者将常数加到信号A的电位或从信号A的电位减去常数而得的模拟信号等。此时,有时可以通过增加晶体管T的通态电流,而提高包括晶体管T的电路的工作速度。信号B也可以为与信号A不同的模拟信号。此时,有时可以分别利用信号A及信号B控制晶体管T,而可以实现更高的功能。
也可以使信号A为数字信号且使信号B为模拟信号。也可以使信号A为模拟信号且使信号B为数字信号。
另外,晶体管T的一个栅极可以被施加固定电位Va,而另一个栅极可以被施加固定电位Vb。当对晶体管T的两个栅极供应固定电位时,有时可以将晶体管T用作相当于电阻元件的元件。例如,当晶体管T为n沟道晶体管时,通过提高(降低)固定电位Va或固定电位Vb,有时可以降低(提高)晶体管的实效电阻。通过提高(降低)固定电位Va和固定电位Vb这两个电位,有时可以获得比只具有一个栅极的晶体管低(高)的实效电阻。
另外,图4示出晶体管都是n沟道晶体管的情况。当像素20中的晶体管都具有相同沟道类型时,在晶体管的制造工序中,可以部分省略对半导体膜添加赋予一种导电类型的杂质元素的工序等工序。但是,在显示装置中,像素20中的晶体管未必都是n沟道晶体管。例如,也可以使晶体管21及晶体管23为p沟道晶体管。
另外,也可以使用电开关、机械开关或MEMS元件等代替晶体管21及晶体管23。
〈半导体装置的驱动方法〉
接着,对图3及图4所示的半导体装置的驱动方法的一个例子进行说明。在此,参照图8至图14尤其对包括i行j列的像素20_(i,j)的九个像素的工作进行说明。注意,下面对在图2的步骤S1中被选择的像素为与同一布线GL_i及同一布线SL_i连接的第i行像素20的情况进行说明。另外,对第i行像素20都以黑色显示并从i行j列的像素20_(i,j)读出电流特性的数据的情况进行说明。此外,将与布线IL_i、布线IL_i+1及布线IL_i+2连接的读出电路16分别表示为读出电路16_i、读出电路16_i+1、读出电路16_i+2。
首先,在一个帧期间的寻址期间开始时,从第一行到第m行按行依次对像素20进行扫描。然后,如图8所示,在第i行像素20被选择时,对布线SL_i输入选择信号,而在第i行像素20中使晶体管23成为导通状态。当晶体管23成为导通状态时,使布线IL_i与晶体管22的源极和漏极中的另一个(以下还称为晶体管22的源电极)导通,而对晶体管22的源电极施加布线IL_i的电位。注意,作为对布线SL_i输入的选择信号,在晶体管23是n沟道晶体管时可以采用高电平电位,而在晶体管23是p沟道晶体管时可以采用低电平电位。
注意,此时,布线IL_i的电位是不使发光元件24成为发光状态的电位。具体而言,布线IL_i的电位优选低于发光元件24的公共电位或与公共电位大致相同。通过如此设定布线IL_i的电位,可以成为反向偏压被施加到发光元件24的状态或者偏压不被施加到发光元件24的状态,由此可以维持第i行像素的黑色显示状态。另外,即便对发光元件24施加正向偏压,也为了能够维持黑色显示状态,优选将布线IL_i与公共电位的电位差抑制到极小。作为极小的电位差,优选为几伏特左右以下,例如为2伏特以下,更优选为1伏特以下。
注意,不一定必须进行图8所示的工作。
在对布线SL_i输入选择信号之后或同时对布线GL_i输入选择信号,而使第i行像素20中的晶体管21成为导通状态(图9)。当晶体管21成为导通状态时,使布线DL与晶体管22的栅电极成为导通状态。在此,由于对布线DL_j+1及布线DL_j+2分别施加像素20_(i,j+1)及像素20_(i,j+2)的影像信号(在此是黑色显示的影像信号),所以对像素20_(i,j+1)的晶体管22的栅电极施加对应于像素20_(i,j+1)的影像信号的电位,而对像素20_(i,j+2)的晶体管22的栅电极施加对应于像素20_(i,j+2)的影像信号的电位。即,对像素20_(i,j+1)的晶体管22的栅极与源极之间供应布线DL_j+1电位与布线IL_i的电位之间的电压。另外,对像素20_(i,j+2)的晶体管22的栅极与源极之间供应布线DL_j+2的电位与布线IL_i的电位之间的电压。由此,晶体管22的栅极与源极之间的电位差变稳定,而可以从布线CL_j向发光元件24供应对应于保持在晶体管22的栅电极或电容元件25的影像信号的电流。注意,在图9中,因为对像素20_(i,j+1)、像素20_(i,j+2)的晶体管22的栅极施加对应于黑色显示的影像信号,所以晶体管22处于关闭状态。此外,作为对布线GL_i输入的选择信号,在晶体管21是n沟道晶体管时可以采用高电平电位,而在晶体管21是p沟道晶体管时可以采用低电平电位。
另一方面,对布线DL_j施加读出信号。因此,当对布线GL_i输入选择信号而使像素20_(i,j)的晶体管21成为导通状态时,对晶体管22的栅电极施加读出信号,而使晶体管22成为导通状态。在此,由于对布线SL_i输入选择信号使晶体管23处于导通状态,因此使布线IL_i与晶体管22的源电极导通,而布线IL_i的电位被施加到晶体管22的源电极。由此,布线CL_j经过晶体管22及晶体管23与读出电路16_i导通。注意,布线IL_i的电位由读出电路16_i控制。因此,电流不流过发光元件。由此,在像素20_(i,j)中,在维持黑色显示状态的同时还能够读出晶体管22的电流特性的数据。注意,布线IL_i的电位可以由读出电路16_i设定。
在此,作为晶体管22的电流特性的数据,只要是关于各像素中的晶体管22的电流特性偏差的任何数据就可以。例如,既可以是晶体管22的电流值,又可以是晶体管22的阈值电压。
在此,关于i行以外的行,对布线GL输入可以使晶体管21保持关闭状态的信号以不输入读出信号。
注意,在布线GL_i和布线SL_i被合并成一个布线时,与布线GL_i与布线SL_i同时被选择的情况同样进行工作。
接着,如图10所示,在第i行像素20的选择结束后,进行第i+1行像素20的选择。当选择第i+1行像素时,对布线GL_i+1及布线SL_i+1供应选择信号。另一方面,对布线GL_i输入的选择信号不再被供应,而对布线GL_i供应非选择信号。其结果,使第i行的晶体管21成为关闭状态。注意,如图8和图9所示,对布线GL_i+1供应选择信号的工作和对布线SL_i+1供应选择信号的工作可以在不同的期间进行。
在此,由于在像素20_(i,j+1)及像素20_(i,j+2)中保持晶体管22的栅极与源极之间的电位差,因此电流不流过像素20_(i,j+1)及像素20_(i,j+2)中的晶体管22,并且电流还不流过发光元件24。其结果,使像素20_(i,j+1)及像素20_(i,j+2)的发光元件24维持在黑色显示状态或者非显示状态。另外,布线CL_j+1与读出电路16_i成为非导通状态,布线CL_j+2与读出电路16_i成为非导通状态。
另一方面,因为在像素20_(i,j)的晶体管22的栅极中保持读出信号,所以使晶体管22维持在导通状态。另外,由于对布线SL_i供应选择信号,因此使晶体管23维持在导通状态。由此,在第i+1行像素20被选择的期间也可以通过利用读出电路16_i读出像素20_(i,j)的晶体管22的电流特性的数据。此时,布线IL_i的电位由读出电路16_i控制。因此,电流不流过发光元件。
如上所述,在第i行像素20的选择结束后,还优选使像素20_(i,j)的晶体管23处于导通状态。由此,除了选择第i行像素20时外,选择第i+1行像素20后也可以读出电流特性的数据。即,在进行第i行像素20的电流特性的数据的读出期间,能够对第i+1行等的其他像素20输入数据信号。在此情况下,在选择第i+1行像素20后也需要继续对布线SL_i输入使晶体管23成为导通状态的信号。此时,例如,将锁存电路连接于布线SL,以能够在选择第i+1行像素20之后也保持选择第i行像素20时的输入信号,即可。
注意,当在栅极线驱动电路中使用译码器电路等时,即便不将锁存电路等连接于布线SL,通过控制被输入到译码器电路的信号,也能够继续对布线SL_i供应选择信号。
注意,在图10中,对第i+1行像素的像素20_(i+1,j)、像素20_(i+1,j+1)及像素20_(i+1,j+2)供应通常的影像信号。
接着,如图11所示,在第i+1行像素20的选择结束后,进行第i+2行像素20的选择。当选择第i+2行像素时,对布线GL_i+2及布线SL_i+2供应选择信号。并且,对像素20_(i+2,j)、像素20_(i+2,j+1)及像素20_(i+2,j+2)供应影像信号。另一方面,对布线GL_i+1及布线SL_i+1输入的选择信号不再被供应,而对布线GL_i+2及布线SL_i+2供应选择信号。其结果,使第i+1行像素20的晶体管21及晶体管23成为关闭状态。在第i+1行像素20中,对应于影像信号的电流流过发光元件。即,在像素20_(i+1,j)、像素20_(i+1,j+1)及像素20_(i+1,j+2)中,显示期间开始。注意,如图8和图9所示,对布线GL_i+2供应选择信号的工作和对布线SL_i+2供应选择信号的工作可以在不同的期间进行。
在此,因为在像素20_(i,j)的晶体管22的栅极中保持读出信号,所以使晶体管22维持在导通状态。另外,由于对布线SL_i供应选择信号,因此使晶体管23维持在导通状态。由此,在选择第i+2行像素20期间或第i+1行像素20进行显示工作期间,也可以通过利用读出电路16_i读出像素20_(i,j)的晶体管22的电流特性的数据。
接着,如图12所示,在第i+2行像素20的选择结束后,选择下一行像素20。当下一行像素被选择时,同样地对下一行供应选择信号及影像信号。另一方面,对布线GL_i+2及布线SL_i+2输入的选择信号不再被供应。其结果,使第i+2行像素20的晶体管21及晶体管23成为关闭状态。在第i+2行像素20中,对应于影像信号的电流流过发光元件。即,在像素20_(i+2,j)、像素20_(i+2,j+1)及像素20_(i+2,j+2)中,显示期间开始。
以下,在对下一行进行扫描的同时反复进行同样的工作。
通过上述工作,能够进行对像素的影像信号的写入以及驱动晶体管的电流特性的数据的读出。在最后一行像素20被选择后,一个帧期间结束,然后就开始下一个帧期间。
在下一个帧期间,也在第i行像素20都以黑色显示且继续从i行j列的像素20_(i,j)读出电流特性的数据时,从图9起同样进行工作。但是,在第i行像素20都以黑色显示且从i行j列的像素20_(i,j)以外的像素、例如从i行j+1列的像素20_(i,j+1)读出电流特性的数据时,不是如图9那样而是如图13那样进行工作即可。即,在此,对布线DL_j及布线DL_j+2分别施加像素20_(i,j)及像素20_(i,j+2)的影像信号(在此是黑色显示的影像信号),而对布线DL_j+1及像素20_(i,j+1)施加读出信号。由此,能够从i行j+1列的像素20_(i,j+1)读出电流特性的数据。并且,在下一个帧期间中也能够从其他像素读出电流特性的数据。通过反复进行上述工作,能够从一行像素中的所有像素读出电流特性的数据。
或者,在下一个帧期间,在第i行像素20中的一部分不以黑色显示时,进行通常的工作。由此,不是如图9那样而是如图14那样进行工作即可。
如此,可以根据通过图8至图14所示的工作被读出的像素20_(i,j)等的晶体管22的电流特性的数据,而制造校正了晶体管22的电流特性偏差的影像信号,将其在下一个以后的帧期间输入到像素20_(i,j)等。其结果,能够降低晶体管的偏差或劣化所造成的影响。
注意,从像素20_(i,j)读出电流特性的数据的工作可以在进行图9所示的工作后直到下一帧期间中像素20_(i,j)再次被选择为止进行(不包括下一帧期间中像素20_(i,j)被选择的时刻)。
注意,在除了第i行以外还有其中所有像素都以黑色显示的行的情况下,能够与上述工作同样地进行电流特性的数据的读出。
另外,在一个帧期间,也可以在多个行中进行读出工作。例如,与图9所示的第i行中的工作同样地,在图10中也可以对第i+1行供应读出信号及影像信号。由此,在第i+1行像素中的一个像素中,能够读出电流特性的数据。或者,与图9所示的第i行的情况同样地,在图11中也可以对第i+2行供应读出信号及影像信号。由此,在第i+2行像素中的一个像素中,能够读出电流特性的数据。其结果,能够对多个行进行读出工作。
通过使用上述驱动方法,能够校正本实施方式所示的显示装置的各像素的驱动晶体管的电流特性的偏差。在该驱动方法中,可以在进行显示装置的显示工作的同时校正驱动晶体管的电流特性的偏差。
由此,在组装有本实施方式所示的显示装置的产品中,当进行出货前检验时,可以在进行产品的显示检查的同时进行产品的像素的发光亮度偏差的校正。因此,可以缩短产品的出货前检验时间,从而能够降低产品的成本。
另外,在出货后的产品中也在每次开启电源而显示图像时都进行上述显示装置的驱动方法。因此,还可以自动校正产品出货后的随时间劣化等所引起的发光亮度的偏差。由此,可以延长产品的使用寿命。
本实施方式所示的显示装置的像素结构不局限于图4所示的结构。例如,在图4所示的像素20_(i,j)中,也可以在发光元件24与晶体管22之间设置开关26。图15A和图15B示出此时的电路图。图15A示出在图4中设置开关26的情况,图15B示出在图6中设置开关26的情况。通过使开关26处于非导通状态,例如在读出像素中能够更确实地使发光元件24维持在非发光状态。
〈读出电路的结构例子〉
接着,参照图16A至图16D所示的电路图对读出电路16的具体结构的一个例子进行说明。
图16A所示的读出电路16a包括运算放大器30a、电容元件32以及开关31。在运算放大器30a中,对同相输入端子输入参考电位,而使反相输入端子与布线IL_i、开关31的一个端子以及电容元件32的一个电极连接,并使输出端子与开关31的另一个端子以及电容元件32的另一个电极连接。运算放大器30a以使同相输入端子的电位与反相输入端子的电位相等的方式进行工作。因此,布线IL_i的电位可以由同相输入端子的电位控制。因此,也可以说,读出电路16a具有能够控制布线IL_i的电位的功能。由此,在寻址期间中也可以通过读出电路16a控制布线IL_i的电位。
通过采用这种结构,读出电路16a能够读出布线IL_i的电流的积分值。
图16B所示的读出电路16b包括运算放大器30b以及电阻元件33。在运算放大器30b中,对同相输入端子输入参考电位,而使反相输入端子与布线IL_i及电阻元件33的一个电极连接,并使输出端子与电阻元件33的另一个电极连接。运算放大器30b以使同相输入端子的电位与反相输入端子的电位相等的方式进行工作。因此,布线IL_i的电位可以由同相输入端子的电位控制。因此,也可以说,读出电路16b具有能够控制布线IL_i的电位的功能。由此,在寻址期间中也可以通过读出电路16b控制布线IL_i的电位。
通过采用这种结构,读出电路16b能够将布线IL_i的电流值变换为电压值而读出。
图16C所示的读出电路16c包括运算放大器30c。在运算放大器30c中,同相输入端子与布线IL_i连接,并且,反相输入端子与运算放大器30c的输出端子连接。运算放大器30c以使同相输入端子的电位与反相输入端子的电位相等的方式进行工作。因此,可以将布线IL_i的电位作为反相输入端子的电位,即为输出端子的电位而从运算放大器30c输出。注意,读出电路16c不具有控制布线IL_i的电位的功能。由此,如图5所示,也可以使用其它的电路来控制布线IL_i的电位。
注意,如图16D所示,也可以不使反相输入端子与运算放大器30c的输出端子连接而将反相输入端子连接到其它布线Vref。其结果,可以将该读出电路用作比较器电路。可以对布线Vref的电位与反相输入端子的电位进行比较而输出其大小关系。另外,通过利用该电路,也可以构成AD转换电路。此时,通过改变布线Vref的电位,能够将模拟电位转换为数字电位。注意,可以通过并联设置多个运算放大器,而构成快速(Flash)AD转换电路。
通过采用这种结构,读出电路16c能够读出与布线IL_i连接的晶体管22的阈值电压。
〈读出电路的连接实例〉
虽然在图8至图14中示出了布线IL的每一个与不同的读出电路16连接的结构,但是多个布线IL也可以与一个读出电路16连接。图17示出具有这种结构的像素20及读出电路16的结构实例。
在图17中,布线IL_i、布线IL_i+1及布线IL_i+2经过开关与同一读出电路16连接。具体而言,布线IL_i经过开关41_i与读出电路16连接,布线IL_i+1经过开关41_i+1与读出电路16连接,布线IL_i+2经过开关41_i+2与读出电路16连接。注意,在此示出三个布线IL与一个读出电路16连接的结构,但是与一个读出电路16连接的布线IL的数量不局限于此,可以为2以上的任意数。
当从第i行像素20读出电流特性的数据时,使开关41_i成为导通状态而使开关41_i+1及开关41_i+2成为关闭状态。由此,使布线IL_i与读出电路16导通,而能够从与布线IL_i连接的像素20读出电流特性的数据。同样地,在从第i+1行像素20读出电流特性的数据时,使开关41_i+1成为导通状态并使开关41_i及开关41_i+2成为关闭状态,而在从第i+2行像素20读出电流特性的数据时,使开关41_i+2成为导通状态并使开关41_i及开关41_i+1成为关闭状态,即可。
通过采用这种结构,与按各布线IL分别设置读出电路16的结构相比,能够减少读出电路16的数量,从而能够降低电路部13的占有面积。
开关41例如可以由晶体管等构成。此时,该晶体管的源极和漏极中的一个与布线IL连接,并且该晶体管的源极和漏极中的另一个与读出电路16连接即可。另外,作为该晶体管的材料,可以使用可用于上述晶体管21至晶体管23的半导体材料。在此,作为用于开关41的晶体管,尤其优选使用OS晶体管。由此,能够防止不进行电流特性的数据的读出的行的布线IL的电流流过读出电路16,从而能够更准确地进行电流特性的数据的读出。
另外,在进行电流特性的数据的读出的行中,优选将布线IL的电流准确地供应到读出电路16。因此,与晶体管21、晶体管22或晶体管23相比,作为开关41使用的晶体管优选具有更高的电流供应能力。于是,作为开关41使用的晶体管的W(沟道宽度)/L(沟道长度)优选大于晶体管21、晶体管22或晶体管23的W/L。
〈输出控制电路的结构实例〉
在图3等所示的显示装置的驱动方法中,从第一行依次进行扫描并选择其中所有像素都以黑色显示的行,由此读出电流特性的数据。当采用这种驱动方法时,优选设置控制从驱动电路11输出的信号的输出控制电路。关于输出控制电路的结构的一个例子,参照图18A和图18B进行说明。图18A示出显示装置的驱动电路11、输出控制电路14及像素部15,图18B示出图18A所示的锁存电路43的结构的一个例子。
在图18A所示的显示装置中,在驱动电路11与像素部15之间设置输出控制电路14。与驱动电路11连接的布线SL_i在输出控制电路14中分为两条布线,一条经过锁存电路43及开关44在行方向上延伸设置,另一条经过开关45在行方向上延伸设置。该两条布线SL_i经过开关44及开关45后连在一起,而向像素部15在行方向上延伸设置。
如图18B所示,锁存电路43包括开关46、反相器47、反相器48以及反相器49。在开关46中,一个端子与布线SL_i连接,另一个端子与反相器47的输入端子以及反相器48的输出端子连接。反相器47的输出端子与反相器48的输入端子以及反相器49的输入端子连接。反相器49的输出端子与开关44的一个端子连接。开关46由在列方向上延伸设置的布线SW控制。
在通常的显示中,使开关44成为非导通状态并使开关45成为导通状态,由此从驱动电路11输出信号。另一方面,当选择进行电流特性的数据的读出的行时,使开关44成为导通状态并使开关45成为非导通状态,由此从驱动电路11输出信号。
再者,当选择所有像素都以黑色显示的行时,经过布线SW使开关46成为导通状态。由此,能够将输入到布线SL_i的信号保持在锁存电路43中。因此,即便选择第i+1行而从驱动电路11输入到布线SL_i的信号停止也能够由保持在锁存电路43的信号经过布线SL_i使晶体管23维持在导通状态。
注意,在图18A和图18B所示的显示装置中,示出了经过输出控制电路14从布线SL输出信号的例子,但是本实施方式所示的显示装置不局限于此。例如,除了布线SL之外,布线GL也可以经过输出控制电路14输出信号。
注意,在本实施方式所示的显示装置中,在使用布线GL的情况下,即便不使用锁存电路43保持信号也能够使用上述驱动方法,因此也可以不使用锁存电路43。
另外,本实施方式所示的显示装置不一定必须使用输出控制电路14。例如,当能够使用译码器等选择性地将驱动电路11的信号输出到任意行时,可以不使用输出控制电路14。
注意,在本实施方式中,示出了基本原理的一个例子。因此,本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合。
实施方式2
〈半导体装置的变形实例〉
在本实施方式中,参照图19及图20对与实施方式1不同的方式的半导体装置的结构及驱动方法进行说明。
图19示出本实施方式的显示装置的像素结构。注意,与图3所示的显示装置同样地,本实施方式所示的显示装置包括:包含(m×n)个像素70的像素部15;各种外围电路;以及各种布线。外围电路及布线等以相同的符号来表示。
图19示出i行j列的像素70_(i,j)的结构。像素70_(i,j)包括晶体管71、p沟道晶体管72、晶体管73、发光元件74以及电容元件75。像素70_(i,j)所包括的这些元件与布线GL_i、布线SL_i、布线DL_j、布线CL_j及布线IL_i连接。
像素70_(i,j)的具体连接关系是如下。晶体管71的栅极与布线GL_i连接,晶体管71的源极和漏极中的一个与布线DL_j连接,晶体管71的源极和漏极中的另一个与晶体管72的栅极连接。晶体管72的源极和漏极中的一个与晶体管73的源极和漏极中的一个及发光元件74的一个电极(以下还称为像素电极)连接,晶体管72的源极和漏极中的另一个(还称为晶体管72的源电极)与布线CL_j连接。晶体管73的栅极与布线SL_i连接,晶体管73的源极和漏极中的另一个与布线IL_i连接。对发光元件74的另一个电极(以下还称为公共电极)施加所指定的电位(以下还称为公共电位)。
另外,布线IL_i与电路部13所包括的读出电路16连接。
另外,电容元件75的一个电极与晶体管71的源极和漏极中的另一个及晶体管72的栅极连接,电容元件75的另一个电极与晶体管72的源极和漏极中的另一个连接。通过如此设置电容元件75,能够在晶体管72的栅电极中保持多个电荷,从而能够使图像数据的保持期间变得更长。
注意,不一定必须设置电容元件75,例如,在晶体管72的栅极与晶体管72的源极和漏极中的另一个之间的寄生电容较大的情况下,可以用该寄生电容来代替电容元件75。
注意,关于晶体管71及晶体管73的结构,可以参照关于晶体管21及晶体管23的记载。另外,关于发光元件74,可以参照关于发光元件24的记载。
图19所示的像素结构与图4所示的像素结构之间的不同之处是:晶体管72是p沟道晶体管以及与此相应的电容元件75的连接关系。关于图19所示的显示装置的驱动方法,考虑到晶体管72的开关的电位与晶体管22的电位相反这点,而可以参照实施方式1所记载的显示装置的驱动方法。注意,关于可用于晶体管72的半导体材料,可以参照关于晶体管22的记载。
图20示出与图19所示的像素结构不同的像素结构。图20所示的像素结构与图19所示的像素结构之间的不同之处是布线CL在行方向上延伸设置,而其他结构是同样的。
在此,通过采用可以以模拟方式改变布线CL的电位的结构,能够根据布线GL及布线SL的电位变化而调整布线CL的电位。例如,在图8中,可以使布线CL_j的电位低于公共电位或与公共电位大致相同。通过如此设定布线CL_j的电位,可以成为反向偏压被施加到发光元件74的状态或者偏压不被施加到发光元件74的状态,由此可以维持第i行像素的黑色显示状态。另外,即便对发光元件74施加正向偏压,也为了能够维持黑色显示状态,可以将布线CL_j与公共电位的电位差抑制到极小。作为极小的电位差,优选为几伏特左右以下,例如为2伏特以下,更优选为1伏特以下。
通过使用上述驱动方法,能够校正本实施方式所示的显示装置的各像素的驱动晶体管的电流特性的偏差。在该驱动方法中,可以在进行显示装置的显示工作的同时校正驱动晶体管的电流特性的偏差。
本实施方式所示的显示装置的像素结构不局限于图19及图20所示的结构。例如,在图19及图20所示的像素70_(i,j)中,也可以在发光元件74与晶体管72之间设置开关76。图21及图22示出此时的电路图。图21示出在图19中设置开关76的情况,图22示出在图20中设置开关76的情况。通过在图10和图11所示的像素20_(i,j)等中使该开关76处于非导通状态,能够更确实地使发光元件74维持在非发光状态。
本实施方式相当于对其他实施方式的一部分或全部进行更改、追加、修正、删除、应用、上位概念化或下位概念化的方式。因此,本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合。
实施方式3
〈像素的结构实例〉
图23A和图23B示出在上述实施方式中可以使用的像素的布局的例子。注意,在图23A和图23B中,以同一阴影线表示的布线、导电层及半导体层等可以使用同一材料经同一工序形成。另外,虽然在此示出像素20的结构实例,但是还可以将同样的结构应用于像素70。
图23A所示的像素20包括晶体管21、晶体管22、晶体管23以及电容元件25。另外,还包括具有作为发光元件24的像素电极的功能的导电层406。关于各元件的连接关系,可以参照图4的说明。注意,附图中的圆圈表示接触孔。
晶体管21包括半导体层411,晶体管22包括半导体层412,并且,晶体管23包括半导体层413。半导体层411与导电层401a及导电层401b连接。半导体层412与导电层403a及导电层403b连接。半导体层413与导电层403b及导电层403c连接。
导电层401a与布线DL连接。注意,也可以将布线DL的一部分用作导电层401a。导电层401b与导电层402连接。导电层403a与布线CL连接。此外,也可以将布线CL的一部分用作导电层403a。导电层403b与具有作为发光元件24的一个电极的功能的导电层406连接。注意,也可以将导电层403b的一部分用作导电层406。导电层403c与布线IL连接。注意,也可以将布线IL的一部分用作导电层403c。导电层405与导电层404连接,导电层404与布线SL连接。注意,既可以将导电层404的一部分用作导电层405,又可以将布线SL的一部分用作导电层404及导电层405。
导电层401a具有作为晶体管21的源极和漏极中的一个的功能。导电层401b具有作为晶体管21的源极和漏极中的另一个的功能。导电层402具有晶体管22的栅极及电容元件25的一个电极的功能。导电层403a具有作为晶体管22的源极和漏极中的一个的功能。导电层403b具有晶体管22的源极和漏极中的另一个、晶体管23的源极和漏极中的一个以及电容元件25的另一个电极的功能。导电层403c具有作为晶体管23的源极和漏极中的另一个的功能。导电层405具有晶体管23的栅极的功能。注意,作为半导体层411、半导体层412及半导体层413,可以使用包含氧化物半导体的半导体层。或者,可以使用包含非晶、微晶、多晶或单晶的硅或锗等半导体的半导体层。
虽然在图23A中晶体管21至23为底栅型晶体管,但是晶体管21至23可以是底栅型晶体管或顶栅型晶体管。
在此,布线IL可以在与其他布线或导电层重叠的位置上设置。例如,在图23A中,布线IL可以形成在与布线GL或布线SL不同的层中,并可以以具有与布线GL或布线SL重叠的区域的方式配置。由此,可以在抑制像素20的面积增加的同时设置用于读出电流特性的数据的布线IL。注意,布线IL也可以以具有与导电层401至406中的任一个以上或半导体层411至413中的任一个以上重叠的区域的方式设置。
注意,虽然在图23A中示出了布线CL在列方向上延伸设置的结构,但如图20所示那样,布线CL也可以在行方向上延伸设置。图23B示出这种像素20结构实例。
在图23B中,布线CL与布线SL及布线GL同样地在行方向上延伸设置。另外,布线CL设置在与布线SL及布线GL相同的层中,且设置于布线SL与布线GL之间。另外,导电层403a与导电层407连接,导电层407与布线CL连接。
注意,虽然在此示出了布线SL、布线CL和布线GL被设置在同一层中的结构实例,但是布线CL也可以设置在与布线SL、布线GL不同的层中。此时,可以将布线CL设置在包括与布线SL或布线GL重叠的区域的位置上。另外,既可以在布线CL与布线GL之间设置布线SL,又可以在布线CL与布线SL之间设置布线GL。
本实施方式相当于对其他实施方式的一部分或全部进行更改、追加、修正、删除、应用、上位概念化或下位概念化的方式。因此,本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合。
实施方式4
〈显示装置的结构例子〉
对显示装置的结构例子之一进行说明。在图24中,以方框图示出显示装置80的结构。此外,虽然在方框图中,根据每个功能划分构成要素而表示为互相独立的方框,但是实际上的构成要素难以根据每个功能划分,且一个构成要素可能会涉及多个功能。
图24所示的显示装置80包括:在像素部15中包括多个像素20的面板85;控制器86;CPU83;图像处理电路82;图像存储器87;存储器88;以及校正电路81。面板85包括驱动电路11、驱动电路12以及电路部13。另外,对于驱动电路11、驱动电路12、电路部13、像素部15以及像素20可以参照上述实施方式的记载。
CPU83具有如下功能:对从外部输入的指令或储存在设置于CPU83内的存储器中的指令进行译码而对显示装置80所包括的各种电路的工作进行总括控制,由此执行上述指令。
校正电路81通过实施方式1所述的方法根据各显示像素所包括的驱动晶体管的电流特性的数据生成校正电流特性的数据。存储器88具有储存校正电流特性的数据的功能。
图像存储器87具有储存输入到显示装置80的图像数据89的功能。另外,图24示出仅将一个图像存储器87设置在显示装置80中的情况,但是也可以将多个图像存储器87设置在显示装置80中。例如,在通过利用分别对应于红色、蓝色和绿色等色相的三个图像数据89来在像素部15中显示全彩色的图像的情况下,可以设置分别对应于各图像数据89的图像存储器87。
图像存储器87例如可以使用DRAM(DynamicRandomAccessMemory:动态随机存取存储器)、SRAM(StaticRandomAccessMemory:静态随机存取存储器)等的存储电路。或者,也可以作为图像存储器87使用VRAM(VideoRAM:视频随机存取存储器)。
图像处理电路82具有如下功能:根据来自CPU83的指令将图像数据89写入到图像存储器87并从图像存储器87读出图像数据89,并且,根据图像数据89生成影像信号。另外,图像处理电路82具有如下功能:根据来自CPU83的指令读出储存在存储器88的数据,并且利用该数据进行影像信号的校正。
控制器86具有在被输入影像信号时根据面板85的规格对影像信号进行信号处理并将该信号供应到面板85的功能。
另外,控制器86具有将用来驱动驱动电路12和驱动电路11等的各种驱动信号供应到面板85的功能。驱动信号包括用来控制驱动电路12的工作的起始脉冲信号SSP、时钟信号SCK、锁存信号LP、用来控制驱动电路11的工作的起始脉冲信号GSP、时钟信号GCK等。
另外,显示装置80可以包括具有对显示装置80所包括的CPU83供应数据或指令的功能的输入装置。作为输入装置,可以使用键盘、指向装置、触摸屏以及传感器等。
〈晶体管的结构例子1〉
在图25A和图25B及图30A和图30B中,作为包括在显示装置中的晶体管的一个例子示出顶栅结构的晶体管。
图30A和图30B示出设置在驱动电路中的晶体管100B及设置在像素部15中的晶体管100A的俯视图,图25A和图25B示出晶体管100B及晶体管100A的截面图。图30A是晶体管100B的俯视图,图30B是晶体管100A的俯视图。图25A是沿图30A中的点划线X1-X2的截面图及沿图30B中的点划线X3-X4的截面图。图25B是沿图30A中的点划线Y1-Y2的截面图及沿图30B中的点划线Y3-Y4的截面图。另外,图25A是晶体管100A及晶体管100B的沟道长度方向的截面图。图25B是晶体管100A及晶体管100B的沟道宽度方向的截面图。
注意,有时在其他的晶体管的俯视图中也与晶体管100B及晶体管100A同样地省略构成要素的一部分而图示。此外,有时将点划线X1-X2方向及点划线X3-X4方向称为沟道长度方向,将点划线Y1-Y2方向及点划线Y3-Y4方向称为沟道宽度方向。
图25A和图25B所示的晶体管100A包括:形成在衬底101上的绝缘膜111上的氧化物半导体膜112;与氧化物半导体膜112接触的导电膜114;导电膜116;绝缘膜117;以及隔着绝缘膜117与氧化物半导体膜112重叠的导电膜118。注意,在晶体管100A上设置有绝缘膜120。
图25A和图25B所示的晶体管100B包括形成在衬底101上的绝缘膜111上的氧化物半导体膜103、与氧化物半导体膜103接触的导电膜104、导电膜105及绝缘膜106以及隔着绝缘膜106与氧化物半导体膜103重叠的导电膜107。另外,在晶体管100B上设置有绝缘膜120。
晶体管100B包括隔着绝缘膜111与氧化物半导体膜103重叠的导电膜102。也就是说,将导电膜102用作栅电极。此外,晶体管100B为双栅极结构的晶体管。至于其他结构,与晶体管100A同样,并且发挥相同效果。
通过对导电膜102及导电膜107施加彼此不同的电位,可以控制晶体管100B的阈值电压。或者,如图25B所示,通过对导电膜102与导电膜107施加相同电位,可以增加通态电流,减少初期特性的不均匀,抑制-GBT应力测试所导致的劣化,并且抑制在漏极电压不同时的通态电流的上升电压的变动。
在显示装置的驱动电路部(例如,驱动电路11、驱动电路12等)和像素部15中的晶体管的结构不同。驱动电路部所包括的晶体管为双栅结构。也就是说,与像素部15相比,驱动电路部所包括的晶体管的通态电流较高。
另外,驱动电路部和像素部15所包括的晶体管的沟道长度彼此不同。
典型地,可以将驱动电路部所包括的晶体管100B的沟道长度设定为低于2.5μm或者1.45μm以上且2.2μm以下。另一方面,可以将像素部15所包括的晶体管100A的沟道长度设定为2.5μm以上或者2.5μm以上且20μm以下。
通过将驱动电路部所包括的晶体管100B的沟道长度设定为低于2.5μm,优选为1.45μm以上且2.2μm以下,与像素部15所包括的晶体管100A相比,可以使通态电流增大。其结果是,可以制造能够进行高速工作的驱动电路部。
在氧化物半导体膜112中,在不与导电膜114、导电膜116及导电膜118重叠的区域中包含形成氧缺陷的元素。此外,在氧化物半导体膜103中,在不与导电膜104、导电膜105及导电膜107重叠的区域中包含形成氧缺陷的元素。下面,将形成氧缺陷的元素作为杂质元素进行说明。作为杂质元素的典型例子,有氢或稀有气体元素等。作为稀有气体元素的典型例子,有氦、氖、氩、氪以及氙等。再者,也可以作为杂质元素,在氧化物半导体膜112及氧化物半导体膜103中包含硼、碳、氮、氟、铝、硅、磷及氯等。
此外,绝缘膜120是包含氢的膜,典型为氮化物绝缘膜。通过使绝缘膜120与氧化物半导体膜112及氧化物半导体膜103接触,包含在绝缘膜120中的氢扩散于氧化物半导体膜112及氧化物半导体膜103。其结果是,在氧化物半导体膜112及氧化物半导体膜103中的与绝缘膜120接触的区域中,包含多量的氢。
当作为杂质元素将稀有气体元素添加到氧化物半导体膜中时,氧化物半导体膜中的金属元素和氧的键合被切断而形成氧缺陷。因氧化物半导体膜所包括的氧缺陷和氢之间的相互作用而氧化物半导体膜的导电率增高。具体而言,因氢进入氧化物半导体膜所包括的氧缺陷中而生成载流子(电子)。其结果是,导电率增高。
在此,图26A和26B示出氧化物半导体膜112的部分放大图。注意,作为典型例子,使用包括在晶体管100A中的氧化物半导体膜112的部分放大图进行说明。如图26A所示,氧化物半导体膜112包括与导电膜114或导电膜116接触的区域112a、与绝缘膜120接触的区域112b以及与绝缘膜117接触的区域112d。注意,在导电膜118的侧面具有锥形形状的情况下,也可以包括与导电膜118的锥形部重叠的区域112c。
区域112a被用作源区及漏区。在导电膜114及导电膜116使用与氧容易键合的导电材料如钨、钛、铝、铜、钼、铬、钽或者合金等形成的情况下,包含在氧化物半导体膜中的氧和包含在导电膜114及导电膜116中的导电材料键合,在氧化物半导体膜中形成氧缺陷。另外,有时在氧化物半导体膜中混入形成导电膜114及导电膜116的导电材料的构成元素的一部分。其结果是,与导电膜114或导电膜116接触的区域112a具有高导电性并被用作源区及漏区。
区域112b被用作低电阻区域。区域112b至少包含作为杂质元素的稀有气体元素及氢。注意,在导电膜118的侧面具有锥形形状的情况下,因为杂质元素通过导电膜118的锥形部添加到区域112c,所以区域112c包含杂质元素,但是与区域112b相比,区域112c中的杂质元素的一个例子的稀有气体元素的浓度较低。通过包括区域112c,可以提高晶体管的源极-漏极耐圧。
在通过溅射法形成氧化物半导体膜112的情况下,区域112a至区域112d都包含稀有气体元素,并且与区域112a及区域112d相比,区域112b及区域112c的稀有气体元素的浓度更高。这是因为在通过溅射法形成氧化物半导体膜112的情况下,作为溅射气体使用稀有气体元素,从而在氧化物半导体膜112中包含稀有气体元素,并且在区域112b及区域112c中故意地添加稀有气体元素,以便形成氧缺陷。注意,也可以在区域112b及区域112c中添加有与区域112a及区域112d不同的稀有气体元素。
另外,由于区域112b接触于绝缘膜120,与区域112a及区域112d相比,区域112b的氢浓度高。另外,在氢从区域112b扩散到区域112c的情况下,区域112c的氢浓度比区域112a及区域112d高。但是,区域112b的氢浓度比区域112c高。
在区域112b及区域112c中,可以将通过二次离子质谱分析法(SIMS:SecondaryIonMassSpectrometry)得到的氢浓度设定为8×1019atoms/cm3以上、1×1020atoms/cm3以上或者5×1020atoms/cm3以上。另外,可以将通过二次离子质谱分析法得到的区域112a及区域112d的氢浓度设定为5×1019atoms/cm3以下、1×1019atoms/cm3以下、5×1018atoms/cm3以下1×1018atoms/cm3以下、5×1017atoms/cm3以下或者1×1016atoms/cm3以下。
此外,在作为杂质元素将硼、碳、氮、氟、铝、硅、磷或氯添加到氧化物半导体膜112的情况下,仅在区域112b及区域112c中包含杂质元素。因此,与区域112a及区域112d相比,区域112b及区域112c的杂质元素的浓度高。注意,在区域112b及区域112c中,可以将通过二次离子质谱分析法得到的杂质元素的浓度设定为1×1018atoms/cm3以上且1×1022atoms/cm3以下、1×1019atoms/cm3以上且1×1021atoms/cm3以下或者5×1019atoms/cm3以上且5×1020atoms/cm3以下。
与区域112d相比,区域112b及区域112c的氢浓度高且由于稀有气体元素的添加的氧缺陷量多。由此区域112b及区域112c具有高导电性而被用作低电阻区域。典型地,作为区域112b及区域112c的电阻率,可以设定为1×10-3Ωcm以上且低于1×104Ωcm或者1×10-3Ωcm以上且低于1×10-1Ωcm。
注意,当在区域112b及区域112c中,氢量与氧缺陷量相同或比氧缺陷量较少时,氢容易被氧缺陷俘获,而不容易扩散到被用作沟道的区域112d。其结果是,可以制造常关闭特性的晶体管。
区域112d被用作沟道。
此外,在将导电膜114、导电膜116及导电膜118用作掩模对氧化物半导体膜112添加杂质元素之后,也可以缩小导电膜118的顶面形状的面积。这可以通过如下步骤实现:在导电膜118的形成工序中,对导电膜118上的掩模进行缩小处理来形成具有更微细的结构的掩模。接着,通过使用该掩模对导电膜118及绝缘膜117进行蚀刻,可以形成图26B所示的导电膜118a及绝缘膜117a。作为缩小处理可以适用例如使用氧自由基等的灰化处理。
其结果是,在氧化物半导体膜112中,在区域112c和被用作沟道的区域112d之间,形成偏置(offset)区域112e。注意,通过将沟道长度方向上的偏置区域112e的长度设定为低于0.1μm,可以抑制晶体管的通态电流的降低。
绝缘膜117及绝缘膜106被用作栅极绝缘膜。
导电膜114、导电膜116、导电膜104及导电膜105被用作源电极及漏电极。
导电膜118及导电膜107被用作栅电极。
本实施方式所示的晶体管100A及晶体管100B在被用作沟道的区域112d和被用作源区及漏区的区域112a之间包括被用作低电阻区域的区域112b和/或区域112c。由此,可以降低沟道和源区及漏区之间的电阻,并且晶体管100A及晶体管100B的通态电流大且场效应迁移率高。
此外,在晶体管100A中,导电膜118与导电膜114及导电膜116不重叠,而可以减少导电膜118和导电膜114及导电膜116之间的寄生电容。此外,在晶体管100B中,导电膜107与导电膜104及导电膜105不重叠,而可以减少导电膜107和导电膜104及导电膜105之间的寄生电容。其结果是,在作为衬底101使用大面积衬底的情况下,可以减少导电膜114、导电膜116、导电膜118、导电膜104、导电膜105及导电膜107中的信号迟延。
此外,在晶体管100A中,通过将导电膜114、导电膜116及导电膜118用作掩模,对氧化物半导体膜112添加稀有气体元素,形成包含氧缺陷的区域。此外,在晶体管100B中,通过将导电膜104、导电膜105及导电膜107用作掩模,对氧化物半导体膜103添加杂质元素,形成包含氧缺陷的区域。再者,包含氧缺陷的区域与包含氢的绝缘膜120接触,由此通过包含在绝缘膜120中的氢扩散到包含氧缺陷的区域,形成低电阻区域。也就是说,可以自对准地形成低电阻区域。
此外,本实施方式所示的晶体管100A及晶体管100B通过对区域112b添加稀有气体元素,形成氧缺陷并添加氢。由此可以提高区域112b的导电率并减少每个晶体管的区域112b的导电率的不均匀。也就是说,通过对区域112b添加稀有气体元素及氢,可以控制区域112b的导电率。
下面说明图25A和图25B所示的晶体管的详细结构。
作为衬底101,可以采用各种各样的衬底,而不局限于特定的衬底。作为该衬底的一个例子,有半导体衬底(例如单晶衬底或硅衬底)、SOI衬底、玻璃衬底、石英衬底、塑料衬底、金属衬底、不锈钢衬底,包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底、柔性衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜等。作为玻璃衬底的一个例子,有钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、钠钙玻璃等。作为柔性衬底、贴合薄膜、基材薄膜等的一个例子,有如下。例如,有以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料。或者,作为一个例子,有丙烯酸树脂等合成树脂等。作为一个例子,有聚丙烯、聚酯、聚氟化乙烯、聚氯乙烯等。作为一个例子,有聚酰胺、聚酰亚胺、芳族聚酰胺、环氧树脂、无机蒸镀薄膜、纸等。尤其是,通过使用半导体衬底、单晶衬底或SOI衬底等制造晶体管,可以制造特性、尺寸或形状等的不均匀性小、电流能力高且尺寸小的晶体管。当利用上述晶体管构成电路时,可以实现电路的低功耗化或电路的高集成化。
或者,作为衬底101,也可以使用柔性衬底,并且在柔性衬底上直接形成晶体管。或者,也可以在衬底101和晶体管之间设置剥离层。剥离层可以用于在其上制造半导体装置的一部分或全部,然后将其从衬底101分离并转置到其他衬底上。此时,也可以将晶体管转置到耐热性低的衬底或柔性衬底上。另外,作为上述剥离层,例如可以使用钨膜与氧化硅膜的无机膜的层叠结构或衬底上形成有聚酰亚胺等有机树脂膜的结构等。
作为被转置晶体管的衬底的一个例子,除了上述的可以形成晶体管的衬底之外,还可以使用纸衬底、玻璃纸衬底、芳族聚酰胺薄膜衬底、聚酰亚胺薄膜衬底、石材衬底、木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨酯、聚酯)或再生纤维(醋酯纤维、铜氨纤维、人造纤维、再生聚酯)等)、皮革衬底、橡皮衬底等。通过采用这些衬底,可以实现形成特性良好的晶体管、形成耗电量小的晶体管、制造不容易损坏的装置、给予耐热性、轻量化或薄型化。
绝缘膜111可以使用氧化物绝缘膜或氮化物绝缘膜的单层或叠层形成。注意,为了提高与氧化物半导体膜103及氧化物半导体膜112之间的界面特性,在绝缘膜111中至少与氧化物半导体膜103及氧化物半导体膜112接触的区域优选为由氧化物绝缘膜形成。或者,作为绝缘膜111使用通过加热释放氧的氧化物绝缘膜,通过加热处理使包含在绝缘膜111中的氧移动到氧化物半导体膜112及氧化物半导体膜103中。
绝缘膜111的厚度可以为50nm以上、100nm以上且3000nm以下、或200nm以上且1000nm以下。通过增加绝缘膜111的厚度,可以使绝缘膜111的氧释放量增加,而能够减少绝缘膜111与氧化物半导体膜103及氧化物半导体膜112之间的界面能级,并且减少包含在氧化物半导体膜103及氧化物半导体膜112的区域112d中的氧缺陷。
作为绝缘膜111,可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或Ga-Zn氧化物等,并且以单层或叠层设置绝缘膜111。
氧化物半导体膜112及氧化物半导体膜103由典型为In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M为Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)等的金属氧化物形成。注意,氧化物半导体膜112及氧化物半导体膜103具有透光性。
注意,在氧化物半导体膜112及氧化物半导体膜103为In-M-Zn氧化物的情况下,除了Zn及O之外的In及M的原子百分比为当In及M的和为100atomic%时In为25atomic%以上且M低于75atomic%,或者In为34atomic%以上且M低于66atomic%。
氧化物半导体膜112及氧化物半导体膜103的能隙为2eV以上,2.5eV以上或者3eV以上。
氧化物半导体膜112及氧化物半导体膜103的厚度可以为3nm以上且200nm以下、3nm以上且100nm以下或者3nm以上且50nm以下。
当氧化物半导体膜112及氧化物半导体膜103为In-M-Zn氧化物(M为Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)时,用于形成In-M-Zn氧化物的溅射靶材的金属元素的原子个数比优选满足In≥M及Zn≥M。作为这种溅射靶材的金属元素的原子个数比优选为In:M:Zn=1:1:1,In:M:Zn=1:1:1.2、In:M:Zn=2:1:1.5、In:M:Zn=2:1:2.3、In:M:Zn=2:1:3、In:M:Zn=3:1:2等。注意,在所形成的氧化物半导体膜112及氧化物半导体膜103的原子个数比中都包含上述溅射靶材中的金属元素的原子个数比的±40%的范围内的变动。
此外,当氧化物半导体膜112及氧化物半导体膜103包含第14族元素之一的硅或碳时,在氧化物半导体膜112及氧化物半导体膜103中氧缺陷增加,使得氧化物半导体膜112及氧化物半导体膜103n型化。因此,氧化物半导体膜112及氧化物半导体膜103中的尤其在区域112d中,可以将硅或碳的浓度(利用二次离子质谱分析法得到的浓度)设定为2×1018atoms/cm3以下或者2×1017atoms/cm3以下。其结果是,晶体管具有正阈值电压的电特性(也称为常关闭特性)。
此外,在氧化物半导体膜112及氧化物半导体膜103中,尤其在区域112d中,可以将利用二次离子质谱分析法得到的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下或者2×1016atoms/cm3以下。碱金属或碱土金属有时会与氧化物半导体结合而生成载流子,导致晶体管的关态电流的增大。由此,优选降低区域112d的碱金属或碱土金属的浓度。其结果是,晶体管具有正阈值电压的电特性(也称为常关闭特性)。
此外,当在氧化物半导体膜112及氧化物半导体膜103中,尤其在区域112d包含氮时,有时会生成成为载流子的电子,载流子密度增加而成为n型化。其结果是,使用包含氮的氧化物半导体膜的晶体管容易具有常开启特性。因此,在该氧化物半导体膜中,尤其在区域112d中,优选尽可能减少氮。例如,可以将利用二次离子质谱分析法得到的氮浓度设定为5×1018atoms/cm3以下。
通过在氧化物半导体膜112及氧化物半导体膜103中,尤其在区域112d中减少杂质元素,可以降低氧化物半导体膜的载流子密度。因此,在氧化物半导体膜112及氧化物半导体膜103中,尤其在区域112d中,可以将载流子密度设定为低于8×1011个/cm3,优选设定为低于1×1011个/cm3,更优选为低于1×1010个/cm3且1×10-9个/cm3以上。
通过作为氧化物半导体膜112及氧化物半导体膜103,使用杂质浓度低且缺陷态密度低的氧化物半导体膜,可以制造具有更优良的电特性的晶体管。在此,将杂质浓度低且缺陷态密度低的(氧缺陷少)的状态称为“高纯度本征”或“实质上高纯度本征”。因为使用高纯度本征或实质上高纯度本征的氧化物半导体的晶体管的载流子发生源极少,所以有时可以降低载流子密度。由此,在该氧化物半导体膜中形成沟道区的晶体管容易具有正阈值电压的电特性(也称为常关闭特性)。因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有极低的缺陷态密度,所以有可能具有极低的陷阱态密度。使用高纯度本征或实质上高纯度本征的氧化物半导体膜的晶体管的关态电流显著低,当源电极与漏电极间的电压(漏极电压)在1V至10V的范围时,关态电流也可以为半导体参数分析仪的测定极限以下,即1×10-13A以下。因此,在该氧化物半导体膜中形成有沟道区的晶体管的电特性变动小,该晶体管成为可靠性高的晶体管。
此外,氧化物半导体膜112及氧化物半导体膜103例如也可以具有非单晶结构。非单晶结构例如包括在后面描述的CAAC-OS(CAxisAlignedCrystallineOxideSemiconductor:c轴取向结晶氧化物半导体)、多晶结构、在后面描述的微晶结构或非晶结构。在非单晶结构中,非晶结构的缺陷态密度最高,而CAAC-OS的缺陷态密度最低。
此外,氧化物半导体膜112及氧化物半导体膜103也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时采用例如具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的区域的单层结构。另外,混合膜有时例如具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的区域的层叠结构。
注意,在氧化物半导体膜112及氧化物半导体膜103中有时区域112b与区域112d的晶性不同。此外,在氧化物半导体膜112及氧化物半导体膜103中,有时区域112c和区域112d的晶性不同。此时,当对区域112b或区域112c添加杂质元素时,区域112b或区域112c受到损伤,而降低晶性。
绝缘膜106及绝缘膜117可以使用氧化物绝缘膜或氮化物绝缘膜的单层或叠层形成。注意,为了提高氧化物半导体膜112及氧化物半导体膜103的界面特性,在绝缘膜106及绝缘膜117中至少与氧化物半导体膜112及氧化物半导体膜103接触的区域优选使用氧化物绝缘膜形成。作为绝缘膜106及绝缘膜117使用例如氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或Ga-Zn氧化物等,并且以单层或叠层设置绝缘膜106及绝缘膜117。
另外,通过作为绝缘膜106及绝缘膜117设置具有阻挡氧、氢、水等的效果的绝缘膜,能够防止氧从氧化物半导体膜112及氧化物半导体膜103到外部,并能够防止氢,水等从外部侵入氧化物半导体膜112及氧化物半导体膜103。作为具有阻挡氧、氢、水等的效果的绝缘膜,有氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜等。
此外,通过作为绝缘膜106及绝缘膜117,使用硅酸铪(HfSiOx)、添加有氮的硅酸铪(HfSixOyNz)、添加有氮的铝酸铪(HfAlxOyNz)、氧化铪、氧化钇等high-k材料,可以降低晶体管的栅极泄漏。
此外,通过作为绝缘膜106及绝缘膜117使用因加热而释放氧的氧化物绝缘膜,可以利用加热处理来使包含在绝缘膜106及绝缘膜117中的氧移动到氧化物半导体膜112及氧化物半导体膜103中。
此外,作为绝缘膜106及绝缘膜117,可以使用缺陷少的氧氮化硅膜。在对缺陷少的氧氮化硅膜进行加热处理后,在对其利用100K以下的ESR进行测量而得到的质谱中,观察到g值为2.037以上且2.039以下的第一信号,g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号。此外,第一信号与第二信号的分裂宽度以及第二信号与第三信号的分裂宽度在X波段的ESR测定中分别为5mT左右。另外,g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总计为小于1×1018spins/cm3,典型为1×1017spins/cm3以上且小于1×1018spins/cm3
另外,在100K以下的ESR谱中,g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号相当于起因于氮氧化物(NOx,x为0以上且2以下,优选为1以上且2以下)的信号。换言之,g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总计越低,包含在氧氮化硅膜中的氮氧化物的含量越少。
此外,通过二次离子质谱分析法测量的缺陷少的氧氮化硅膜的氮浓度为6×1020atoms/cm3以下。通过作为绝缘膜117使用缺陷少的氧氮化硅膜,不容易生成氮氧化物,可以减少氧化物半导体膜112及氧化物半导体膜103与绝缘膜的界面上的载流子陷阱。此外,可以减少显示装置所包括的晶体管的阈值电压的变动,并且可以减少晶体管的电特性的变动。
可以将绝缘膜106及绝缘膜117的厚度设定为5nm以上且400nm以下、5nm以上且300nm以下或者10nm以上且250nm以下。
导电膜114、导电膜116、导电膜118、导电膜104、导电膜105、导电膜102及导电膜107可以使用选自铝、铬、铜、钽、钛、钼、镍、铁、钴及钨中的金属元素、或者以上述金属元素为成分的合金、或者组合上述金属元素的合金等形成。或者,也可以使用选自锰及锆等中的一个或多个的金属元素。或者,导电膜114、导电膜116、导电膜118、导电膜104、导电膜105、导电膜102及导电膜107可以采用单层结构或两层以上的层叠结构。例如,有包含硅的铝膜的单层结构、包含锰的铜膜的单层结构、在铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构、在包含锰的铜膜上层叠铜膜的两层结构、依次层叠钛膜、铝膜及钛膜的三层结构、依次层叠包含锰的铜膜、铜膜及包含锰的铜膜的三层结构等。此外,也可以使用组合铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种而成的合金膜或氮化膜。
此外,作为导电膜114、导电膜116、导电膜118、导电膜104、导电膜105、导电膜102及导电膜107,可以适用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、包含氧化硅的铟锡氧化物等的具有透光性的导电材料。此外,也可以采用上述具有透光性的导电材料和上述金属元素的层叠结构。
可以将导电膜114、导电膜116、导电膜118、导电膜104、导电膜105、导电膜102及导电膜107的厚度设定为30nm以上且500nm以下或者100nm以上且400nm以下。
绝缘膜120是包含氢的膜,典型地是氮化物绝缘膜。作为氮化物绝缘膜,可以使用氮化硅、氧化铝等形成。
〈晶体管的结构例子2〉
接着,参照图27A至图27C说明显示装置所包括的晶体管的另一结构。在此,作为设置在像素部15中的晶体管100A的变形例子使用晶体管100C进行说明,对驱动电路部的晶体管100B适当地适用晶体管100C的绝缘膜111的结构、或者导电膜114、导电膜116及导电膜118的结构。
在图27A至图27C中示出显示装置所包括的晶体管100C的俯视图及截面图。图27A是晶体管100C的俯视图,图27B是沿着图27A的点划线Y3-Y4的截面图,图27C是沿着图27A的点划线X3-X4的截面图。
在图27A至图27C所示的晶体管100C中,导电膜114、导电膜116及导电膜118分别具有两层或三层结构。此外,绝缘膜111具有氮化物绝缘膜111a及氧化物绝缘膜111b的层叠结构。至于其他结构,与晶体管100A同样,并且发挥相同效果。
首先,对导电膜114、导电膜116及导电膜118进行说明。
导电膜114依次层叠导电膜114a、导电膜114b及导电膜114c来形成,并且导电膜114a及导电膜114c覆盖导电膜114b表面。也就是说,将导电膜114a及导电膜114c用作导电膜114b的保护膜。
与导电膜114同样,导电膜116依次层叠导电膜116a、导电膜116b及导电膜116c来形成,并且导电膜116a及导电膜116c覆盖导电膜116b表面。也就是说,将导电膜116a及导电膜116c用作导电膜116b的保护膜。
导电膜118依次层叠导电膜118a及导电膜118b来形成。
导电膜114a、导电膜116a及导电膜118a使用防止包含在导电膜114b、导电膜116b及导电膜118b中的金属元素扩散到氧化物半导体膜112中的材料来形成。作为导电膜114a、导电膜116a及导电膜118a,使用钛、钽、钼或钨、其合金、或者氮化钛、氮化钽、氮化钼等形成。或者,导电膜114a、导电膜116a及导电膜118a可以使用Cu-X合金(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)等形成。
导电膜114b、导电膜116b及导电膜118b使用低电阻材料形成。作为导电膜114b、导电膜116b及导电膜118b,可以使用铜、铝、金或银等、其合金、或者以上述金属为主要成分的化合物等形成。
通过使用包含在导电膜114b及导电膜116b中的金属元素被钝化的膜形成导电膜114c及导电膜116c,可以防止在绝缘膜128的形成步骤中包含在导电膜114b及导电膜116b中的金属元素移动到氧化物半导体膜112中。作为导电膜114c及导电膜116c,可以使用金属硅化合物、金属硅氮化合物等,典型为CuSix(x>0)、CuSixNy(x>0,y>0)等。
在此,对导电膜114c及导电膜116c的形成方法进行说明。注意,导电膜114b及导电膜116b使用铜形成。另外,导电膜114c及导电膜116c使用CuSixNy(x>0,y>0)形成。
将导电膜114b及导电膜116b暴露于在氢、氨、一氧化碳等的还原气氛中产生的等离子体,使导电膜114b、导电膜116b表面的氧化物还原。
接着,在以200℃以上且400℃以下的温度进行加热的同时,将导电膜114b及导电膜116b暴露于硅烷。其结果是,包含在导电膜114b及导电膜116b中的铜被用作催化剂,硅烷被分解为Si和H2,并且导电膜114b及导电膜116b表面形成CuSix(x>0)。
接着,将导电膜114b及导电膜116b暴露于在氨或氮等的包含氮的气氛中产生的等离子体,在导电膜114b及导电膜116b表面形成的CuSix(x>0)与包含在等离子体中的氮起反应,而作为导电膜114c及导电膜116c,形成CuSixNy(x>0,y>0)。
注意,在上述步骤中,也可以通过在将导电膜114b及导电膜116b暴露于在氨气氛或氮气氛等包含氮的气氛中产生的等离子体之后,在以200℃以上且400℃以下的温度进行加热的同时,将导电膜114b及导电膜116b暴露于硅烷,作为导电膜114c及导电膜116c可以形成CuSixNy(x>0,y>0)。
接着,对层叠有氮化物绝缘膜111a及氧化物绝缘膜111b的绝缘膜111进行说明。
例如,作为氮化物绝缘膜111a,可以使用氮化硅、氮氧化硅、氮化铝及氮氧化铝等形成。此外,作为氧化物绝缘膜111b,可以使用氧化硅、氧氮化硅及氧化铝等形成。通过在衬底101一侧设置氮化物绝缘膜111a,可以防止来自外部的氢、水等扩散到氧化物半导体膜112中。
〈晶体管的结构例子3〉
接着,参照图28A至图28C及图29A至图29C对显示装置所包括的晶体管的另一结构进行说明。在此,虽然作为设置在像素部15中的晶体管100A的变形例子使用晶体管100D及晶体管100E进行说明,但是对驱动电路部中的晶体管100B可以适当地适用包括在晶体管100D中的氧化物半导体膜112的结构、或者包括在晶体管100E中的氧化物半导体膜112的结构。
在图28A至图28C中示出显示装置所包括的晶体管100D的俯视图及截面图。图28A是晶体管100D的俯视图,图28B是沿着图28A的点划线Y3-Y4的截面图,并且图28C是沿着图28A的点划线X3-X4的截面图。
在图28A至图28C所示的晶体管100D中,氧化物半导体膜112为多层结构。具体而言,氧化物半导体膜112包括与绝缘膜111接触的氧化物半导体膜113a、与氧化物半导体膜113a接触的氧化物半导体膜113b以及与氧化物半导体膜113b、导电膜114、导电膜116、绝缘膜117及绝缘膜120接触的氧化物半导体膜113c。至于其他结构,与晶体管100A同样,并且发挥相同效果。
作为氧化物半导体膜113a、氧化物半导体膜113b及氧化物半导体膜113c,由典型为In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M为Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)等的金属氧化物形成。
另外,氧化物半导体膜113a及氧化物半导体膜113c典型为In-Ga氧化物、In-Zn氧化物、In-Mg氧化物、Zn-Mg氧化物及In-M-Zn氧化物(M为Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf),并且与氧化物半导体膜113b相比,其导带底端的能量近于真空能级,典型地氧化物半导体膜113a及氧化物半导体膜113c的导带底端的能量和氧化物半导体膜113b的导带底端的能量差异为0.05eV以上、0.07eV以上、0.1eV以上或0.2eV以上,并且2eV以下、1eV以下、0.5eV以下或0.4eV以下。注意,将真空能级和导带底端的之间的能量差也称为电子亲和力。
当氧化物半导体膜113b是In-M-Zn氧化物(M为Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf等)时,在用于形成氧化物半导体膜113b的靶材中,假设金属元素的原子个数比为In:M:Zn=x1:y1:z1时,x1/y1优选为1/3以上且6以下,更优选为1以上且6以下,z1/y1优选为1/3以上且6以下,更优选为1以上且6以下。另外,通过将z1/y1设定为1以上且6以下,作为氧化物半导体膜113b容易形成CAAC-OS膜。作为靶材的金属元素的原子个数比的典型例子,有In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:1.5、In:M:Zn=2:1:2.3、In:M:Zn=2:1:3、In:M:Zn=3:1:2等。
当氧化物半导体膜113a及氧化物半导体膜113c是In-M-Zn氧化物(M为Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf等)时,在用于形成氧化物半导体膜113a及氧化物半导体膜113c的靶材中,假设金属元素的原子个数比为In:M:Zn=x2:y2:z2时,x2/y2<x1/y1,z2/y2优选为1/3以上且6以下,更优选为1以上且6以下。另外,通过将z2/y2设定为1以上且6以下,作为氧化物半导体膜113a及氧化物半导体膜113c容易形成CAAC-OS膜。作为靶材的金属元素的原子个数比的典型例子,有In:M:Zn=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:6、In:M:Zn=1:3:8、In:M:Zn=1:4:3、In:M:Zn=1:4:4、In:M:Zn=1:4:5、In:M:Zn=1:4:6、In:M:Zn=1:6:3、In:M:Zn=1:6:4、In:M:Zn=1:6:5、In:M:Zn=1:6:6、In:M:Zn=1:6:7、In:M:Zn=1:6:8、In:M:Zn=1:6:9等。
注意,氧化物半导体膜113a、氧化物半导体膜113b及氧化物半导体膜113c的原子个数比作为误差包括上述原子个数比的±40%的变动。
注意,原子个数比不局限于这些,根据所必要的半导体特性可以采用适当的原子个数比。
此外,氧化物半导体膜113a及氧化物半导体膜113c也可以具有相同组成。例如,作为氧化物半导体膜113a及氧化物半导体膜113c也可以使用原子个数比为In:Ga:Zn=1:3:2、1:3:4、1:4:5、1:4:6、1:4:7或1:4:8的In-Ga-Zn氧化物。
或者,氧化物半导体膜113a及氧化物半导体膜113c也可以具有不同的组成。例如,作为氧化物半导体膜113a也可以使用原子个数比为In:Ga:Zn=1:3:2的In-Ga-Zn氧化物,并作为氧化物半导体膜113c也可以使用原子个数比为1:3:4或1:4:5的In-Ga-Zn氧化物。
将氧化物半导体膜113a及氧化物半导体膜113c的厚度设定为3nm以上且100nm以下或者3nm以上且50nm以下。将氧化物半导体膜113b的厚度设定为3nm以上且200nm以下、3nm以上且100nm以下或者3nm以上且50nm以下。当使氧化物半导体膜113a及氧化物半导体膜113c的厚度比氧化物半导体膜113b的厚度薄时,可以减少晶体管的阈值电压的变动量。
通过利用STEM(ScanningTransmissionElectronMicroscopy:扫描透射电子显微镜)有时可以观察氧化物半导体膜113b和氧化物半导体膜113a及氧化物半导体膜113c的每一个之间的界面。
分别以与氧化物半导体膜113b的底面及顶面接触的方式设置比氧化物半导体膜113b更不容易产生氧缺陷的氧化物半导体膜113a及氧化物半导体膜113c,由此可以减少氧化物半导体膜113b中的氧缺陷。此外,因为氧化物半导体膜113b接触于包含构成氧化物半导体膜113b的金属元素的一个以上的氧化物半导体膜113a及氧化物半导体膜113c,所以氧化物半导体膜113a和氧化物半导体膜113b之间的界面及氧化物半导体膜113b和氧化物半导体膜113c之间的界面的界面态密度极低。由此,可以减少包含在氧化物半导体膜113b中的氧缺陷。
此外,通过设置氧化物半导体膜113a,可以减少晶体管的阈值电压等电特性的不均匀。
此外,因为包含构成氧化物半导体膜113b的金属元素的一种以上的氧化物半导体膜113c与氧化物半导体膜113b接触,所以在氧化物半导体膜113b和氧化物半导体膜113c之间的界面不容易发生载流子的散射,由此能够提高晶体管的场效应迁移率。
此外,氧化物半导体膜113a及氧化物半导体膜113c被用作抑制绝缘膜111及绝缘膜117的构成元素混入氧化物半导体膜113b而在氧化物半导体膜113b中形成由于杂质的能级的阻挡膜。
由上述内容可知,本实施方式所示的晶体管是阈值电压等的电特性的不均匀得到降低的晶体管。像这样,通过使用减少了阈值电压的不均匀的晶体管构成上述实施方式所示的显示装置,可以更容易且有效地校正阈值电压的不均匀。
在图29A至图29C示出与图28A至图28C不同的结构的晶体管。
在图29A至图29C中示出显示装置所包括的晶体管100E的俯视图及截面图。图29A是晶体管100E的俯视图,图29B是沿着图29A的点划线Y3-Y4的截面图,图29C是沿着图29A的点划线X3-X4的截面图。注意,在图29A中,为了明确起见,省略衬底101、绝缘膜111、绝缘膜117、绝缘膜120等。另外,图29B是晶体管100E的沟道宽度方向的截面图。图29C是晶体管100E的沟道长度方向的截面图。
如图29A至图29C所示的晶体管100E那样,氧化物半导体膜112也可以具有与绝缘膜111接触的氧化物半导体膜113b和与氧化物半导体膜113b及绝缘膜117接触的氧化物半导体膜113c的层叠结构。
〈带结构〉
在此,对图28A至图29C所示的晶体管的带结构进行说明。注意,图34A是图28A至图28C所示的晶体管100D的带结构,为了容易理解,表示绝缘膜111、氧化物半导体膜113a、氧化物半导体膜113b、氧化物半导体膜113c及绝缘膜117的导带底端的能量(Ec)。此外,图34B是图29A至图29C所示的晶体管100E的带结构,为了容易理解,表示绝缘膜111、氧化物半导体膜113b、氧化物半导体膜113c及绝缘膜117的导带底端的能量(Ec)。
如图34A所示,在氧化物半导体膜113a、氧化物半导体膜113b及氧化物半导体膜113c中,导带底端的能量连续地变化。这是可以理解的,因为:由于氧化物半导体膜113a、氧化物半导体膜113b及氧化物半导体膜113c的构成元素相同,氧容易互相扩散。由此可以说,虽然氧化物半导体膜113a、氧化物半导体膜113b及氧化物半导体膜113c是组成互不相同的膜的层叠体,但是在物性上是连续的。
主要成分为相同的层叠氧化物半导体膜不以简单地层叠各膜的方式,而以形成连续结合(在此,尤其是指各层之间的导带底端的能量连续地变化的U型阱(U-shapedwell)结构)的方式形成。也就是说,以在各层的界面上不存在形成捕获中心或复合中心等的缺陷能级或阻碍载流子流动的屏障的有可能成为氧化物半导体的杂质的物质的方式形成层叠结构。如果杂质混入到被层叠的氧化物半导体膜的各膜之间,能带将会失去连续性,因此载流子在界面被捕获或被复合而消失。
注意,图34A示出氧化物半导体膜113a的Ec与氧化物半导体膜113c的Ec相同的情况,但是也可以互不相同。
从图34A可知,氧化物半导体膜113b成为阱(well),在晶体管100D中,沟道形成在氧化物半导体膜113b中。注意,氧化物半导体膜113a、氧化物半导体膜113b及氧化物半导体膜113c的导带底端的能量连续地变化,由此也可以将U型阱结构的沟道称为埋入沟道。
另外,如图34B所示,在氧化物半导体膜113b及氧化物半导体膜113c中,导带底端的能量可以连续地变化。
从图34B可知,氧化物半导体膜113b成为阱,在晶体管100E中,沟道形成在氧化物半导体膜113b中。
图28A至图28C所示的晶体管100D包括包含构成氧化物半导体膜113b的金属元素的一种以上的氧化物半导体膜113a及氧化物半导体膜113c,由此在氧化物半导体膜113a和氧化物半导体膜113b之间的界面及氧化物半导体膜113c与氧化物半导体膜113b之间的界面不容易形成界面能级。因此,通过设置氧化物半导体膜113a及氧化物半导体膜113c,可以减少晶体管的阈值电压等的电特性的不均匀或变动。
图29A至图29C所示的晶体管100E包括包含构成氧化物半导体膜113b的金属元素的一种以上的氧化物半导体膜113c,由此在氧化物半导体膜113c和氧化物半导体膜113b之间的界面不容易形成界面能级。因此,通过设置氧化物半导体膜113c,可以减少晶体管的阈值电压等的电特性的不均匀或变动。像这样,通过使用减少了阈值电压的不均匀的晶体管构成上述实施方式所示的显示装置,可以更容易且有效地校正阈值电压的不均匀。
〈晶体管的结构例子4〉
接着,参照图31A至图31D对显示装置所包括的晶体管的另一结构进行说明。
在图31A至图31C中示出显示装置所包括的晶体管100F的俯视图及截面图。图31A是晶体管100F的俯视图,图31B是沿着图31A的点划线Y3-Y4的截面图,并且图31C是沿着图31A的点划线X3-X4的截面图。
图31A至图31C所示的晶体管100F包括:形成在衬底121上的绝缘膜122上的氧化物半导体膜123;与氧化物半导体膜123接触的绝缘膜124;在绝缘膜124的开口部130a的一部分中与氧化物半导体膜123接触的导电膜125;在绝缘膜124的开口部130b的一部分中与氧化物半导体膜123接触的导电膜126;以及隔着绝缘膜124与氧化物半导体膜123重叠的导电膜127。此外,也可以在晶体管100F上设置有绝缘膜128及绝缘膜129。
在氧化物半导体膜123中,在与导电膜125、导电膜126及导电膜127不重叠的区域中包含形成氧缺陷的元素。下面,将形成氧缺陷的元素作为杂质元素进行说明。作为杂质元素的典型例子,有氢、硼、碳、氮、氟、铝、硅、磷、氯以及稀有气体元素等。作为稀有气体元素的典型例子,有氦、氖、氩、氪以及氙等。
当对氧化物半导体膜添加杂质元素时,氧化物半导体膜中的金属元素和氧的键合断开,而形成氧缺陷。或者,当对氧化物半导体膜添加杂质元素时,与氧化物半导体膜中的金属元素键合的氧与该金属元素键合,氧从金属元素脱离,而形成氧缺陷。其结果是,在氧化物半导体膜中载流子密度增加且导电率得到提高。
在此,图31D示出氧化物半导体膜123的部分放大图。如图31D所示,氧化物半导体膜123包括与导电膜125及导电膜126接触的区域123a、与绝缘膜128接触的区域123b以及与绝缘膜124重叠的区域123c及区域123d。
区域123a与图26A和图26B所示的区域112a同样,具有高导电性并被用作源区及漏区。
区域123b及区域123c被用作低电阻区域。区域123b及区域123c包含杂质元素。注意,区域123b的杂质元素的浓度比区域123c高。另外,在导电膜127的侧面具有锥形形状的情况下,区域123c的一部分也可以与导电膜127重叠。
在杂质元素是稀有气体元素且通过溅射法形成氧化物半导体膜123的情况下,区域123a至区域123d分别包含稀有气体元素,并且与区域123a及区域123d相比,区域123b及区域123c的稀有气体元素的浓度更高。这是因为在通过溅射法形成氧化物半导体膜123的情况下,作为溅射气体使用稀有气体元素,从而在氧化物半导体膜123中包含稀有气体元素,并且在区域123b及区域123c中故意地添加稀有气体元素,以便形成氧缺陷。注意,也可以在区域123b及区域123c中添加有与区域123a及区域123d不同的稀有气体元素。
在杂质元素是硼、碳、氮、氟、铝、硅、磷或氯的情况下,仅在区域123b及区域123c中包含杂质元素。因此,与区域123a及区域123d相比,区域123b及区域123c的杂质元素的浓度高。注意,在区域123b及区域123c中,可以将通过SIMS得到的杂质元素的浓度设定为1×1018atoms/cm3以上且1×1022atoms/cm3以下、1×1019atoms/cm3以上且1×1021atoms/cm3以下或者5×1019atoms/cm3以上且5×1020atoms/cm3以下。
在杂质元素是氢的情况下,与区域123a及区域123d相比,区域123b及区域123c的杂质元素的浓度高。注意,在区域123b及区域123c中,可以将通过SIMS得到的氢的浓度设定为8×1019atoms/cm3以上、1×1020atoms/cm3以上或者5×1020atoms/cm3以上。
由于区域123b及区域123c包含杂质元素,氧缺陷增加并且载流子密度增加。其结果是,区域123b及区域123c具有高导电性,而被用作低电阻区域。像这样,通过设置低电阻区域,可以减少沟道和源区及漏区之间的电阻,晶体管100F的通态电流大且场效应迁移率高。因此,例如,优选将晶体管100F用于上述实施方式所示的驱动用晶体管(晶体管22等)。
注意,杂质元素也可以为氢、硼、碳、氮、氟、铝、硅、磷或氯中的一种以上以及稀有气体元素的一种以上。在此情况下,在区域123b及区域123c中,因为由于稀有气体元素形成的氧缺陷与添加到该区域的氢、硼、碳、氮、氟、铝、硅、磷或氯中的一种以上的相互作用,有时区域123b及区域123c的导电性进一步提高。
区域123d被用作沟道。
在绝缘膜124中,与氧化物半导体膜123及导电膜127重叠的区域被用作栅极绝缘膜。此外,在绝缘膜124中,氧化物半导体膜123与导电膜125及导电膜126重叠的区域被用作层间绝缘膜。
导电膜125及导电膜126被用作源电极及漏电极。此外,导电膜127被用作栅电极。
在本实施方式所示的晶体管100F的制造步骤中,同时形成被用作栅电极的导电膜127及被用作源电极及漏电极的导电膜125及导电膜126。由此,在晶体管100F中,导电膜127与导电膜125及导电膜126不重叠,而可以减少导电膜127和导电膜125及导电膜126之间的寄生电容。其结果是,在作为衬底121使用大面积衬底的情况下,可以减少导电膜125、导电膜126、导电膜127中的信号迟延。
此外,在晶体管100F中,将导电膜125、导电膜126及导电膜127用作掩模,对氧化物半导体膜123添加杂质元素。也就是说,可以自对准地形成低电阻区域。
作为衬底121可以适当地适用图25A和图25B所示的衬底101。
作为绝缘膜122可以适当地适用图25A和图25B所示的绝缘膜111。
作为氧化物半导体膜123可以适当地适用图25A和图25B所示的氧化物半导体膜103及氧化物半导体膜112。
作为绝缘膜124可以适当地适用图25A和图25B所示的绝缘膜106及绝缘膜117。
因为同时形成导电膜125、导电膜126及导电膜127,所以导电膜125、导电膜126及导电膜127由相同材料构成且具有相同的层叠结构。
作为导电膜125、导电膜126及导电膜127可以适当地适用图25A和图25B所示的导电膜114、导电膜116、导电膜118、导电膜104、导电膜105、导电膜102及导电膜107。
绝缘膜128可以使用氧化物绝缘膜或氮化物绝缘膜的单层或叠层形成。注意,为了提高与氧化物半导体膜123之间的界面特性,在绝缘膜128中至少与氧化物半导体膜123接触的区域优选为由氧化物绝缘膜形成。另外,通过作为绝缘膜128使用通过加热释放氧的氧化物绝缘膜,可以利用加热处理来使包含在绝缘膜128中的氧移动到氧化物半导体膜123中。
作为绝缘膜128,例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或Ga-Zn氧化物等,并且可以以单层或叠层设置绝缘膜128。
绝缘膜129优选被用作来自外部的氢或水等的阻挡膜。作为绝缘膜129,例如可以使用氮化硅、氮氧化硅、氧化铝等,并且可以以单层或叠层设置绝缘膜129。
可以将绝缘膜128及绝缘膜129的厚度设定为30nm以上且500nm以下,优选为100nm以上且400nm以下。
注意,与图25A和图25B所示的晶体管100B同样,可以通过在绝缘膜122下以重叠于氧化物半导体膜123的方式设置导电膜来形成双栅极结构的晶体管100F。
〈晶体管的结构例子5〉
接着,参照图32A至图32C及图33A和图33B对显示装置所包括的晶体管的另一结构进行说明。
在图32A至图32C中示出显示装置所包括的晶体管100G的俯视图及截面图。图32A是晶体管100G的俯视图,图32B是沿着图32A的点划线Y3-Y4的截面图,图32C是沿着图32A的点划线X3-X4的截面图。
图32A至图32C所示的晶体管100G包括:形成在衬底131上的绝缘膜132上的氧化物半导体膜133;与氧化物半导体膜133接触的绝缘膜134;隔着绝缘膜134与氧化物半导体膜133重叠的导电膜137;与氧化物半导体膜133接触的绝缘膜139;形成在绝缘膜139上的绝缘膜138;在绝缘膜138及绝缘膜139的开口部140a中与氧化物半导体膜133接触的导电膜135;以及在绝缘膜138及绝缘膜139的开口部140b中与氧化物半导体膜133接触的导电膜136。
在晶体管100G中,导电膜137被用作栅电极。此外,导电膜135及导电膜136被用作源电极及漏电极。
在氧化物半导体膜133中,在与导电膜135、导电膜136及导电膜137不重叠的区域中包含形成氧缺陷的元素。下面,将形成氧缺陷的元素作为杂质元素进行说明。作为杂质元素的典型例子,有氢、硼、碳、氮、氟、铝、硅、磷、氯以及稀有气体元素等。作为稀有气体元素的典型例子,有氦、氖、氩、氪以及氙等。
当对氧化物半导体膜添加杂质元素时,氧化物半导体膜中的金属元素和氧的键合断开,而形成氧缺陷。或者,当对氧化物半导体膜添加杂质元素时,与氧化物半导体膜中的金属元素键合的氧与该金属元素键合,氧从金属元素脱离,而形成氧缺陷。其结果是,在氧化物半导体膜中载流子密度增加且导电率得到提高。
在此,图33A示出氧化物半导体膜133的部分放大图。如图33A所示,氧化物半导体膜133包括与导电膜135、导电膜136或绝缘膜138接触的区域133b、与绝缘膜134接触的区域133d。另外,在导电膜137的侧面具有锥形形状的情况下,也可以包括与导电膜137的锥形部分重叠的区域133c。
区域133b被用作低电阻区域。区域133b至少包含作为杂质元素的稀有气体元素及氢。注意,在导电膜137的侧面具有锥形形状的情况下,因为杂质元素经过导电膜137的锥形部添加到区域133c,所以区域133c包含杂质元素,但是与区域133b相比,区域133c中的杂质元素的一个例子的稀有气体元素的浓度较低。通过包括区域133c,可以提高晶体管的源极-漏极耐圧。
在通过溅射法形成氧化物半导体膜133的情况下,区域133b至区域133d都包含稀有气体元素,并且与区域133d相比,区域133b及区域133c的稀有气体元素的浓度更高。这是因为在通过溅射法形成氧化物半导体膜133的情况下,作为溅射气体使用稀有气体元素,从而在氧化物半导体膜133中包含稀有气体元素,并且在区域133b及区域133c中故意地添加稀有气体元素,以便形成氧缺陷。注意,也可以在区域133b及区域133c中添加有与区域133d不同的稀有气体元素。
另外,由于区域133b接触于绝缘膜138,与区域133d相比,区域133b的氢浓度较高。另外,在氢从区域133b扩散到区域133c的情况下,区域133c的氢浓度比区域133d高。但是,区域133b的氢浓度比区域133c高。
在区域133b及区域133c中,可以将通过二次离子质谱分析法(SIMS)得到的氢浓度设定为8×1019atoms/cm3以上、1×1020atoms/cm3以上或者5×1020atoms/cm3以上。此外,可以将通过二次离子质谱分析法得到的区域133d的氢浓度设定为5×1019atoms/cm3以下、1×1019atoms/cm3以下、5×1018atoms/cm3以下、1×1018atoms/cm3以下、5×1017atoms/cm3以下或者1×1016atoms/cm3以下。
此外,在作为杂质元素将硼、碳、氮、氟、铝、硅、磷或氯添加到氧化物半导体膜133的情况下,仅在区域133b及区域133c中包含杂质元素。因此,与区域133d相比,区域133b及区域133c的杂质元素的浓度高。注意,在区域133b及区域133c中,可以将通过二次离子质谱分析法得到的杂质元素的浓度设定为1×1018atoms/cm3以上且1×1022atoms/cm3以下、1×1019atoms/cm3以上且1×1021atoms/cm3以下或者5×1019atoms/cm3以上且5×1020atoms/cm3以下。
与区域133d相比,区域133b及区域133c的氢浓度高且由于稀有气体元素的添加的氧缺陷量多。由此区域133b及区域133c具有高导电性而其被用作低电阻区域。典型地,作为区域133b及区域133c的电阻率,可以设定为1×10-3Ωcm以上且低于1×104Ωcm或者1×10-3Ωcm以上且低于1×10-1Ωcm。
注意,当在区域133b及区域133c中,氢量与氧缺陷量相同或比氧缺陷量较少时,氢容易被氧缺陷俘获,而不容易扩散到被用作沟道的区域133d。其结果是,可以制造常关闭特性的晶体管。
区域133d被用作沟道。
此外,在将导电膜137用作掩模对氧化物半导体膜133添加杂质元素之后,也可以缩小导电膜137的顶面形状的面积。这可以通过如下步骤实现:在导电膜137的形成工序中,对导电膜137上的掩模进行缩小处理来形成具有更微细的结构的掩模。接着,通过使用该掩模对导电膜137及绝缘膜134进行蚀刻,可以形成图33B所示的导电膜137a及绝缘膜134a。作为缩小处理可以适用例如使用氧自由基等的灰化处理。
其结果是,在氧化物半导体膜133中,在区域133c和被用作沟道的区域133d之间,形成偏置(offset)区域133e。注意,通过将沟道长度方向上的偏置区域133e的长度设定为低于0.1μm,可以抑制晶体管的通态电流的降低。
作为图32A至图32C所示的衬底131,可以适当地适用图25A和图25B所示的衬底101。
作为图32A至图32C所示的绝缘膜132,可以适当地适用图25A和图25B所示的绝缘膜111。
作为图32A至图32C所示的氧化物半导体膜133,可以适当地适用图25A和图25B所示的氧化物半导体膜103及氧化物半导体膜112。
作为图32A至图32C所示的绝缘膜134,可以适当地适用图25A和图25B所示的绝缘膜106及绝缘膜117。
作为图32A至图32C所示的导电膜135、导电膜136及导电膜137,可以适当地适用图25A和图25B所示的导电膜114、导电膜116、导电膜118、导电膜104、导电膜105、导电膜102以及导电膜107。
可以将导电膜137及绝缘膜138的厚度设定为30nm以上且500nm以下或100nm以上且400nm以下。
在晶体管100G中,导电膜137与导电膜135及导电膜136不重叠,而可以减少导电膜137和导电膜135及导电膜136之间的寄生电容。其结果是,在作为衬底131使用大面积衬底的情况下,可以减少导电膜135、导电膜136、导电膜137中的信号迟延。
此外,在晶体管100G中,将导电膜137用作掩模,对氧化物半导体膜133添加杂质元素。也就是说,可以自对准地形成低电阻区域。
注意,与图25A和图25B所示的晶体管100B同样,可以通过在绝缘膜132下以重叠于氧化物半导体膜133的方式设置导电膜来形成双栅极结构的晶体管100G。
〈氧化物半导体膜的结晶结构〉
下面对构成氧化物半导体层520的氧化物半导体膜的结构进行说明。注意,在本说明书中,六方晶系包括三方晶系和菱方晶系。
氧化物半导体膜大致分为非单晶氧化物半导体膜和单晶氧化物半导体膜。非单晶氧化物半导体膜包括CAAC-OS膜、多晶氧化物半导体膜、微晶氧化物半导体膜以及非晶氧化物半导体膜等。
[CAAC-OS膜]
CAAC-OS膜是包含呈c轴取向的多个结晶部的氧化物半导体膜之一。
根据利用透射电子显微镜(TEM:TransmissionElectronMicroscope)观察CAAC-OS膜的亮视场像及衍射图案的复合分析图像(也称为高分辨率TEM图像),可以观察到多个结晶部。但是,在高分辨率TEM图像中观察不到结晶部与结晶部之间的明确的边界,即晶界(grainboundary)。因此,在CAAC-OS膜中,不容易发生起因于晶界的电子迁移率的降低。
根据从大致平行于样品面的方向观察的CAAC-OS膜的高分辨率截面TEM图像可知在结晶部中金属原子排列为层状。各金属原子层具有反映了被形成CAAC-OS膜的面(也称为被形成面)或CAAC-OS膜的顶面的凸凹的形状并以平行于CAAC-OS膜的被形成面或CAAC-OS膜的顶面的方式排列。
另一方面,根据从大致垂直于样品面的方向观察的CAAC-OS膜的高分辨率平面TEM图像可知在结晶部中金属原子排列为三角形状或六角形状。但是,在不同的结晶部之间金属原子的排列没有规律性。
使用X射线衍射(XRD:X-RayDiffraction)装置对CAAC-OS膜进行结构分析。例如,当利用out-of-plane(面外)法分析包括InGaZnO4结晶的CAAC-OS膜时,在衍射角(2θ)为31°附近时会出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面,由此可知CAAC-OS膜中的结晶具有c轴取向性,并且c轴朝向大致垂直于CAAC-OS膜的被形成面或顶面的方向。
当利用out-of-plane法分析包括InGaZnO4结晶的CAAC-OS膜时,除了在2θ为31°附近的峰值之外,有时还在2θ为36°附近观察到峰值。2θ为36°附近的峰值意味着CAAC-OS膜的一部分中含有不呈c轴取向的结晶。优选的是,在CAAC-OS膜中在2θ为31°附近时出现峰值而在2θ为36°附近时不出现峰值。
CAAC-OS膜是杂质浓度低的氧化物半导体膜。杂质是指氢、碳、硅、过渡金属元素等氧化物半导体膜的主要成分以外的元素。尤其是,硅等元素因为其与氧的结合力比构成氧化物半导体膜的金属元素与氧的结合力更强而成为因从氧化物半导体膜夺取氧而打乱氧化物半导体膜的原子排列使得结晶性降低的主要因素。此外,铁或镍等重金属、氩、二氧化碳等因为其原子半径(分子半径)大而在包含于氧化物半导体膜内部时成为打乱氧化物半导体膜的原子排列使得结晶性降低的主要因素。注意,包含于氧化物半导体膜中的杂质有时成为载流子陷阱或载流子发生源。
CAAC-OS膜是缺陷态密度低的氧化物半导体膜。例如,氧化物半导体膜中的氧缺陷有时成为载流子陷阱或者通过俘获氢而成为载流子发生源。
将杂质浓度低且缺陷态密度低(氧缺陷的个数少)的状态称为“高纯度本征”或“实质上高纯度本征”。高纯度本征或实质上高纯度本征的氧化物半导体膜具有较少的载流子发生源,因此可以具有较低的载流子密度。因此,使用该氧化物半导体膜的晶体管很少具有负阈值电压的电特性(也称为常开启特性)。此外,高纯度本征或实质上高纯度本征的氧化物半导体膜具有较少的载流子陷阱。因此,使用该氧化物半导体膜的晶体管的电特性变动小,而成为高可靠性晶体管。此外,被氧化物半导体膜的载流子陷阱俘获的电荷到被释放需要长时间,有时像固定电荷那样动作。因此,使用杂质浓度高且缺陷态密度高的氧化物半导体膜的晶体管的电特性有时不稳定。
在使用CAAC-OS膜的OS晶体管中,起因于可见光或紫外光的照射的电特性的变动小。
[微晶氧化物半导体膜]
在微晶氧化物半导体膜的高分辨率TEM图像中有观察到结晶部的区域及观察不到明确的结晶部的区域。包含在微晶氧化物半导体膜中的结晶部的尺寸大多为1nm以上且100nm以下,或1nm以上且10nm以下。尤其是,将具有尺寸为1nm以上且10nm以下或1nm以上且3nm以下的微晶的纳米晶(nc:nanocrystal)的氧化物半导体膜称为nc-OS(nanocrystallineOxideSemiconductor:纳米晶氧化物半导体)膜。另外,例如在nc-OS膜的高分辨率TEM图像中,有时观察不到明确的晶界。
nc-OS膜在微小区域(例如为1nm以上且10nm以下的区域,尤其是1nm以上且3nm以下的区域)中其原子排列具有周期性。另外,nc-OS膜在不同的结晶部之间观察不到晶体取向的规律性。因此,在膜整体上观察不到取向性。所以,有时nc-OS膜在某些分析方法中与非晶氧化物半导体膜没有差别。例如,在通过利用使用其束径比结晶部大的X射线的XRD装置的out-of-plane法对nc-OS膜进行结构分析时,检测不出表示结晶面的峰值。此外,在对nc-OS膜进行使用其束径比结晶部大(例如,50nm以上)的电子射线的电子衍射(选区电子衍射)时,观察到类似于光晕图案的衍射图案。另一方面,在对nc-OS膜进行使用其束径近于结晶部尺寸或比结晶部小的电子射线的纳米束电子衍射时,观察到斑点。另外,在nc-OS膜的纳米束电子衍射图案中,有时观察到如圆圈那样的(环状的)亮度高的区域。并且,在nc-OS膜的纳米束电子衍射图案中,有时还观察到环状的区域内的多个斑点。
nc-OS膜是其规律性比非晶氧化物半导体膜高的氧化物半导体膜。因此,nc-OS膜的缺陷态密度比非晶氧化物半导体膜低。但是,nc-OS膜在不同的结晶部之间观察不到晶体取向的规律性。所以,nc-OS膜的缺陷态密度比CAAC-OS膜高。
[非晶氧化物半导体膜]
非晶氧化物半导体膜是具有无序的原子排列并且不具有结晶部的氧化物半导体膜。其一个例子为具有如石英那样的无定形状态的氧化物半导体膜。
在非晶氧化物半导体膜的高分辨率TEM图像中,观察不到结晶部。在通过使用XRD装置的out-of-plane法对nc-OS膜进行结构分析时,检测不到表示结晶面的峰值。另外,在非晶氧化物半导体膜的电子衍射图案中,观察到光晕图案。另外,在非晶氧化物半导体膜的纳米束电子衍射图案中,观察不到斑点,而观察到光晕图案。
氧化物半导体膜有时具有呈现nc-OS膜与非晶氧化物半导体膜之间的物性的结构。将具有这种结构的氧化物半导体膜特别称为类非晶(amorphous-like)氧化物半导体(a-likeOS:amorphous-likeOxideSemiconductor)膜。
在a-likeOS膜的高分辨率TEM图像中,有时观察到空洞(也称为空隙)。此外,在a-likeOS膜的高分辨率TEM图像中,有明确地确认到结晶部的区域及确认不到结晶部的区域。a-likeOS膜有时因TEM观察时的微量的电子照射而产生晶化,由此观察到结晶部的生长。另一方面,在良好的nc-OS膜中,几乎观察不到因TEM观察时的微量的电子照射而产生晶化。
a-likeOS膜及nc-OS膜的结晶部的尺寸的测量可以使用高分辨率TEM图像进行。例如,InGaZnO4结晶具有层状结构,在In-O层之间具有两个Ga-Zn-O层。InGaZnO4结晶的单位晶格具有三个In-O层和六个Ga-Zn-O层的一共九个层在c轴方向上重叠为层状的结构。因此,这些相邻的层之间的间隔与(009)面的晶格表面间隔(也称为d值)大致相等,从结晶结构分析求出其值,即为0.29nm。因此,着眼于高分辨率TEM图像的晶格条纹,在晶格条纹的间隔为0.28nm以上且0.30nm以下的区域中,每个晶格条纹都对应于InGaZnO4结晶的a-b面。
有时氧化物半导体膜的膜密度因结构而不同。例如,当已知某个氧化物半导体膜的组成时,通过以具有与该组成相同的组成的单晶氧化物半导体膜的膜密度与其进行比较,可以估计该氧化物半导体膜的结构。例如,相对于单晶氧化物半导体膜的膜密度,a-likeOS膜的膜密度为78.6%以上且小于92.3%。例如,相对于单晶氧化物半导体膜的膜密度,nc-OS膜的膜密度和CAAC-OS膜的膜密度为92.3%以上且小于100%。注意,形成其膜密度相对于单晶氧化物半导体膜的密度小于78%的氧化物半导体膜是很困难的。
使用具体例子对上述内容进行说明。例如,在原子个数比满足In:Ga:Zn=1:1:1的氧化物半导体膜中,具有菱方晶系结构的单晶InGaZnO4的膜密度为6.357g/cm3。因此,例如,在原子个数比满足In:Ga:Zn=1:1:1的氧化物半导体膜中,a-likeOS膜的膜密度为5.0g/cm3以上且小于5.9g/cm3。另外,例如,在原子个数比满足In:Ga:Zn=1:1:1的氧化物半导体膜中,nc-OS膜的膜密度和CAAC-OS膜的膜密度为5.9g/cm3以上且小于6.3g/cm3
注意,有时不存在相同组成的单晶氧化物半导体膜。此时,通过以任意比例组合组成不同的单晶氧化物半导体膜,可以算出相当于所希望的组成的单晶氧化物半导体膜的膜密度。根据组成不同的单晶氧化物半导体膜的组合比例使用加权平均计算所希望的组成的单晶氧化物半导体膜的膜密度即可。注意,优选尽可能减少所组合的单晶氧化物半导体膜的种类来计算膜密度。
注意,氧化物半导体膜例如可以是包括非晶氧化物半导体膜、a-likeOS膜、微晶氧化物半导体膜和CAAC-OS膜中的两种以上的层叠膜。
〈成膜方法〉
虽然本说明书等所公开的金属膜、半导体膜、无机绝缘膜等各种膜可以利用溅射法或等离子体CVD法来形成,但是也可以利用热CVD(ChemicalVaporDeposition:化学气相沉积)法等其他方法形成。作为热CVD法的例子,可以采用MOCVD(MetalOrganicChemicalVaporDeposition:有机金属化学气相沉积)法或ALD(AtomicLayerDeposition:原子层沉积)法。
由于热CVD法是不使用等离子体的成膜方法,因此具有不产生等离子体损伤所引起的缺陷的优点。
可以以如下方法进行利用热CVD法的成膜:将源气体及氧化剂同时供应到处理室内,将处理室内的压力设定为大气压或减压,使其在衬底附近或在衬底上起反应。
另外,可以以如下方法进行利用ALD法的成膜:将处理室内的压力设定为大气压或减压,将用于反应的源气体依次引入处理室,并且按该顺序反复地引入气体。例如,通过切换各开关阀(也称为高速阀)来将两种以上的源气体依次供应到处理室内。为了防止多种源气体混合,例如,在引入第一源气体的同时或之后引入惰性气体(氩或氮等)等,然后引入第二源气体。注意,当同时引入第一源气体及惰性气体时,惰性气体用作载流子气体,另外,可以在引入第二源气体的同时引入惰性气体。另外,也可以利用真空抽气将第一源气体排出来代替引入惰性气体,然后引入第二源气体。第一源气体附着到衬底表面形成第一层,之后引入的第二源气体与该第一层起反应,由此第二层层叠在第一层上而形成薄膜。通过按该顺序反复多次地引入气体直到获得所希望的厚度为止,可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据按顺序反复引入气体的次数来进行调节,因此,ALD法可以准确地调节厚度而适用于形成微型FET(FieldEffectTransistor:场效应晶体管)。
利用MOCVD法或ALD法等热CVD法可以形成以上所示的实施方式所公开的金属膜、半导体膜、无机绝缘膜等各种膜,例如,当形成In-Ga-Zn-O膜时,使用三甲基铟、三甲基镓及二甲基锌。三甲基铟的化学式为In(CH3)3。三甲基镓的化学式为Ga(CH3)3。二甲基锌的化学式为Zn(CH3)2。但是,不局限于上述组合,也可以使用三乙基镓(化学式为Ga(C2H5)3)代替三甲基镓,并使用二乙基锌(化学式为Zn(C2H5)2)代替二甲基锌。
例如,在使用利用ALD法的成膜装置形成氧化铪膜时,使用如下两种气体:通过使包含溶剂和铪前体化合物的液体(铪醇盐或四二甲基酰胺铪(TDMAH)等铪酰胺)气化而得到的源气体;以及用作氧化剂的臭氧(O3)。注意,四二甲基酰胺铪的化学式为Hf[N(CH3)2]4。另外,作为其它材料液有四(乙基甲基酰胺)铪等。
例如,在使用利用ALD法的成膜装置形成氧化铝膜时,使用如下两种气体:通过使包含溶剂和铝前体化合物的液体(三甲基铝(TMA)等)气化而得到的源气体;以及用作氧化剂的H2O。注意,三甲基铝的化学式为Al(CH3)3。另外,作为其它材料液有三(二甲基酰胺)铝、三异丁基铝、铝三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如,在使用利用ALD法的成膜装置形成氧化硅膜时,使六氯乙硅烷附着在被成膜面上,去除附着物所包含的氯,供应氧化性气体(O2、一氧化二氮)的自由基使其与附着物起反应。
例如,在使用利用ALD法的成膜装置形成钨膜时,依次反复引入WF6气体和B2H6气体形成初始钨膜,然后使用WF6气体和H2气体形成钨膜。注意,也可以使用SiH4气体代替B2H6气体。
例如,在使用利用ALD法的成膜装置形成氧化物半导体膜如In-Ga-Zn-O膜时,依次反复引入In(CH3)3气体和O3气体形成In-O层,然后使用Ga(CH3)3气体和O3气体形成GaO层,之后使用Zn(CH3)2气体和O3气体形成ZnO层。注意,这些层的顺序不局限于上述例子。此外,也可以混合这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。注意,虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体,但是优选使用不包含H的O3气体。另外,也可以使用In(C2H5)3气体代替In(CH3)3气体。此外,也可以使用Ga(C2H5)3气体代替Ga(CH3)3气体。
〈关态电流〉
在本说明书中,在没有特别的说明的情况下,关态电流是指晶体管处于关闭状态(也称为非导通状态、截止状态)的漏极电流。在没有特别的说明的情况下,在n沟道晶体管中,关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth的状态,在p沟道晶体管中,关闭状态是指栅极与源极间的电压Vgs高于阈值电压Vth的状态。例如,n沟道晶体管的关态电流有时是指栅极与源极间的电压Vgs低于阈值电压Vth时的漏极电流。
晶体管的关态电流有时取决于Vgs。因此,“晶体管的关态电流为I以下”有时是指存在有使晶体管的关态电流成为I以下的Vgs的值。晶体管的关态电流有时是指预定的Vgs中的关闭状态、预定的范围内的Vgs中的关闭状态或能够获得充分被降低的关态电流的Vgs中的关闭状态等时的关态电流。
作为一个例子,设想一种n沟道晶体管,该n沟道晶体管的阈值电压Vth为0.5V,Vgs为0.5V时的漏极电流为1×10-9A,Vgs为0.1V时的漏极电流为1×10-13A,Vgs为-0.5V时的漏极电流为1×10-19A,Vgs为-0.8V时的漏极电流为1×10-22A。在Vgs为-0.5V时或在Vgs为-0.5V至-0.8V的范围内,该晶体管的漏极电流为1×10-19A以下,所以有时称该晶体管的关态电流为1×10-19A以下。由于存在使该晶体管的漏极电流成为1×10-22A以下的Vgs,因此有时称该晶体管的关态电流为1×10-22A以下。
在本说明书中,有时以每沟道宽度W的电流值表示具有沟道宽度W的晶体管的关态电流。另外,有时以每预定的沟道宽度(例如1μm)的电流值表示具有沟道宽度W的晶体管的关态电流。在为后者时,关态电流的单位有时以电流/长度(例如,A/μm)表示。
晶体管的关态电流有时取决于温度。在本说明书中,在没有特别的说明的情况下,关态电流有时表示室温、60℃、85℃、95℃或125℃下的关态电流。或者,有时表示保证包括该晶体管的半导体装置等的可靠性的温度或者包括该晶体管的半导体装置等被使用的温度(例如,5℃至35℃中的任一温度)下的关态电流。“晶体管的关态电流为I以下”是指:在室温、60℃、85℃、95℃、125℃、保证包括该晶体管的半导体装置的可靠性的温度或者包括该晶体管的半导体装置等被使用的温度(例如,5℃至35℃中的任一温度)下,存在使晶体管的关态电流成为I以下的Vgs的值。
晶体管的关态电流有时取决于漏极与源极间的电压Vds。在本说明书中,在没有特别的说明的情况下,关态电流有时表示Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V时的关态电流。或者,有时表示保证包括该晶体管的半导体装置等的可靠性的Vds,或者,有时表示包括该晶体管的半导体装置等所使用的Vds下的关态电流。“晶体管的关态电流为I以下”是指:在Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V时、或在保证包括该晶体管的半导体装置等的可靠性的Vds或包括该晶体管的半导体装置等所使用的Vds下,存在使晶体管的关态电流成为I以下的Vgs的值。
在上述关态电流的说明中,可以将漏极换称为源极。也就是说,关态电流有时指在晶体管处于关闭状态时流过源极的电流。
在本说明书中,有时将关态电流记作泄漏电流。
在本说明书中,关态电流有时是指例如在晶体管处于非导通状态时流过源极与漏极之间的电流。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式5
在本实施方式中,对显示装置的显示像素的截面图的一个例子进行说明。图35例示出像素20所包括的晶体管21、电容元件25及发光元件24的截面结构。
具体而言,图35所示的显示装置在衬底200上包括绝缘膜216、绝缘膜216上的晶体管21及电容元件25。晶体管21包括:半导体膜204;半导体膜204上的绝缘膜215;隔着绝缘膜215与半导体膜204重叠并被用作栅极的导电膜203;与半导体膜204接触并设置在绝缘膜217及绝缘膜218的开口部中的导电膜205;以及与半导体膜204接触并设置在绝缘膜217及绝缘膜218的开口部中的导电膜206。注意,导电膜205及导电膜206被用作晶体管21的源极及漏极。
电容元件25包括:被用作电极的半导体膜207;半导体膜207上的绝缘膜215;以及隔着绝缘膜215与半导体膜207重叠并被用作电极的导电膜210。
作为绝缘膜215,可以使用含有氧化铝、氧氮化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽中的一种以上的绝缘膜的单层或叠层形成。注意,在本说明书中,“氧氮化物”是指在其组成中氧含量多于氮含量的材料,而“氮氧化物”是指在其组成中氮含量多于氧含量的材料。
在作为半导体膜204使用氧化物半导体的情况下,作为绝缘膜216优选使用能够对半导体膜204供应氧的材料。通过将上述材料用于绝缘膜216,可以使包含于绝缘膜216中的氧移动到半导体膜204中,而可以减少半导体膜204的氧缺陷量。可以通过在形成半导体膜204之后进行加热处理,来使包含于绝缘膜216中的氧有效地移动到半导体膜204中。
在半导体膜204、导电膜203及导电膜210上设置有绝缘膜217,在绝缘膜217上设置有绝缘膜218,在绝缘膜218上设置有导电膜205、导电膜206、导电膜209及绝缘膜219。在绝缘膜219上设置有导电膜201及导电膜212,该导电膜201在绝缘膜219的开口部中与导电膜205连接,该导电膜212在绝缘膜219的开口部中与导电膜209连接。
在作为半导体膜204使用氧化物半导体的情况下,绝缘膜217优选能够阻挡氧、氢、水、碱金属、碱土金属等。通过设置绝缘膜217,可以防止氧从半导体膜204扩散到外部且氢、水等从外部进入到半导体膜204中。作为绝缘膜217,例如可以使用氮化物绝缘膜。该氮化物绝缘膜可以使用氮化硅、氮氧化硅、氮化铝、氮氧化铝等形成。另外,也可以设置对氧、氢、水等具有阻挡效果的氧化物绝缘膜代替对氧、氢、水、碱金属、碱土金属等具有阻挡效果的氮化物绝缘膜。作为具有阻挡氧、氢、水等的效果的氧化物绝缘膜,有氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜等。
在绝缘膜219、导电膜201及导电膜212上设置有绝缘膜220及导电膜213,该导电膜213在绝缘膜220的开口部中与导电膜212连接。
在绝缘膜220及导电膜213上设置有绝缘膜225。绝缘膜225在与导电膜213重叠的位置中具有开口部。另外,在绝缘膜225上的绝缘膜225的开口部之外的位置上设置有绝缘膜226。并且,在绝缘膜225及绝缘膜226上依次层叠有EL层227及导电膜228。导电膜213和导电膜228隔着EL层227重叠的部分被用作发光元件24。并且,导电膜213和导电膜228中的一个被用作阳极而另一个被用作阴极。
另外,显示装置包括夹着发光元件24与衬底200对置的衬底230。在衬底230下,即在衬底230的近于发光元件24一侧的面上设置有具有遮蔽光的功能的遮蔽膜231。遮蔽膜231在与发光元件24重叠的区域中具有开口部。在与发光元件24重叠的开口部中,在衬底230下设置有使特定波长范围内的可见光透射的着色层232。
注意,绝缘膜226是用来调整发光元件24与衬底230之间的距离的,根据情况而可以省略。
另外,虽然在本实施方式中表示从与元件衬底相反一侧取出发光元件24的光的顶部发射结构,但是本发明的一个方式可以采用从元件衬底一侧取出发光元件24的光的底部发射结构或从元件衬底一侧及与元件衬底相反一侧取出发光元件24的光的双面发射结构。
以上,本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式6
在本实施方式中,参照图36A至图38B说明包括本发明的一个方式的发光元件的显示装置以及在该显示装置安装有输入装置的电子设备。
〈关于触摸面板的说明1〉
注意,在本实施方式中,作为电子设备的一个例子,对组合显示装置与输入装置的触摸面板500进行说明。另外,作为输入装置的一个例子,对使用触摸传感器的情况进行说明。
图36A和图36B是触摸面板500的透视图。另外,在图36A和图36B中,为了明确起见,示出触摸面板500的典型的构成要素。
触摸面板500包括显示装置501及触摸传感器595(参照图36B)。此外,触摸面板500包括衬底510、衬底570以及衬底590。另外,衬底510、衬底570以及衬底590都具有柔性。注意,衬底510、衬底570和衬底590中的任一个或全部可以不具有柔性。
显示装置501包括衬底510上的多个像素以及能够向该像素供应信号的多个布线511。多个布线511被引导在衬底510的外周部,其一部分构成端子519。端子519与FPC509(1)连接。
衬底590包括触摸传感器595以及与触摸传感器595连接的多个布线598。多个布线598被引导在衬底590的外周部,其一部分构成端子。并且,该端子与FPC509(2)连接。另外,为了明确起见,在图36B中以实线示出设置在衬底590的背面一侧(与衬底510相对的面一侧)的触摸传感器595的电极以及布线等。
作为触摸传感器595,例如可以适用电容式触摸传感器。作为电容式,有表面型电容式、投影型电容式等。
作为投影型电容式,主要根据驱动方法的不同而分为自电容式、互电容式等。当采用互电容式时,可以同时检测出多个点,所以是优选的。
注意,图36B所示的触摸传感器595是采用了投影型电容式触摸传感器的结构。
另外,作为触摸传感器595可以适用可检测出手指等检测对象的接近或接触的各种传感器。
投影型电容式触摸传感器595包括电极591及电极592。电极591连接于多个布线598之中的任何一个,而电极592连接于多个布线598之中的任何其他一个。
如图36A及图36B所示,电极592具有在一个方向上配置的多个四边形在角部相互连接的形状。
电极591是四边形且在与电极592延伸的方向交叉的方向上反复地配置。
布线594与其间夹着电极592的两个电极591连接。此时,电极592与布线594的交叉部面积优选为尽可能小。由此,可以减少没有设置电极的区域的面积,从而可以降低透射率的偏差。其结果是,可以降低透射触摸传感器595的光的亮度偏差。
注意,电极591及电极592的形状不局限于此,可以具有各种形状。例如,也可以采用如下结构:将多个电极591配置为其间尽量没有间隙,并隔着绝缘层间隔开地设置多个电极592,以形成不重叠于电极591的区域。此时,通过在相邻的两个电极592之间设置与这些电极电绝缘的虚拟电极,可以减少透射率不同的区域的面积,所以是优选的。
〈关于显示装置的说明〉
接着,参照图37A说明显示装置501的详细内容。图37A是沿着图36B所示的点划线X1-X2切断的截面图。
显示装置501包括多个配置为矩阵状的像素。该像素包括显示元件以及驱动该显示元件的像素电路。
虽然在以下的说明中,对将发射白色光的发光元件适用于显示元件的情况进行说明,但是显示元件不局限于此。例如,如邻接的像素的每一个发射不同的颜色的光那样,也可以适用发光色不同的发光元件。
另外,在本说明书等中,显示元件、作为具有显示元件的装置的显示装置、发光元件以及作为具有发光元件的装置的发光装置可以采用各种方式或具有各种元件。显示元件、显示装置、发光元件或发光装置例如包括EL(电致发光)元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件)、LED(白色LED、红色LED、绿色LED、蓝色LED等)、晶体管(根据电流发光的晶体管)、电子发射元件、液晶元件、电子墨水、电泳元件、光栅光阀(GLV)、等离子体显示器(PDP)、使用MEMS(微电子机械系统)的显示元件、数字微镜设备(DMD)、DMS(数码微快门)、MIRASOL(在日本注册的商标)、IMOD(干涉调制)元件、快门方式的MEMS显示元件、光干涉方式的MEMS显示元件、电湿润(electrowetting)元件、压电陶瓷显示器、使用碳纳米管的显示元件等中的至少一个。除此以外,显示元件、显示装置、发光元件或发光装置有时包括其对比度、亮度、反射率、透射率等因电作用或磁作用而变化的显示媒体。作为使用EL元件的显示装置的例子,有EL显示器等。作为使用电子发射元件的显示装置的例子,有场致发射显示器(FED)或SED方式平面型显示器(SED:Surface-conductionElectron-emitterDisplay:表面传导电子发射显示器)等。作为使用液晶元件的显示装置的例子,有液晶显示器(透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投影型液晶显示器)等。作为使用电子墨水、电子粉流体(日本的注册商标)或电泳元件的显示装置的例子,有电子纸等。注意,当实现半透射型液晶显示器或反射型液晶显示器时,使像素电极的一部分或全部具有反射电极的功能,即可。例如,使像素电极的一部分或全部包含铝、银等,即可。并且,此时也可以将SRAM等存储电路设置在反射电极下。由此可以进一步降低功耗。此外,在使用LED的情况下,也可以在LED电极或氮化物半导体下设置石墨烯或石墨。作为石墨烯或石墨也可以层叠多个层,而成为多层膜。如此通过设置石墨烯或石墨,可以容易在其上形成氮化物半导体,例如具有晶体的n型GaN半导体层等。再者,也可以在其上设置具有晶体的p型GaN半导体层等来构成LED。此外,也可以在石墨烯或石墨与具有晶体的n型GaN半导体层之间设置AlN层。此外,也可以利用MOCVD形成LED所包括的GaN半导体层。注意,在设置石墨烯时,可以利用溅射法形成LED所包括的GaN半导体层。
作为衬底510及衬底570,例如,可以适当地使用水蒸气透过率为10-5g/(m2·day)以下,优选为10-6g/(m2·day)以下的具有柔性的材料。或者,优选将其热膨胀率大致相同的材料用于衬底510及衬底570。例如,线性膨胀系数优选为1×10-3/K以下,更优选为5×10-5/K以下,进一步优选为1×10-5/K以下。
注意,衬底510是层叠体,其中包括防止杂质扩散到发光元件的绝缘层510a、柔性衬底510b以及贴合绝缘层510a与柔性衬底510b的粘合层510c。另外,衬底570是层叠体,其中包括防止杂质扩散到发光元件的绝缘层570a、柔性衬底570b以及贴合绝缘层570a与柔性衬底570b的粘合层570c。
粘合层510c及粘合层570c例如可以使用包含聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、聚氨酯、丙烯酸树脂、环氧树脂或硅酮树脂等具有硅氧烷键合的树脂的材料。
此外,在衬底510与衬底570之间包括密封层560。密封层560优选具有比空气大的折射率。此外,如图37A所示,当在密封层560一侧提取光时,密封层560还可以兼作将夹着密封层560的两个构件(这里指衬底570和衬底510)光学粘合的层(下面,也称为光学粘合层)。
另外,可以在密封层560的外周部形成密封剂。通过使用该密封剂,可以在由衬底510、衬底570、密封层560及密封剂围绕的区域中配置发光元件550R。注意,作为密封层560,可以填充惰性气体(氮或氩等)。此外,可以在该惰性气体内设置干燥剂而吸收水分等。另外,作为上述密封剂,例如优选使用环氧类树脂或玻璃粉。此外,作为用于密封剂的材料,优选使用不使水分或氧透过的材料。
另外,显示装置501包括像素502R。此外,像素502R包括发光模块580R。
像素502R包括发光元件550R以及可以向该发光元件550R供应电力的晶体管502t。注意,将晶体管502t用作像素电路的一部分。此外,发光模块580R包括发光元件550R以及着色层567R。
发光元件550R包括下部电极、上部电极以及下部电极与上部电极之间的EL层。作为发光元件550R,例如可以使用上述实施方式所示的发光元件。
此外,也可以在下部电极和上部电极之间采用微腔结构来增加特定波长中的光强度。
另外,在密封层560被设置于提取光一侧的情况下,密封层560接触于发光元件550R及着色层567R。
着色层567R位于与发光元件550R重叠的位置。由此,发光元件550R所发射的光的一部分透射着色层567R,而如图37A中的箭头所示那样被射出到发光模块580R的外部。
此外,在显示装置501中,在发射光的方向上设置遮光层567BM。遮光层567BM以围绕着色层567R的方式设置。
着色层567R具有使特定波长区的光透射的功能即可,例如,可以使用使红色波长区的光透射的滤色片、使绿色波长区的光透射的滤色片、使蓝色波长区的光透射的滤色片以及使黄色波长区的光透射的滤色片等。每个滤色片可以通过印刷法、喷墨法、利用光刻技术的蚀刻法等并使用各种材料形成。
另外,在显示装置501中设置有绝缘层521。绝缘层521覆盖晶体管502t。此外,绝缘层521具有使起因于像素电路的凹凸平坦的功能。另外,可以使绝缘层521具有能够抑制杂质扩散的功能。由此,能够抑制由于杂质扩散而导致的晶体管502t等的可靠性的降低。
此外,发光元件550R被形成于绝缘层521的上方。另外,以与发光元件550R所包括的下部电极的端部重叠的方式设置分隔壁528。此外,可以在分隔壁528上形成控制衬底510与衬底570的间隔的间隔物。
栅极线驱动电路503g(1)包括晶体管503t及电容器503c。注意,可以将驱动电路与像素电路经同一工序形成在同一衬底上。
另外,在衬底510上设置有能够供应信号的布线511。此外,在布线511上设置有端子519。另外,FPC509(1)连接到端子519。此外,FPC509(1)具有供应视频信号、时钟信号、起始信号、复位信号等的功能。另外,FPC509(1)也可以安装有印刷线路板(PWB)。
此外,可以将各种结构的晶体管适用于显示装置501。在图37A中,虽然示出了使用底栅型晶体管的情况,但不局限于此,例如可以将图37B所示的顶栅型晶体管适用于显示装置501。
另外,至于晶体管502t及晶体管503t的结构,可以参照上述实施方式中的记载。
〈关于触摸传感器的说明〉
接着,参照图37C说明触摸传感器595的详细内容。图37C是沿着图36B所示的点划线X3-X4切断的截面图。
触摸传感器595包括:在衬底590上配置为交错形状的电极591及电极592;覆盖电极591及电极592的绝缘层593;以及使相邻的电极591连接的布线594。
电极591及电极592使用具有透光性的导电材料形成。作为具有透光性的导电材料,可以使用氧化铟、铟锡氧化物、铟锌氧化物、氧化锌、添加有镓的氧化锌等导电氧化物。此外,还可以使用含有石墨烯的膜。含有石墨烯的膜例如可以通过使包含氧化石墨烯的膜还原而形成。作为还原方法,可以举出进行加热的方法等。
例如,在通过溅射法将具有透光性的导电材料形成在衬底590上之后,可以通过光刻法等各种图案化技术去除无需的部分来形成电极591及电极592。
另外,作为用于绝缘层593的材料,例如除了丙烯酸树脂、环氧树脂等树脂、硅酮树脂等具有硅氧烷键的树脂之外,还可以使用氧化硅、氧氮化硅、氧化铝等无机绝缘材料。
另外,达到电极591的开口设置在绝缘层593中,并且布线594与相邻的电极591连接。由于透光导电材料可以提高触摸面板的开口率,因此可以适用于布线594。另外,因为其导电性高于电极591及电极592的材料可以减少电阻,所以可以适用于布线594。
电极592延在一个方向上,多个电极592设置为条纹状。此外,布线594以与电极592交叉的方式设置。
夹着一个电极592设置有一对电极591。另外,布线594连接一对电极591。
另外,多个电极591并不一定要在与一个电极592正交的方向上设置,也可以设置为形成大于0°且小于90°的角。
此外,一个布线598与电极591或电极592连接。另外,将布线598的一部分用作端子。作为布线598,例如可以使用金属材料诸如铝、金、铂、银、镍、钛、钨、铬、钼、铁、钴、铜或钯等或者包含该金属材料的合金材料。
另外,通过设置覆盖绝缘层593及布线594的绝缘层,可以保护触摸传感器595。
此外,连接层599连接布线598与FPC509(2)。
作为连接层599,可以使用各向异性导电膜(ACF:AnisotropicConductiveFilm)或各向异性导电膏(ACP:AnisotropicConductivePaste)等。
〈关于触摸面板的说明2〉
接着,参照图38A说明触摸面板500的详细内容。图38A是沿着图36A所示的点划线X5-X6切断的截面图。
在图38A所示的触摸面板500中,将图37A所说明的显示装置501与图37C所说明的触摸传感器595贴合在一起。
另外,图38A所示的触摸面板500除了图37A及图37C所说明的结构之外还包括粘合层597及防反射层567p。
粘合层597以与布线594接触的方式设置。注意,粘合层597以使触摸传感器595重叠于显示装置501的方式将衬底590贴合到衬底570。此外,粘合层597优选具有透光性。另外,作为粘合层597,可以使用热固化树脂或紫外线固化树脂。例如,可以使用丙烯酸类树脂、氨酯类树脂、环氧类树脂或硅氧烷类树脂。
防反射层567p设置在重叠于像素的位置上。作为防反射层567p,例如可以使用圆偏振片。
接着,参照图38B对与图38A所示的结构不同的结构的触摸面板进行说明。
图38B是触摸面板600的截面图。图38B所示的触摸面板600与图38A所示的触摸面板500的不同之处是相对于显示装置501的触摸传感器595的位置。在这里对不同的结构进行详细的说明,而对可以使用同样的结构的部分援用触摸面板500的说明。
着色层567R位于与发光元件550R重叠的位置。此外,图38B所示的发光元件550R将光射出到设置有晶体管502t的一侧。由此,发光元件550R所发射的光的一部分透射着色层567R,而如图38B中的箭头所示那样被射出到发光模块580R的外部。
另外,触摸传感器595被设置于显示装置501的衬底510一侧。
粘合层597位于衬底510与衬底590之间,并将显示装置501和触摸传感器595贴合在一起。
如图38A及图38B所示,发光元件所发射的光可以射出到衬底的顶面和底面中的任一面或双面。
通过将上述实施方式所示的结构用于本实施方式所示的显示装置及电子设备,可以与显示工作同时进行外部校正。由此,可以实现发光亮度的不均匀或显示不均匀较少的显示装置及电子设备。或者,由此,可以实现能够进行高清晰度的显示的显示装置及电子设备。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式7
在本实施方式中,对可以使用上述实施方式所例示的显示装置的显示模块及电子设备进行说明。
〈显示装置的外观〉
图39是示出根据本发明的一个方式的显示装置的外观例子的透视图。图39所示的发光装置包括:面板251;设置有控制器、电源电路、图像处理电路、图像存储器、CPU等的电路衬底252;以及连接部253。面板251包括:设置有多个像素的像素部254;按行选择多个像素的驱动电路255;以及控制将影像信号输入到被选择的行的像素的驱动电路256。
从电路衬底252通过连接部253将各种信号和电源的电位输入到面板251。可以将FPC(FlexiblePrintedCircuit:柔性印刷电路)等用于连接部253。当将COF带用于连接部253时,也可以在另行准备的芯片上形成电路衬底252中的一部分电路或面板251所具有的驱动电路255和驱动电路256中的一部分等,然后通过COF(ChipOnFilm:薄膜覆晶封装)法使该芯片连接到COF带。
〈电子设备的结构例子〉
根据上述实施方式所示的显示装置可以用于显示装置、笔记本式个人计算机或具备记录媒体的图像再现装置(典型的是,能够播放记录媒体如数字通用磁盘(DVD:DigitalVersatileDisc)等并具有可以显示其图像的显示器的装置)中。另外,作为可以使用上述实施方式所示的显示装置的电子设备,可以举出移动电话、便携式游戏机、便携式信息终端、电子书阅读器、视频摄像机、数码相机等影像拍摄装置、护目镜型显示器(头部安装显示器)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)以及自动售货机等。在图40A至图40F中示出这些电子设备的具体例子。
图40A是显示装置,该显示装置包括框体301、显示部302以及支撑台303等。可以将上述实施方式所示的显示装置用于显示部302。另外,显示装置包括用于个人计算机、TV播放接收、广告显示等的所有信息显示用显示装置。
图40B是便携式信息终端,该便携式信息终端包括框体311、显示部312以及操作键313等。可以将上述实施方式所示的显示装置用于显示部312。
图40C是显示装置,该显示装置包括具有曲面的框体341、显示部342等。通过将具有柔性的衬底用于上述实施方式所示的显示装置,可以将该显示装置用于由具有曲面的框体341支撑的显示部342,并且可以提供一种具有柔性,轻量且使用方便的显示装置。
图40D是便携式游戏机,该便携式游戏机包括框体321、框体322、显示部323、显示部324、麦克风325、扬声器326、操作键327、触屏笔328等。可以将上述实施方式所示的显示装置用于显示部323或显示部324。通过将上述实施方式所示的显示装置用于显示部323或显示部324,可以提供用户使用方便且难以发生品质劣化的便携式游戏机。注意,虽然图40D所示的便携式游戏机具有两个显示部323及显示部324,但是便携式游戏机所具有的显示部的个数不局限于此。
图40E是电子书阅读器,该电子书阅读器包括框体331、显示部332等。可以将上述实施方式所示的显示装置用于显示部332。而且,通过使用具有柔性的衬底,可以使显示装置具有柔性,因此可以提供一种具有柔性,轻量且使用方便的电子书阅读器。
图40F是移动电话,该移动电话在框体351中设置有显示部352、麦克风357、扬声器354、照相机353、外部连接部356以及操作用的按钮355。可以将上述实施方式所示的显示装置用于显示部352。另外,在将上述实施方式所示的显示装置形成在具有柔性的衬底上时,如图40F所示,可以将该显示装置适用于具有曲面的显示部352中。
通过将上述实施方式所示的显示装置用于本实施方式所示的电子设备,可以与显示工作同时进行外部校正。由此,可以实现发光亮度的不均匀或显示不均匀较少的电子设备。或者,由此,可以实现能够进行高清晰度的显示的电子设备。
以上,本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
(关于本说明书等的记载的附记)
下面,对上述实施方式及实施方式中的各结构的说明附加注释。
〈关于实施方式中说明的本发明的一个方式的附记〉
各实施方式所示的结构可以与其他实施方式所示的结构适当地组合而构成本发明的一个方式。另外,当在一个实施方式中示出多个结构例子时,可以适当地组合这些结构例子。
另外,可以将某一实施方式中说明的内容(或其一部分)适用/组合/替换成该实施方式中说明的其他内容(或其一部分)和/或另一个或多个其他实施方式中说明的内容(或其一部分)。
注意,实施方式中说明的内容是指各实施方式中利用各种附图所说明的内容或者利用说明书所记载的文章而说明的内容。
另外,通过将某一实施方式中示出的附图(或其一部分)与该附图的其他部分、该实施方式中示出的其他附图(或其一部分)和/或另一个或多个其他实施方式中示出的附图(也可以是其一部分)组合,可以构成更多图。
虽然在各实施方式中对本发明的一个方式进行了说明,但是本发明的一个方式不局限于此。例如,作为本发明的一个方式,在上述实施方式中说明了使用发光元件的结构作为显示元件的一个例子,但是本发明的一个方式不局限于此。根据情况,也可以采用使用其他显示元件的结构,例如使用液晶元件等的结构。另外,在上述实施方式中说明了在消隐期间中读出阈值电压的数据的结构,但是本发明的一个方式不局限于此。根据状況,也可以采用例如在消隐期间中之外读出晶体管的数据的结构。另外,虽然在上述实施方式中,主要说明了读出像素的驱动用晶体管的电流特性的数据的结构,但是本发明的一个方式不局限于此。根据状況,也可以采用例如读出驱动用晶体管以外的晶体管的电流特性的数据的结构。或者,根据情况或状況,也可以不读出晶体管的电流特性的数据。或者,根据情况或状況,也可以不进行外部校正。
〈关于说明附图的记载的附记〉
在本说明书等中,“上”“下”等表示配置的词句是为了方便参照附图对构成要素的位置关系进行说明而使用的。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此,表示配置的词句不局限于本说明书中所示的记载,根据情况可以适当地更换表达方式。
“上”或“下”这样的词句不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如,当记载为“绝缘层A上的电极B”时,不一定必须在绝缘层A上直接接触地形成有电极B,也可以包括绝缘层A与电极B之间包括其他构成要素的情况。
在本说明书等中,根据功能对构成要素进行分类并在方框图中以彼此独立的方框表示。然而,在实际的电路等中难以根据功能分类构成要素,有时一个电路涉及到多个功能或者多个电路涉及到一个功能。因此,方框图中的方框的分割不局限于说明书中说明的构成要素,而可以根据情况适当地不同。
为了便于说明,在附图中,任意示出尺寸、层的厚度或区域。因此,本发明的一个方式并不局限于附图中的尺寸。附图是为了明确起见而示意性地示出的,而不局限于附图所示的形状或数值等。例如,可以包括杂波或定时偏差等所引起的信号、电压或电流的不均匀等。
在俯视图(也称为平面图、布局图)或透视图等的附图中,为了明确起见,有时省略部分构成要素的图示。
〈关于可以换个方式表述的记载的附记〉
在本说明书等中,当说明晶体管的连接关系时,记载为“源极和漏极中的一个”(或者第一电极或第一端子)或“源极和漏极中的另一个”(或者第二电极或第二端子)。这是因为晶体管的源极和漏极根据晶体管的结构或工作条件等改变。注意,根据情况可以将晶体管的源极和漏极适当地换称为源极(漏极)端子或源极(漏极)电极等。
注意,在本说明书等中,“电极”或“布线”这样的词语不在功能上限定其构成要素。例如,有时将“电极”用作“布线”的一部分,反之亦然。再者,“电极”或“布线”这样的词语还包括多个“电极”或“布线”被形成为一体的情况等。
另外,在本说明书等中,可以适当地调换电压和电位。电压是指与基准电位之间的电位差,例如在基准电位为接地电位时,可以将电压换称为电位。接地电位不一定意味着0V。注意,电位是相对的,对布线等供应的电位有时根据基准电压而变化。
在本说明书等中,根据情况或状态,可以互相调换“膜”和“层”等词句。例如,有时可以将“导电层”换称为“导电膜”。此外,有时可以将“绝缘膜”换称为“绝缘层”。
〈关于词句的定义的附记〉
下面,对上述实施方式中没有涉及到的词句的定义进行说明。
[开关]
在本说明书等中,开关是指具有通过变为导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过的功能的元件。或者,开关是指具有选择并切换电流路径的功能的元件。
作为一个例子,可以使用电开关或机械开关等。换而言之,开关只要可以控制电流,就不局限于特定的元件。
电开关的例子包括晶体管(例如双极晶体管或MOS晶体管等)、二极管(例如PN二极管、PIN二极管、肖特基二极管、金属-绝缘体-金属(MIM)二极管、金属-绝缘体-半导体(MIS)二极管或者二极管接法的晶体管)或者组合这些元件的逻辑电路。
当作为开关使用晶体管时,晶体管的“导通状态”是指晶体管的源极与漏极在电性上短路的状态。另外,晶体管的“非导通状态”是指晶体管的源极与漏极在电性上断开的状态。当仅将晶体管用作开关时,对晶体管的极性(导电型)没有特别的限制。
机械开关的例子包括像数字微镜装置(DMD)那样的利用MEMS(微电子机械系统)技术的开关。该开关具有以机械方式可动的电极,并且通过移动该电极来控制导通和非导通而进行工作。
[沟道长度]
在本说明书等中,例如,沟道长度是指在晶体管的俯视图中,半导体(或在晶体管处于开启状态时,在半导体中电流流过的部分)和栅极重叠的区域或者形成沟道的区域中的源极和漏极之间的距离。
另外,在一个晶体管中,沟道长度不一定在所有的区域中成为相同的值。也就是说,一个晶体管的沟道长度有时不限于一个值。因此,在本说明书中,沟道长度是形成沟道的区域中的任一个值、最大值、最小值或平均值。
[沟道宽度]
在本说明书等中,例如,沟道宽度是指半导体(或在晶体管处于开启状态时,在半导体中电流流过的部分)和栅极重叠的区域、或者形成沟道的区域中的源极和漏极相对的部分的长度。
另外,在一个晶体管中,沟道宽度不一定在所有的区域中成为相同的值。也就是说,一个晶体管的沟道宽度有时不限于一个值。因此,在本说明书中,沟道宽度是形成沟道的区域中的任一个值、最大值、最小值或平均值。
[像素]
在本说明书等中,像素指的是例如能够控制亮度的一个单元。因此,作为一个例子,一个像素指的是一个色彩单元,并用该一个色彩单元来表现明亮度。因此,在采用由R(红色)、G(绿色)和B(蓝色)这些色彩单元构成的彩色显示装置的情况下,将像素的最小单位设置为由R的像素、G的像素、以及B的像素这三个像素构成的像素。
再者,色彩单元并不局限于三种颜色,也可以使用三种以上的颜色,例如有RGBW(W是白色)或对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)的颜色等。
符号说明
11驱动电路
12驱动电路
13电路部
14输出控制电路
15像素部
16电路
17电路
19a开关
19b开关
20像素
21晶体管
22晶体管
23晶体管
24发光元件
25电容元件
26开关
30a运算放大器
30b运算放大器
30c运算放大器
31开关
32电容元件
33电阻元件
41开关
43锁存电路
44开关
45开关
46开关
47反相器
48反相器
49反相器
70像素
71晶体管
72晶体管
73晶体管
74发光元件
75电容元件
76开关
80显示装置
81校正电路
82图像处理电路
83CPU
85面板
86控制器
87图像存储器
88存储器
89图像数据
100A晶体管
100B晶体管
100C晶体管
100D晶体管
100E晶体管
100F晶体管
100G晶体管
101衬底
102导电膜
103氧化物半导体膜
104导电膜
105导电膜
106绝缘膜
107导电膜
111绝缘膜
111a氮化物绝缘膜
111b氧化物绝缘膜
112氧化物半导体膜
112a区域
112b区域
112c区域
112d区域
112e偏置区域
113a氧化物半导体膜
113b氧化物半导体膜
113c氧化物半导体膜
114导电膜
114a导电膜
114b导电膜
114c导电膜
116导电膜
116a导电膜
116b导电膜
116c导电膜
117绝缘膜
117a绝缘膜
118导电膜
118a导电膜
118b导电膜
120绝缘膜
121衬底
122绝缘膜
123氧化物半导体膜
123a区域
123b区域
123c区域
123d区域
124绝缘膜
125导电膜
126导电膜
127导电膜
128绝缘膜
129绝缘膜
130a开口部
130b开口部
131衬底
132绝缘膜
133氧化物半导体膜
133b区域
133c区域
133d区域
133e偏置区域
134绝缘膜
134a绝缘膜
135导电膜
136导电膜
137导电膜
137a导电膜
138绝缘膜
139绝缘膜
140a开口部
140b开口部
200衬底
201导电膜
203导电膜
204半导体膜
205导电膜
206导电膜
207半导体膜
209导电膜
210导电膜
212导电膜
213导电膜
215绝缘膜
216绝缘膜
217绝缘膜
218绝缘膜
219绝缘膜
220绝缘膜
225绝缘膜
226绝缘膜
227EL层
228导电膜
230衬底
231遮蔽膜
232着色层
251面板
252电路衬底
253连接部
254像素部
255驱动电路
256驱动电路
301框体
302显示部
303支撑台
311框体
312显示部
313操作键
321框体
322框体
323显示部
324显示部
325麦克风
326扬声器
327操作键
328触屏笔
331框体
332显示部
341框体
342显示部
351框体
352显示部
353照相机
354扬声器
355按钮
356外部连接部
357麦克风
401导电层
401a导电层
401b导电层
402导电层
403a导电层
403b导电层
403c导电层
404导电层
405导电层
406导电层
407导电层
411半导体层
412半导体层
413半导体层
500触摸面板
501显示装置
502R像素
502t晶体管
503c电容元件
503g栅极线驱动电路
503t晶体管
509FPC
510衬底
510a绝缘层
510b柔性衬底
510c粘合层
511布线
519端子
520氧化物半导体层
521绝缘层
528分隔壁
550R发光元件
560密封层
567BM遮光层
567p防反射层
567R着色层
570衬底
570a绝缘层
570b柔性衬底
570c粘合层
580R发光模块
590衬底
591电极
592电极
593绝缘层
594布线
595触摸传感器
597粘合层
598布线
599连接层
600触摸面板。

Claims (17)

1.一种半导体装置,包括:
第一像素,包括第一晶体管以及电连接到所述第一晶体管的第一发光元件;以及
第二像素,包括第二晶体管以及电连接到所述第二晶体管的第二发光元件,
其中,所述半导体装置被配置为进行第一操作,在该第一操作中,对所述第一像素输入用来读出所述第一晶体管的电流特性的数据的读出信号,
并且,所述半导体装置被配置为进行第二操作,在该第二操作中,进行所述数据的读出及对所述第二像素的影像信号的输入。
2.根据权利要求1所述的半导体装置,还包括:
驱动电路,
其中所述驱动电路被配置为供应所述读出信号以及所述影像信号。
3.根据权利要求1所述的半导体装置,还包括:
像素部外部的读出电路,该像素部包括所述第一像素及所述第二像素,
其中所述读出电路被配置为读出所述数据。
4.根据权利要求1所述的半导体装置,其中在进行所述数据的所述读出的期间中进行所述影像信号的所述输入。
5.根据权利要求1所述的半导体装置,其中所述数据的所述读出从进行所述第二操作的期间进行到下一帧期间中所述第一像素被选择为止。
6.根据权利要求1所述的半导体装置,其中所述数据是流过所述第一晶体管的电流或是所述第一晶体管的阈值电压。
7.一种显示装置,包括:
根据权利要求1所述的半导体装置;以及
CPU、图像处理电路以及存储器中的至少一个。
8.一种电子设备,包括:
根据权利要求1所述的半导体装置;以及
框体、麦克风、扬声器以及操作键中的至少一个。
9.一种半导体装置,包括:
第一像素,包括第一晶体管以及电连接到所述第一晶体管的第一发光元件;
第二像素,包括第二晶体管以及电连接到所述第二晶体管的第二发光元件;以及
第三像素,包括第三晶体管以及电连接到所述第三晶体管的第三发光元件,
其中,所述第一像素及所述第三像素电连接到同一选择线,
所述半导体装置被配置为进行第一操作,在该第一操作中,对所述第一像素输入用来读出所述第一晶体管的电流特性的数据的读出信号并对所述第三像素输入用来形成非显示状态的信号,
并且,所述半导体装置被配置为进行第二操作,在该第二操作中,进行所述数据的读出及对所述第二像素的影像信号的输入。
10.根据权利要求9所述的半导体装置,还包括:
驱动电路,
其中所述驱动电路被配置为供应所述读出信号、所述用来形成非显示状态的信号以及所述影像信号。
11.根据权利要求9所述的半导体装置,还包括:
像素部外部的读出电路,该像素部包括所述第一像素、所述第二像素以及所述第三像素,
其中所述读出电路读出所述数据。
12.根据权利要求9所述的半导体装置,
其中所述第一晶体管及所述第三晶体管电连接到同一布线,
并且通过所述布线进行所述数据的所述读出。
13.根据权利要求9所述的半导体装置,其中在进行所述数据的所述读出的期间中进行所述影像信号的所述输入。
14.根据权利要求9所述的半导体装置,其中所述数据的所述读出从进行所述第二操作的期间进行到下一帧期间中所述第一像素被选择为止。
15.根据权利要求9所述的半导体装置,其中所述数据是流过所述第一晶体管的电流或是所述第一晶体管的阈值电压。
16.一种显示装置,包括:
根据权利要求9所述的半导体装置;以及
CPU、图像处理电路以及存储器中的至少一个。
17.一种电子设备,包括:
根据权利要求9所述的半导体装置;以及
框体、麦克风、扬声器以及操作键中的至少一个。
CN201510848362.0A 2014-11-28 2015-11-27 半导体装置、显示装置及电子设备 Expired - Fee Related CN105654896B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911137926.4A CN111091782B (zh) 2014-11-28 2015-11-27 半导体装置、显示装置及电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-240703 2014-11-28
JP2014240703 2014-11-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201911137926.4A Division CN111091782B (zh) 2014-11-28 2015-11-27 半导体装置、显示装置及电子设备

Publications (2)

Publication Number Publication Date
CN105654896A true CN105654896A (zh) 2016-06-08
CN105654896B CN105654896B (zh) 2019-12-17

Family

ID=56079529

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510848362.0A Expired - Fee Related CN105654896B (zh) 2014-11-28 2015-11-27 半导体装置、显示装置及电子设备
CN201911137926.4A Active CN111091782B (zh) 2014-11-28 2015-11-27 半导体装置、显示装置及电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201911137926.4A Active CN111091782B (zh) 2014-11-28 2015-11-27 半导体装置、显示装置及电子设备

Country Status (3)

Country Link
US (1) US10008547B2 (zh)
JP (5) JP6618779B2 (zh)
CN (2) CN105654896B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170055B2 (en) * 2014-09-26 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR102267600B1 (ko) * 2014-11-19 2021-06-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치
JP6830765B2 (ja) 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
JP6854670B2 (ja) 2016-03-04 2021-04-07 株式会社半導体エネルギー研究所 半導体装置、表示パネル、表示モジュール及び電子機器
KR102508792B1 (ko) * 2018-08-07 2023-03-13 엘지디스플레이 주식회사 표시 장치
CN112258439A (zh) 2020-10-28 2021-01-22 云谷(固安)科技有限公司 一种显示装置及运动物体的图像合成方法
WO2024018313A1 (ja) * 2022-07-20 2024-01-25 株式会社半導体エネルギー研究所 表示装置
WO2024052784A1 (ja) * 2022-09-09 2024-03-14 株式会社半導体エネルギー研究所 表示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088052B2 (en) * 2001-09-07 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the same
CN101206832A (zh) * 2006-12-15 2008-06-25 株式会社半导体能源研究所 半导体装置以及半导体装置的驱动方法
JP2009265459A (ja) * 2008-04-28 2009-11-12 Fujifilm Corp 画素回路および表示装置
CN101958100A (zh) * 2009-07-14 2011-01-26 索尼公司 显示单元、用于驱动显示单元的方法以及电子装置
CN102024412A (zh) * 2009-09-10 2011-04-20 株式会社半导体能源研究所 半导体装置和显示装置
CN102479486A (zh) * 2010-11-24 2012-05-30 佳能株式会社 有机电致发光显示装置
CN103400549A (zh) * 2012-09-29 2013-11-20 西安诺瓦电子科技有限公司 Led显示屏的led像素校正系数上传方法
CN103546701A (zh) * 2012-07-13 2014-01-29 三星电子株式会社 像素阵列、图像传感器及补偿局部暗电流的方法
CN103597534A (zh) * 2011-05-28 2014-02-19 伊格尼斯创新公司 用于快速补偿显示器中的像素的编程的系统和方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767877B2 (ja) 1997-09-29 2006-04-19 三菱化学株式会社 アクティブマトリックス発光ダイオード画素構造およびその方法
JP2003195813A (ja) 2001-09-07 2003-07-09 Semiconductor Energy Lab Co Ltd 発光装置
JP2008233933A (ja) 2001-10-30 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
JP2008521033A (ja) 2004-11-16 2008-06-19 イグニス・イノベイション・インコーポレーテッド アクティブマトリクス型発光デバイス表示器のためのシステム及び駆動方法
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
KR20080098057A (ko) 2006-02-10 2008-11-06 이그니스 이노베이션 인크. 발광 디바이스 디스플레이 방법 및 시스템
JP4240059B2 (ja) 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP5478165B2 (ja) 2009-06-30 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR20120083341A (ko) * 2009-10-09 2012-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함하는 전자 기기
KR101056229B1 (ko) * 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
JP5095865B2 (ja) 2009-12-21 2012-12-12 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法
JP2012104566A (ja) 2010-11-08 2012-05-31 Toshiba Mobile Display Co Ltd 薄膜トランジスタ回路基板及びその製造方法
JP6104522B2 (ja) 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8941113B2 (en) * 2012-03-30 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and manufacturing method of semiconductor element
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
WO2014108879A1 (en) 2013-01-14 2014-07-17 Ignis Innovation Inc. Driving scheme for emissive displays providing compensation for driving transistor variations
JP6138236B2 (ja) * 2013-03-14 2017-05-31 シャープ株式会社 表示装置およびその駆動方法
US10566455B2 (en) * 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6111458B2 (ja) 2013-03-28 2017-04-12 株式会社Joled 半導体装置、表示装置および電子機器
KR102658554B1 (ko) 2013-12-27 2024-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
CN106233233B (zh) 2014-04-23 2019-09-10 株式会社半导体能源研究所 输入/输出装置及输入/输出装置的驱动方法
WO2015166376A1 (en) 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device and input/output device
JP6653997B2 (ja) 2014-05-09 2020-02-26 株式会社半導体エネルギー研究所 表示補正回路及び表示装置
US10043427B2 (en) 2014-09-05 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Matrix device, measurement method of characteristics thereof, and driving method thereof
KR20220157523A (ko) 2014-09-05 2022-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 드라이버 ic, 표시 장치, 및 전자 장치
US9797931B2 (en) 2014-09-05 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Matrix device, measurement method of characteristics thereof, and driving method thereof
US10170055B2 (en) 2014-09-26 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US9804719B2 (en) 2014-10-23 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP6633346B2 (ja) 2014-10-31 2020-01-22 株式会社半導体エネルギー研究所 表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088052B2 (en) * 2001-09-07 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the same
CN101206832A (zh) * 2006-12-15 2008-06-25 株式会社半导体能源研究所 半导体装置以及半导体装置的驱动方法
JP2009265459A (ja) * 2008-04-28 2009-11-12 Fujifilm Corp 画素回路および表示装置
CN101958100A (zh) * 2009-07-14 2011-01-26 索尼公司 显示单元、用于驱动显示单元的方法以及电子装置
CN102024412A (zh) * 2009-09-10 2011-04-20 株式会社半导体能源研究所 半导体装置和显示装置
CN102479486A (zh) * 2010-11-24 2012-05-30 佳能株式会社 有机电致发光显示装置
CN103597534A (zh) * 2011-05-28 2014-02-19 伊格尼斯创新公司 用于快速补偿显示器中的像素的编程的系统和方法
CN103546701A (zh) * 2012-07-13 2014-01-29 三星电子株式会社 像素阵列、图像传感器及补偿局部暗电流的方法
CN103400549A (zh) * 2012-09-29 2013-11-20 西安诺瓦电子科技有限公司 Led显示屏的led像素校正系数上传方法

Also Published As

Publication number Publication date
CN105654896B (zh) 2019-12-17
JP2024144604A (ja) 2024-10-11
JP2022126669A (ja) 2022-08-30
JP2020046672A (ja) 2020-03-26
JP7254998B2 (ja) 2023-04-10
JP6618779B2 (ja) 2019-12-11
US10008547B2 (en) 2018-06-26
JP2016110100A (ja) 2016-06-20
CN111091782A (zh) 2020-05-01
CN111091782B (zh) 2022-12-02
US20160155370A1 (en) 2016-06-02
JP2023083311A (ja) 2023-06-15
JP7083798B2 (ja) 2022-06-13

Similar Documents

Publication Publication Date Title
US11605655B2 (en) Semiconductor device, and module and electronic appliance including the same
CN105654896A (zh) 半导体装置、显示装置及电子设备
JP6633346B2 (ja) 表示装置
KR102414813B1 (ko) 표시 장치, 및 표시 장치의 구동 방법
KR102487398B1 (ko) 반도체 장치, 표시 모듈 및 전자 기기
JP6737593B2 (ja) 半導体装置
JP2023075101A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191217

Termination date: 20211127

CF01 Termination of patent right due to non-payment of annual fee