CN105633134A - 半导体栅极版图及其修正方法、半导体结构形成方法 - Google Patents
半导体栅极版图及其修正方法、半导体结构形成方法 Download PDFInfo
- Publication number
- CN105633134A CN105633134A CN201410588199.4A CN201410588199A CN105633134A CN 105633134 A CN105633134 A CN 105633134A CN 201410588199 A CN201410588199 A CN 201410588199A CN 105633134 A CN105633134 A CN 105633134A
- Authority
- CN
- China
- Prior art keywords
- grid
- polar region
- area
- dummy
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体栅极版图及其修正方法、半导体结构形成方法,所述半导体栅极版图修正方法,包括:提供包括若干栅极图形的半导体栅极版图,所述半导体栅极版图包括第一区块和第二区块,所述第一区块对应于晶体管形成区,所述第二区块对应于二极管形成区;对第一区块进行检测,若在预定面积的区域内栅极图形总面积小于标准面积,则在所述预定面积的区域内、对应第一浅沟槽隔离区的位置添加第一伪栅极图形;对第二区块进行检测,若在预定面积的区域内栅极图形总面积小于标准面积,则在所述预定面积的区域内、对应极区的位置添加第二伪栅极图形。能够改善化学机械抛光的工艺可靠性和均匀度,保持二极管集成度,降低芯片成本。
Description
技术领域
本发明涉及半导体制造领域,特别是涉及一种半导体栅极版图及其修正方法、半导体结构形成方法。
背景技术
随着集成电路制造技术的快速发展,半导体器件的技术节点在不断减小,器件的几何尺寸也遵循摩尔定律不断缩小。在半导体集成电路中,金属氧化物半导体晶体管是其中最为重要的元件之一,随着市场对半导体器件性能要求的日益提高,半导体器件的尺寸变得越来越小,对半导体器件的制造工艺带来了许多改进与挑战,微小的工艺偏差都会导致半导体器件电学性能的变化,半导体器件的特征尺寸均匀度也越来越受到重视。
为了改善半导体器件特征尺寸的均匀度、提高制造工艺的可靠性和可重复性,需要优化芯片的版图。作为一个实施例,栅极结构作为后续化学机械抛光的停止层,其分布方式和密度将影响化学机械抛光的均匀度,为了避免在栅极结构分布稀疏的区域出现过抛光,导致该区域栅极结构由于所述过抛光而损失高度,需要在栅极结构分布稀疏的区域添加若干伪栅极结构,增加抵抗过抛光的能力。为了添加所述伪栅极结构,需要对栅极版图进行优化,在栅极版图中添加对应的伪栅极图形。所述伪栅极结构不具有电学性能,在栅极版图中添加伪栅极图形,需要在与所述伪栅极图形对应的位置引入若干不具有电学性能的区域。因此,在优化版图,改善工艺的可靠性和可重复性的同时,引入了不具有电学性能的区域,降低了芯片的集成度,增加了芯片成本。
发明内容
本发明解决的问题是提供一种半导体栅极版图及其修正方法、半导体结构形成方法,在半导体栅极版图中添加第一伪栅极图形和第二伪栅极图形,改善后续化学机械抛光的工艺可靠性和均匀度,同时保持二极管集成度,维持芯片成本。
为解决上述问题,本发明提供了一种半导体栅极版图修正方法,包括:提供包括若干栅极图形的半导体栅极版图,所述半导体栅极版图包括第一区块和第二区块,所述第一区块对应于晶体管形成区,所述第二区块对应于二极管形成区,所述晶体管形成区包括第一浅沟槽隔离区和有源区,其中所述栅极图形对应于有源区,所述二极管形成区至少包括极区;对第一区块进行检测,若在预定面积的区域内栅极图形总面积小于标准面积,则在所述预定面积的区域内、对应第一浅沟槽隔离区的位置添加第一伪栅极图形,直至所述预定面积的区域内第一伪栅极图形与栅极图形面积之和等于或大于标准面积;对第二区块进行检测,若在预定面积的区域内栅极图形总面积小于标准面积,则在所述预定面积的区域内、对应极区的位置添加第二伪栅极图形,直至所述预定面积的区域内第二伪栅极图形与栅极图形面积之和等于或大于标准面积。
可选的,所述二极管形成区还包括第二浅沟槽隔离区,所述极区包括第一极区和围绕所述第一极区的第二极区,所述第二浅沟槽隔离区位于第一极区和第二极区之间、且将第一极区和第二极区隔离。
可选的,所述第一极区为p极区,则对应的第二极区为n极区;所述第一极区为n极区,则对应的第二极区为p极区。
可选的,所述第二伪栅极图形的位置对应所述第一极区,且第二伪栅极图形位于第一极区范围之内。
可选的,所述第二伪栅极图形与第一极区相互临近的边缘间隙距离为100nm~500nm。
可选的,所述预定面积为M×N的矩形面积,其中M=5微米+0.05×k1微米,N=5微米+0.05×k2微米,k1和k2为大于等于0的整数。
可选的,所述标准面积为所述预定面积的10%。
可选的,所述第一伪栅极图形的位置对应第一浅沟槽隔离区,第一伪栅极图形与栅极图形的形状、长度和宽度相同,第一伪栅极图形与相邻的有源区侧边间隙距离为100nm~500nm。
可选的,晶体管形成区上与第一伪栅极图形对应的位置后续形成第一伪栅极结构,二极管形成区上与第二伪栅极图形对应的位置后续形成第二伪栅极结构,所述第一伪栅极结构和第二伪栅极结构适于作为后续化学机械抛光的停止层。
本发明还提供了一种半导体栅极版图,包括:半导体栅极版图,所述半导体栅极版图包括第一区块和第二区块,所述第一区块对应于晶体管形成区,所述第二区块对应于二极管形成区,所述晶体管形成区包括第一浅沟槽隔离区和有源区,所述二极管形成区至少包括极区;位于所述第一区块内的栅极图形和第一伪栅极图形,所述栅极图形对应晶体管形成区的有源区,所述第一伪栅极图形对应晶体管形成区的第一浅沟槽隔离区,在预定面积的区域内所述第一伪栅极图形与栅极图形面积之和等于或大于标准面积;位于所述第二区域内的第二伪栅极图形,所述第二伪栅极图形对应二极管形成区的极区,在预定面积的区域内所述第二伪栅极图形面积之和等于或大于标准面积。
可选的,所述二极管形成区还包括第二浅沟槽隔离区,所述极区包括第一极区和围绕所述第一极区的第二极区,所述第二浅沟槽隔离区位于第一极区和第二极区之间、且将第一极区和第二极区隔离。
可选的,所述第一极区为p极区,则对应的第二极区为n极区;所述第一极区为n极区,则对应的第二极区为p极区。
可选的,所述第二伪栅极图形的位置对应所述第一极区,且第二伪栅极图形位于第一极区范围之内。
可选的,所述第二伪栅极图形与第一极区相互临近的边缘间隙距离为100nm~500nm。
可选的,所述预定面积为M×N的矩形面积,其中M=5微米+0.05×k1微米,N=5微米+0.05×k2微米,k1和k2为大于等于0的整数。
可选的,所述标准面积为所述预定面积的10%。
可选的,所述第一伪栅极图形的位置对应第一浅沟槽隔离区,第一伪栅极图形与栅极图形的形状、长度和宽度相同,第一伪栅极图形与相邻的有源区侧边间隙距离为100nm~500nm。
可选的,晶体管形成区上与第一伪栅极图形对应的位置后续形成第一伪栅极结构,二极管形成区上与第二伪栅极图形对应的位置后续形成第二伪栅极结构,所述第一伪栅极结构和第二伪栅极结构适于作为后续化学机械抛光的停止层。
本发明还提供了一种半导体结构形成方法,包括:提供半导体衬底,所述半导体衬底包括晶体管形成区和二极管形成区,所述晶体管形成区包括第一浅沟槽隔离区和有源区,所述二极管形成区至少包括极区;采用上述任一实施例所述的半导体栅极版图形成若干栅极结构、第一伪栅极结构和第二伪栅极结构,其中,栅极结构位置对应有源区,第一伪栅极结构位置对应第一浅沟槽隔离区,第二伪栅极结构位置对应极区,所述栅极结构、第一伪栅极结构和第二伪栅极结构都包括位于所述半导体衬底表面的介质层和位于所述介质层表面的栅极层。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供一种半导体栅极版图修正方法,通过在半导体栅极版图第一区块中与第一浅沟道隔离区对应位置添加第一伪栅极图形,使第一区块中预定面积的区域内第一伪栅极图形与栅极图形面积之和等于或大于标准面积,所述栅极图形和第一伪栅极图形对应的栅极结构和第一伪栅极结构共同作为后续化学机械抛光的停止层,改善了化学机械抛光工艺可靠性和均匀度,减少了对晶体管形成区栅极结构的过抛光现象,改善了器件电学性能;通过在半导体栅极版图第二区块中与极区对应位置添加第二伪栅极图形,使第二区块中预定面积的区域内第二伪栅极图形与栅极图形面积之和等于或大于标准面积,所述第二伪栅极图形对应的第二伪栅极结构作为后续化学机械抛光的停止层,避免了二极管形成区后续的严重过抛光现象,提高了化学机械抛光工艺可靠性和均匀度,同时也改善了化学机械抛光后续工艺的可靠性问题。进一步地,所述第二伪栅极结构不与极区电连接、且第二伪栅极结构后续也不会被电连接,因此不会影响二极管的电学功能。
本发明还提供一种半导体栅极版图,包括若干栅极图形、第一伪栅极图形和第二伪栅极图形,其中栅极图形对应晶体管形成区的有源区,第一伪栅极图形对应晶体管形成区的第一浅沟槽隔离区,第二伪栅极图形对应二极管形成区的极区。通过所述半导体栅极版图,将在半导体衬底上对应形成栅极结构、第一伪栅极结构和第二伪栅极结构,提高后续化学机械抛光的工艺可靠性和均匀度,改善器件电学性能。
本发明还提供一种半导体结构形成方法,通过采用上述任一半导体栅极版图,形成位于有源区的栅极结构、位于第一浅沟槽隔离区的第一伪栅极结构和位于极区的第二伪栅极结构,提高后续化学机械抛光的工艺可靠性和均匀度,改善器件电学性能。
附图说明
图1为本发明一实施例的半导体栅极版图示意图;
图2为本发明另一实施例的半导体栅极版图示意图;
图3至图5为本发明另一实施例的半导体栅极版图修正方法示意图;
图6为本发明另一实施例的半导体栅极版图示意图;
图7至图10为本发明另一实施例的半导体结构形成方法示意图。
具体实施方式
由背景技术可知,为了改善半导体器件特征尺寸的均匀度、提高制造工艺的可靠性和可重复性,需要优化芯片的版图。在优化版图,改善工艺的可靠性和可重复性的同时,引入了不具有电学性能的区域,降低了芯片的集成度,增加了芯片成本。
为了进一步说明,本发明提供了一种半导体栅极版图的实施例,请参考图1,包括:
包括若干栅极图形11的半导体栅极版图,所述半导体栅极版图包括第一区块I和第二区块II,所述第一区块I对应于晶体管形成区,所述第二区块II对应于二极管形成区,所述晶体管形成区包括第一浅沟槽隔离区21和有源区22,所述二极管形成区至少包括极区33,所述栅极图形11对应于有源区22。
所述二极管形成区还包括第二浅沟槽隔离区31,所述极区33包括第一极区33a和围绕所述第一极区33a的第二极区33b,所述第二浅沟槽隔离区31位于第一极区33a和第二极区33b之间、且将第一极区33a和第二极区33b隔离。
在图1中,第一浅沟槽隔离区21、有源区22、第二浅沟槽隔离区31和极区33并不在所述半导体栅极版图上,因此在图1中以虚线示出。
本实施例中,以第一区块I对应的晶体管形成区包括1个有源区22和围绕所述有源区22的第一浅沟槽隔离区21的情况为例,作示范性说明。第一区块I还可以包括有大于1个的有源区和围绕所述有源区的第一浅沟槽隔离区。
所述有源区22可以为p型有源区或者n型有源区,所述栅极图形11位置对应有源区22中心位置,且所述栅极图形11沿y轴方向的末端超出有源区22边缘、覆盖部分第一浅沟槽隔离区21。
在二极管形成区中,第一极区33a、第二浅沟槽隔离区31和第二极区33b形成了二极管。所述第一极区33a可以为p极区,则对应的第二极区33b为n极区;所述第一极区33a可以为n极区,则对应的第二极区33b为p极区。二极管的p/n结面积与第一极区33a的周长总和成正比。在本实施例中,若干第一极区33a间隔排布,第二极区33b围绕第一极区33b且为一整块区域。第二极区33b也可间隔分布。本实施例中,以第二区块II对应的二极管形成区包括2个第一极区33a的情况为例,作示范性说明。
利用所述栅极图形11可以在晶体管形成区和二极管形成区上形成栅极结构,所述栅极结构后续会作为化学机械抛光的停止层。如图1所示,对应第一区块I上晶体管形成区的栅极图形11为稀疏排布,而对应第二区块II上二极管形成区没有栅极图形11的排布,因此所述的晶体管形成区和二极管形成区在后续化学机械抛光时,会发生严重的过抛光现象:在晶体管形成区,由于栅极结构稀疏排布、数量不足,导致这部分栅极结构不足以作为化学机械抛光的有效停止层,致使该区域的栅极结构被过抛光,降低了栅极结构在化学机械抛光后的剩余高度,影响晶体管电学性能;在二极管形成区没有栅极结构排布,会使该区域发生严重过抛光,直接影响化学机械抛光后续的工艺可靠性。总的来说,本实施例的半导体栅极版图会导致后续的化学机械抛光工艺可靠性减低、均匀度变差,稀疏排布的栅极结构被过抛光,器件电学性能下降。
本发明提供了另一种半导体栅极版图的实施例,请参考图2,包括:
半导体栅极版图,所述半导体栅极版图包括第一区块I和第二区块II,所述第一区块I对应于晶体管形成区,所述第二区块II对应于二极管形成区,所述晶体管形成区包括第一浅沟槽隔离区21和有源区22,所述二极管形成区至少包括极区33和第三浅沟槽隔离区32;
位于所述第一区块I内的栅极图形11和第一伪栅极图形12,所述栅极图形11对应有源区22,所述第一伪栅极图形12对应第一浅沟槽隔离区21;
位于所述第二区域II内的第二伪栅极图形13,所述第二伪栅极图形13对应第三浅沟槽隔离结构32。
所述二极管形成区还包括第二浅沟槽隔离区31。所述极区33包括第一极区33a和围绕所述第一极区33a的第二极区33b,所述第二浅沟槽隔离区31位于第一极区33a和第二极区33b之间、且将第一极区33a和第二极区33b隔离。所述第三浅沟槽隔离区32围绕所述第二极区33b。
在图2中,第一浅沟槽隔离区21、有源区22、第二浅沟槽隔离区31、极区33和第三浅沟槽隔离区32并不在所述半导体栅极版图上,因此在图2中以虚线示出。
本实施例的晶体管形成区和上一实施例基本相同,二极管形成区和上一实施例有所不同,不同之处在于:所述二极管形成区中还包括了围绕第二极区33b的第三浅沟槽隔离区32,所述第三浅沟槽隔离区32对应第二区块II中的第二伪栅极图形13。
所述第一伪栅极图形12的位置对应第一浅沟槽隔离区21,作为一个实施例,所述第一伪栅极图形12与栅极图形11沿x轴方向平行分布,第一伪栅极图形12与相邻的有源区22侧边的间隙距离为100nm~500nm,且第一伪栅极图形12的形状、长度和宽度与栅极图形11相同,这样做的目的是为了更好的改善后续化学机械抛光的工艺可靠性和均匀度。在本实施例中,所述第一伪栅极图形12分布于有源区22沿x轴方向两侧。
所述第二伪栅极图形13的位置对应第三浅沟槽隔离区32,作为一个实施例,所述第二伪栅极图形13与第一极区33a沿x轴方向平行分布,第二伪栅极图形13与相邻的第二极区33b侧边的间隙距离为100nm~500nm。
利用所述第一伪栅极图形12和第二伪栅极图形13可以在晶体管形成区和二极管形成区上对应形成第一伪栅极结构和第二伪栅极结构,所述第一伪栅极结构和第二伪栅极结构与栅极图形11对应的栅极结构共同作为后续化学机械抛光的停止层,解决了栅极结构的稀疏排布问题,减少了晶体管形成区和二极管形成区的过抛光现象,提高了化学机械抛光工艺可靠性和均匀度,改善了器件电学性能。
对上述实施例进行研发发现,由于第三浅沟槽隔离区32的引入,使第一极区33a和第二极区33b的面积密度降低,为了使二极管p/n结面积保持不变,需要扩大二极管形成区的总面积,用以维持第一极区33a的周长总和不变,即维持二极管性能不变。该做法降低了芯片的集成度,提高了芯片成本。
为解决上述问题,本发明提供了一种半导体栅极版图修正方法的实施例,通过在半导体栅极版图中添加第一伪栅极图形和第二伪栅极图形,改善后续化学机械抛光的工艺可靠性和均匀度,同时保持二极管集成度,维持芯片成本。
为使本方法的上述目的、特征和优点能够更为明显易懂,下面结合附图对本方法的具体实施方式做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图3,提供包括若干栅极图形101的半导体栅极版图,所述半导体栅极版图包括第一区块I和第二区块II,所述第一区块I对应于晶体管形成区,所述第二区块II对应于二极管形成区,所述晶体管形成区包括第一浅沟槽隔离区201和有源区202,其中所述栅极图形101对应于有源区202,所述二极管形成区至少包括极区303。
所述二极管形成区还包括第二浅沟槽隔离区301,所述极区303包括第一极区303a和围绕所述第一极区303a的第二极区303b,所述第二浅沟槽隔离区301位于第一极区303a和第二极区303b之间、且将第一极区303a和第二极区303b隔离。
在图3中,第一浅沟槽隔离区201、有源区202、第二浅沟槽隔离结构301和极区303并不在所述半导体栅极版图上,因此在图3中以虚线示出所述第一浅沟槽隔离结构201、有源区202、第二浅沟槽隔离结构301和极区303。
本实施例中,以第一区块I对应的晶体管形成区包括1个有源区202和围绕所述有源区202的第一浅沟槽隔离区201的情况为例,作示范性说明。第一区块I还可以包括有大于1个的有源区202和围绕所述有源区的第一浅沟槽隔离区201。
所述有源区202可以为p型有源区或者n型有源区,所述栅极图形101位置对应有源区202中心位置,且所述栅极图形101沿y轴方向的末端超出有源区202边缘、覆盖部分第一浅沟槽隔离区201。
在二极管形成区中,第一极区303a、第二浅沟槽隔离区301和第二极区303b形成了二极管。所述第一极区303a可以为p极区,则对应的第二极区33b为n极区;所述第一极区303a可以为n极区,则对应的第二极区33b为p极区。二极管的p/n结面积与第一极区303a的周长总和成正比。在本实施例中,若干第一极区303a间隔排布,第二极区303b围绕第一极区303b且为一整块区域。第二极区303b也可间隔分布。本实施例中,以第二区块II对应的二极管形成区包括2个第一极区303a的情况为例,作示范性说明。
参考图4,对第一区块I进行检测,若在预定面积的区域内栅极图形101总面积小于标准面积,则在所述预定面积的区域内、对应第一浅沟槽隔离区201的位置添加第一伪栅极图形102,直至所述预定面积的区域内第一伪栅极图形102与栅极图形101面积之和等于或大于标准面积。
所述第一伪栅极图形102的位置对应第一浅沟槽隔离区201,作为一个实施例,所述第一伪栅极图形102与栅极图形101沿x轴方向平行分布,第一伪栅极图形102与相邻的有源区202侧边的间隙距离为100nm~500nm,且第一伪栅极图形102的形状、长度和宽度与栅极图形101相同,这样做的目的是为了更好的改善后续化学机械抛光的工艺可靠性和均匀度。在本实施例中,所述第一伪栅极图形102分布于有源区202沿x轴方向两侧。
需要说明的是,所述预定面积为检测最小面积,作为一个实施例,所述预定面积为M×N的矩形面积,其中M=5微米+0.05×k1微米,N=5微米+0.05×k2微米,k1和k2为大于等于0的整数。在本实施例中,以所述预定面积为5微米×5微米的矩形面积、且第一区块I即为5微米×5微米矩形的情况为例,作示范性说明。后续对第二区块II进行检测时的预定面积和此处相同。
所述标准面积,作为一个实施例,可以为预定面积的10%、12%、15%、20%等,以实际芯片的需求为准,在本实施例中,以标准面积为预定面积10%的情况为例,作示范性说明,后续对第二区块II进行检测时的标准面积和此处相同。
需要说明的是,第一伪栅极图形102和栅极图形101在半导体栅极版图中为相同类型的图形,因此在本实施例中,第一伪栅极图形102可以在所述半导体栅极版图中直接添加,不需要重制版图,节省了芯片制造成本。
利用所述栅极图形101和第一伪栅极图形102,可以在晶体管形成区的有源区202、第一浅沟槽隔离区201对应形成栅极结构和第一伪栅极结构,所述栅极结构和第一伪栅极结构共同作为后续化学机械抛光的停止层,解决了栅极结构的稀疏排布问题,减少了对晶体管形成区栅极结构的过抛光现象,保持了栅极结构化学机械抛光后的剩余高度,提高了化学机械抛光工艺可靠性和均匀度,改善了器件电学性能。
需要说明的是,当第一区块I的预定面积区域内栅极图形101的面积总和大于或等于预定面积的10%,则不需要添加第一伪栅极图形102,此时栅极图形101对应的栅极结构在后续的化学机械抛光中能够作为其有效的停止层,且栅极结构不会被过抛光。当第一区块I的预定面积区域内,栅极图形101的面积总和小于预定面积的10%,则需要添加第一伪栅极图形102直至第一伪栅极图形102和栅极图形101的面积之和等于或大于预定面积的10%。选取栅极图形101占预定面积的10%作为添加第一伪栅极图形102的临界值,其目的是在能够避免后续化学机械抛光的过抛光现象、改善化学机械抛光的工艺可靠性和均匀度同时,减少第一伪栅极图形102的添加数量,避免造成工艺复杂度上升。
所述第一伪栅极结构对应位置为第一浅沟槽隔离区201,且第一伪栅极结构后续不做电连接,因此在第一浅沟槽隔离区201上形成第一伪栅极结构不会对有源区202和与其对应的栅极结构造成影响。
参考图5,对第二区块II进行检测,若在预定面积的区域内栅极图形101总面积小于标准面积,则在所述预定面积的区域内、对应极区303的位置添加第二伪栅极图形103,直至所述预定面积的区域内第二伪栅极图形103与栅极图形101面积之和等于或大于标准面积。
所述第二伪栅极图形103的位置对应极区303中的第一极区303a、且位于第一极区303a中心,第二伪栅极图形103不超出对应的第一极区303a范围。在本实施例中,所述第二伪栅极图形103与第一极区303a形状相同、沿x轴和y轴方向的长度均小于第一极区303a,第二伪栅极图形103的与第一极区303a相互临近的边缘间隙距离为100nm~500nm。请参考图5,所述第二伪栅极图形103没有完全覆盖第一极区303a,第二极区303b和未被覆盖的第一极区303a后续会分别被电连接,以此作为二极管的电流通路。所述第二伪栅极图形103为第一极区303a留出了足够的电连接面积,因此不会影响二极管的正常导通。
需要说明的是,在本实施例中,与二极管形成区对应的第二区块II没有栅极图形101排布,因此栅极图形101的总面积为零,需要添加第二伪栅极图形103直至预定面积的区域内第二伪栅极图形103与栅极图形101面积之和等于或大于标准面积,即直至预定面积的区域内第二伪栅极图形103面积之和等于或大于标准面积。
第二伪栅极图形103和栅极图形101、第一伪栅极图形102在半导体栅极版图中为相同类型的图形,因此在本实施例中,第二伪栅极图形103也可以在所述半导体栅极版图中直接添加,不需要重制版图,节省了芯片制造成本。
利用所述第二伪栅极图形103,可以在二极管形成区的第一极区303a对应形成第二伪栅极结构,所述第二伪栅极结构作为后续化学机械抛光的停止层,避免了二极管形成区后续的严重过抛光现象,提高了化学机械抛光工艺可靠性和均匀度,同时也改善了化学机械抛光后续工艺的可靠性问题。
需要说明的是,所述第二伪栅极图形103对应的第二伪栅极结构将会包括位于第一极区303a表面的介质层,所述介质层将避免第二伪栅极结构对第一极区303a的电场分布和电学性能造成影响。第二伪栅极结构后续也不会被电连接,因此也不会影响二极管的电学功能。
还需要说明的是,本实施例与上一实施例相比,在二极管形成区中摒弃了第三浅沟槽隔离区(请参考图2),而将第二伪栅极图形103直接对应于第一极区303a,在改善后续化学机械抛光工艺可靠性和均匀度、避免对二极管电学性能和导通功能造成影响的同时,还保持了二极管的第一极区33a和第二极区33b的面积密度,使得二极管性能保持不变,维持了芯片集成度,避免了制造成本上升。
基于图3至图5所述的半导体栅极版图修正方法,本发明还提供了一种半导体栅极版图的实施例,请仍然参考图5,包括:半导体栅极版图,所述半导体栅极版图包括第一区块I和第二区块II,所述第一区块I对应于晶体管形成区,所述第二区块II对应于二极管形成区,所述晶体管形成区包括第一浅沟槽隔离区201和有源区202,所述二极管形成区至少包括极区303;
位于所述第一区块I内的栅极图形101和第一伪栅极图形102,所述栅极图形101对应晶体管形成区的有源区,所述第一伪栅极图形102对应晶体管形成区的第一浅沟槽隔离区201,在预定面积的区域内所述第一伪栅极图形102与栅极图形101面积之和等于或大于标准面积;
位于所述第二区域II内的第二伪栅极图形103,所述第二伪栅极图形103对应二极管形成区的极区33,在预定面积的区域内所述第二伪栅极图形103面积之和等于或大于标准面积。
所述二极管形成区还包括第二浅沟槽隔离区301,所述极区303包括第一极区303a和围绕所述第一极区303a的第二极区303b,所述第二浅沟槽隔离区301位于第一极区303a和第二极区303b之间、且将第一极区303a和第二极区303b隔离。
在图5中,第一浅沟槽隔离结构201、有源区202、第二浅沟槽隔离结构301和极区303并不在所述半导体栅极版图上,因此在图5中以虚线示出所述第一浅沟槽隔离结构201、有源区202、第二浅沟槽隔离结构301和极区303。
本实施例中,以第一区块I对应的晶体管形成区包括1个有源区202和围绕所述有源区202的第一浅沟槽隔离区201的情况为例,作示范性说明。第一区块I还可以包括有大于1个的有源区202和围绕所述有源区的第一浅沟槽隔离区201。
所述有源区202可以为p型有源区或者n型有源区,所述栅极图形101位置对应有源区202中心,且所述栅极图形101沿y轴方向的末端超出有源区202边缘、覆盖部分第一浅沟槽隔离区201。
在二极管形成区中,第一极区303a、第二浅沟槽隔离区301和第二极区303b形成了二极管。所述第一极区303a可以为p极区,则对应的第二极区33b为n极区;所述第一极区303a可以为n极区,则对应的第二极区33b为p极区。二极管的p/n结面积与第一极区303a的周长总和成正比。在本实施例中,若干第一极区303a间隔排布,第二极区303b围绕第一极区303b且为一整块区域。第二极区303b也可间隔分布。本实施例中,以第二区块II对应的二极管形成区包括2个第一极区303a的情况为例,作示范性说明。
需要说明的是,作为一个实施例,所述预定面积为M×N的矩形面积,其中M=5微米+0.05×k1微米,N=5微米+0.05×k2微米,k1和k2为大于等于0的整数。在本实施例中,以所述预定面积为5微米×5微米的矩形面积、且第一区块I即为5微米×5微米矩形的情况为例,作示范性说明。
所述标准面积,作为一个实施例,可以为预定面积的10%、12%、15%、20%等,以实际芯片的需求为准,在本实施例中,以标准面积为预定面积10%的情况为例,作示范性说明。
所述第一伪栅极图形102的位置对应第一浅沟槽隔离区201,作为一个实施例,所述第一伪栅极图形102与栅极图形101沿x轴方向平行分布,第一伪栅极图形102与相邻的有源区202侧边的间隙距离为100nm~500nm,且第一伪栅极图形102的形状、长度和宽度与栅极图形101相同,这样做的目的是为了更好的改善后续化学机械抛光的工艺可靠性和均匀度。在本实施例中,所述第一伪栅极图形102分布于有源区202沿x轴方向两侧。
所述第二伪栅极图形103的位置对应极区303中的第一极区303a、且位于第一极区303a中心,第二伪栅极图形103不超出对应的第一极区303a范围。在本实施例中,所述第二伪栅极图形103与第一极区303a形状相同、沿x轴和y轴方向的长度均小于第一极区303a,第二伪栅极图形103的与第一极区303a相互临近的边缘间隙距离为100nm~500nm。
利用所述栅极图形101和第一伪栅极图形102,可以在晶体管形成区的有源区202、第一浅沟槽隔离区201对应形成栅极结构和第一伪栅极结构,所述栅极结构和第一伪栅极结构共同作为后续化学机械抛光的停止层,解决了栅极结构的稀疏排布问题,减少了对晶体管形成区栅极结构的过抛光现象,保持了栅极结构化学机械抛光后的剩余高度,提高了化学机械抛光工艺可靠性和均匀度,改善了器件电学性能。
需要说明的是,如果第一区块I的预定面积区域内栅极图形101和第一伪栅极图形102的面积总和小于预定面积的10%,则对应的栅极结构和第一伪栅极结构由于面积太小,不能作为后续化学机械抛光的有效停止层,会使得栅极结构和第一伪栅极结构被过抛光,栅极结构被过抛光会降低化学机械抛光后的剩余栅极结构高度,影响晶体管电学性能。所述第一伪栅极结构对应位置为第一浅沟槽隔离区201,且第一伪栅极结构后续不做电连接,因此在第一浅沟槽隔离区201上形成第一伪栅极结构不会对有源区202和与其对应的栅极结构造成影响。
所述第二伪栅极图形103没有完全覆盖第一极区303a,请参考图5,第二极区303b和未被覆盖的第一极区303a后续会分别被电连接,以此作为二极管的电流通路。所述第二伪栅极图形103为第一极区303a留出了足够的电连接面积,因此不会影响二极管的正常导通。
利用所述第二伪栅极图形103,可以在二极管形成区的第一极区303a对应形成第二伪栅极结构,所述第二伪栅极结构作为后续化学机械抛光的停止层,解决了二极管形成区后续的严重过抛光现象,提高了化学机械抛光工艺可靠性和均匀度,同时也改善了后续工艺的可靠性问题。
需要说明的是,所述第二伪栅极图形103对应的第二伪栅极结构将会包括位于第一极区303a表面的介质层,所述介质层将避免第二伪栅极结构对第一极区303a的电场分布和电学性能造成影响。第二伪栅极结构后续也不会被电连接,因此也不会影响二极管的电学功能。
还需要说明的是,本实施例在二极管形成区中摒弃了第三浅沟槽隔离区(请参考图2),且第二伪栅极图形103直接对应于第一极区303a,在改善后续化学机械抛光工艺可靠性和均匀度、避免对二极管电学性能和导通功能造成影响的同时,还保持了二极管的第一极区33a和第二极区33b的面积密度,使得二极管性能保持不变,维持了芯片集成度,避免了制造成本上升。
本发明还提供了一种半导体栅极版图的实施例,请参考图6,本实施例的半导体栅极版图与上一个实施例图5所示的基本相同,不同的地方为,第二区块II包括与第一极区303a对应的R个第二伪栅极图形103,其中R为大于等于2的整数。本实施例以R=2的情况为例,作示范性说明。
如图6所示,相邻2个第二伪栅极图形103间的间隙距离,作为一个实施例,可以为50nm~100nm。所述第二伪栅极图形103与第一极区303a相互临近的边缘间隙距离为100nm~500nm。
本实施例提供的半导体栅极版图,与上一个实施例(请参考图5)相比,能够获得相同的技术效果。
本发明还提供了一种半导体结构形成方法的实施例。
参考图7和图8,提供半导体衬底100,所述半导体衬底100包括晶体管形成区I和二极管形成区II,所述晶体管形成区I包括第一浅沟槽隔离区201和有源区202,所述二极管形成区至少包括极区303。
所述极区303包括第一极区303a和围绕所述第一极区303a的第二极区303b,所述第二浅沟槽隔离区301位于第一极区303a和第二极区303b之间、且将第一极区303a和第二极区303b隔离。
图7为所述半导体衬底100的俯视图,图8为图7沿切割线AA’方向的剖面结构示意图。所述半导体衬底100在俯视图7中被第一浅沟槽隔离区201、有源区202、极区303和第二浅沟槽隔离区301覆盖而不可见,因此在图7中未示出。所述半导体衬底100为硅衬底、锗衬底或绝缘体上硅衬底,所述有源区202可以为p型有源区或者n型有源区,所述第一极区303a可以为p极区,则对应的第二极区33b为n极区;所述第一极区303a可以为n极区,则对应的第二极区33b为p极区。
本实施例中,以晶体管形成区I包括1个有源区202和围绕所述有源区202的第一浅沟槽隔离区201的情况为例,作示范性说明。第一区块I还可以包括有大于1个的有源区202和围绕所述有源区的第一浅沟槽隔离区201。
在二极管形成区II中,第一极区303a、第二浅沟槽隔离区301和第二极区303b形成了二极管。二极管的p/n结面积与第一极区303a的周长总和成正比。在本实施例中,若干第一极区303a间隔排布,第二极区303b围绕第一极区303b且为一整块区域。第二极区303b也可间隔分布。本实施例中,以第二区块II对应的二极管形成区包括2个第一极区303a的情况为例,作示范性说明。
参考图9和图10,采用上述任一实施例所述的半导体栅极版图形成若干栅极结构101、第一伪栅极结构102和第二伪栅极结构103,其中,栅极结构101位置对应有源区202,第一伪栅极结构102位置对应第一浅沟槽隔离区201,第二伪栅极结构103位置对应极区303,所述栅极结构101、第一伪栅极结构102和第二伪栅极结构103都包括位于所述半导体衬底表面的介质层和位于所述介质层表面的栅极层。其中,图9为俯视图,图10为图9沿切割线BB’方向的剖面结构示意图。
需要说明的是,栅极结构101包括栅极结构101的介质层101a和栅极结构101的栅极层101b,第一伪栅极结构102包括第一伪栅极结构102的介质层102a和第二伪栅极结构102的栅极层102b,第二伪栅极结构103包括第二伪栅极结构103的介质层103a和第二伪栅极结构103的栅极层103b。半导体衬底100被有源区202、第一浅沟槽隔离区201、极区303和第二浅沟槽隔离区301覆盖而不可见,介质层101a(102a、103a)被栅极层101b(102b、103b)覆盖而不可见,因此半导体衬底100和介质层101a(102a、103a)在图9中未示出。
所述栅极结构101的介质层101a、第一伪栅极结构102的介质层102a和第二伪栅极结构103的介质层103a材料相同,可以为氧化硅、氮化硅、氮氧化硅或者碳氧化硅,在本实施例中,以所述介质层为氧化硅的情况为例,作示范性说明,所述氧化硅的介质层厚度为其中,在第二伪栅极结构103中,介质层103a适于隔离栅极层103b和第一极区303a,避免第二伪栅极结构103的栅极层103b对第一极区303a的电场分布及电学性质造成影响。
所述栅极结构101的栅极层101b、第一伪栅极结构102的栅极层102b和第二伪栅极结构103的栅极层103b材料相同,可以为多晶硅,所述栅极层101b、102b和103b的厚度范围是
需要说明的是,在本实施例中,栅极结构101、第一伪栅极结构102和第二伪栅极结构103可以同时形成,形成步骤包括:形成覆盖所述半导体衬底100表面的介质层薄膜;形成覆盖所述介质层薄膜表面的栅极层薄膜;利用上述任一实施例所述的半导体栅极版图,刻蚀所述栅极层薄膜及介质层薄膜,形成所述栅极结构101、第一伪栅极结构102和第二伪栅极结构103。
所述介质层薄膜的形成工艺,作为一个实施例,可以为热氧化、化学气相沉积、物理气相沉积或者原子层沉积。
所述栅极层薄膜的形成工艺,作为一个实施例,可以为物理气相沉积、热炉管或者原子层沉积。
所述刻蚀栅极层薄膜的工艺,作为一个实施例,可以为干法刻蚀,所述干法刻蚀的刻蚀气体包括HBr、Cl2、SF6、NF3、O2、Ar、He、CH2F2和CHF3中一种或几种,刻蚀的流量为50sccm~500sccm,偏压为50V~450V,功率为200W~600W,温度为30℃~60℃。
所述刻蚀介质层薄膜的工艺,作为一个实施例,可以为干法刻蚀,所述干法刻蚀的刻蚀气体包括CF4、C3F8、C4F8、CHF3、NF3、SiF4、Ar、He、O2或者N2中的一种或几种,刻蚀气体的流量为50sccm~500sccm,偏压为50V~600V,功率为100W~600W,温度为30℃~70℃。
在本实施例中,第一伪栅极结构102和栅极结构101共同作为后续化学机械抛光的停止层,解决了栅极结构101本身的稀疏排布问题,减少了对晶体管形成区I栅极结构101的过抛光,保持了栅极结构101在化学机械抛光后的剩余高度,提高了化学机械抛光工艺可靠性和均匀度,改善了器件电学性能。所述第一伪栅极结构102对应位置为第一浅沟槽隔离区201,且第一伪栅极结构102后续不做电连接,因此在第一浅沟槽隔离区201上形成第一伪栅极结构102不会对有源区202和与其对应的栅极结构101造成影响。
所述第二伪栅极结构103作为后续化学机械抛光的停止层,避免了二极管形成区II后续的严重过抛光现象,提高了化学机械抛光工艺可靠性和均匀度,同时也改善了化学机械抛光后续工艺的可靠性问题。需要说明的是,所述第二伪栅极结构103没有完全覆盖第一极区303a(参考图9),第二极区303b和未被覆盖的第一极区303a后续会分别被电连接,以此作为二极管的电流通路,因此第二伪栅极结构103为第一极区303a留出了足够的电连接面积,因此不会影响二极管的正常导通。且第二伪栅极结构103后续也不会被电连接,不会影响二极管的电学功能。
综上,本发明提供一种半导体栅极版图的修正方法,通过在半导体栅极版图第一区块中与第一浅沟道隔离区对应位置添加第一伪栅极图形,使第一区块中预定面积的区域内第一伪栅极图形与栅极图形面积之和等于或大于标准面积,所述栅极图形和第一伪栅极图形对应的栅极结构和第一伪栅极结构共同作为后续化学机械抛光的停止层,改善了化学机械抛光工艺可靠性和均匀度,减少了对晶体管形成区栅极结构的过抛光现象,改善了器件电学性能;通过在半导体栅极版图第二区块中与极区对应位置添加第二伪栅极图形,使第二区块中预定面积的区域内第二伪栅极图形与栅极图形面积之和等于或大于标准面积,所述第二伪栅极图形对应的第二伪栅极结构作为后续化学机械抛光的停止层,避免了二极管形成区后续的严重过抛光现象,提高了化学机械抛光工艺可靠性和均匀度,同时也改善了化学机械抛光后续工艺的可靠性问题。进一步地,所述第二伪栅极结构不与极区电连接、且第二伪栅极结构后续也不会被电连接,因此不会影响二极管的电学功能。
本发明还提供一种半导体栅极版图,包括若干栅极图形、第一伪栅极图形和第二伪栅极图形,其中栅极图形对应晶体管形成区的有源区,第一伪栅极图形对应晶体管形成区的第一浅沟槽隔离区,第二伪栅极图形对应二极管形成区的极区。通过所述半导体栅极版图,将在半导体衬底上对应形成栅极结构、第一伪栅极结构和第二伪栅极结构,提高后续化学机械抛光的工艺可靠性和均匀度,改善器件电学性能。
本发明还提供一种半导体结构形成方法,通过采用上述任一实施例所述的半导体栅极版图,形成位于有源区的栅极结构、位于第一浅沟槽隔离区的第一伪栅极结构和位于极区的第二伪栅极结构,提高后续化学机械抛光的工艺可靠性和均匀度,改善器件电学性能。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体栅极版图修正方法,其特征在于,包括:
提供包括若干栅极图形的半导体栅极版图,所述半导体栅极版图包括第一区块和第二区块,所述第一区块对应于晶体管形成区,所述第二区块对应于二极管形成区,所述晶体管形成区包括第一浅沟槽隔离区和有源区,其中所述栅极图形对应于有源区,所述二极管形成区至少包括极区;
对第一区块进行检测,若在预定面积的区域内栅极图形总面积小于标准面积,则在所述预定面积的区域内、对应第一浅沟槽隔离区的位置添加第一伪栅极图形,直至所述预定面积的区域内第一伪栅极图形与栅极图形面积之和等于或大于标准面积;
对第二区块进行检测,若在预定面积的区域内栅极图形总面积小于标准面积,则在所述预定面积的区域内、对应极区的位置添加第二伪栅极图形,直至所述预定面积的区域内第二伪栅极图形与栅极图形面积之和等于或大于标准面积。
2.如权利要求1所述的半导体栅极版图修正方法,其特征在于,所述二极管形成区还包括第二浅沟槽隔离区,所述极区包括第一极区和围绕所述第一极区的第二极区,所述第二浅沟槽隔离区位于第一极区和第二极区之间、且将第一极区和第二极区隔离。
3.如权利要求2所述的半导体栅极版图修正方法,其特征在于,所述第一极区为p极区,则对应的第二极区为n极区;所述第一极区为n极区,则对应的第二极区为p极区。
4.如权利要求2所述的半导体栅极版图修正方法,其特征在于,所述第二伪栅极图形的位置对应所述第一极区,且第二伪栅极图形位于第一极区范围之内。
5.如权利要求4所述的半导体栅极版图修正方法,其特征在于,所述第二伪栅极图形与第一极区相互临近的边缘间隙距离为100nm~500nm。
6.如权利要求1所述的半导体栅极版图修正方法,其特征在于,所述预定面积为M×N的矩形面积,其中M=5微米+0.05×k1微米,N=5微米+0.05×k2微米,k1和k2为大于等于0的整数。
7.如权利要求6所述的半导体栅极版图修正方法,其特征在于,所述标准面积为所述预定面积的10%。
8.如权利要求1所述的半导体栅极版图修正方法,其特征在于,所述第一伪栅极图形的位置对应第一浅沟槽隔离区,第一伪栅极图形与栅极图形的形状、长度和宽度相同,第一伪栅极图形与相邻的有源区侧边间隙距离为100nm~500nm。
9.如权利要求1所述的半导体栅极版图修正方法,其特征在于,晶体管形成区上与第一伪栅极图形对应的位置后续形成第一伪栅极结构,二极管形成区上与第二伪栅极图形对应的位置后续形成第二伪栅极结构,所述第一伪栅极结构和第二伪栅极结构适于作为后续化学机械抛光的停止层。
10.一种半导体栅极版图,其特征在于,包括:
半导体栅极版图,所述半导体栅极版图包括第一区块和第二区块,所述第一区块对应于晶体管形成区,所述第二区块对应于二极管形成区,所述晶体管形成区包括第一浅沟槽隔离区和有源区,所述二极管形成区至少包括极区;
位于所述第一区块内的栅极图形和第一伪栅极图形,所述栅极图形对应晶体管形成区的有源区,所述第一伪栅极图形对应晶体管形成区的第一浅沟槽隔离区,在预定面积的区域内所述第一伪栅极图形与栅极图形面积之和等于或大于标准面积;
位于所述第二区域内的第二伪栅极图形,所述第二伪栅极图形对应二极管形成区的极区,在预定面积的区域内所述第二伪栅极图形面积之和等于或大于标准面积。
11.如权利要求10所述的半导体栅极版图,其特征在于,所述二极管形成区还包括第二浅沟槽隔离区,所述极区包括第一极区和围绕所述第一极区的第二极区,所述第二浅沟槽隔离区位于第一极区和第二极区之间、且将第一极区和第二极区隔离。
12.如权利要求11所述的半导体栅极版图,其特征在于,所述第一极区为p极区,则对应的第二极区为n极区;所述第一极区为n极区,则对应的第二极区为p极区。
13.如权利要求10所述的半导体栅极版图,其特征在于,所述第二伪栅极图形的位置对应所述第一极区,且第二伪栅极图形位于第一极区范围之内。
14.如权利要求13所述的半导体栅极版图,其特征在于,所述第二伪栅极图形与第一极区相互临近的边缘间隙距离为100nm~500nm。
15.如权利要求10所述的半导体栅极版图,其特征在于,所述预定面积为M×N的矩形面积,其中M=5微米+0.05×k1微米,N=5微米+0.05×k2微米,k1和k2为大于等于0的整数。
16.如权利要求15所述的半导体栅极版图,其特征在于,所述标准面积为所述预定面积的10%。
17.如权利要求10所述的半导体栅极版图,其特征在于,所述第一伪栅极图形的位置对应第一浅沟槽隔离区,第一伪栅极图形与栅极图形的形状、长度和宽度相同,第一伪栅极图形与相邻的有源区侧边间隙距离为100nm~500nm。
18.如权利要求17所述的半导体栅极版图,其特征在于,晶体管形成区上与第一伪栅极图形对应的位置后续形成第一伪栅极结构,二极管形成区上与第二伪栅极图形对应的位置后续形成第二伪栅极结构,所述第一伪栅极结构和第二伪栅极结构适于作为后续化学机械抛光的停止层。
19.一种半导体结构的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底包括晶体管形成区和二极管形成区,所述晶体管形成区包括第一浅沟槽隔离区和有源区,所述二极管形成区至少包括极区;
采用如权利要求10至权利要求18任一项所述的半导体栅极版图形成若干栅极结构、第一伪栅极结构和第二伪栅极结构,其中,栅极结构位置对应有源区,第一伪栅极结构位置对应第一浅沟槽隔离区,第二伪栅极结构位置对应极区,所述栅极结构、第一伪栅极结构和第二伪栅极结构都包括位于所述半导体衬底表面的介质层和位于所述介质层表面的栅极层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410588199.4A CN105633134B (zh) | 2014-10-28 | 2014-10-28 | 半导体栅极版图及其修正方法、半导体结构形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410588199.4A CN105633134B (zh) | 2014-10-28 | 2014-10-28 | 半导体栅极版图及其修正方法、半导体结构形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105633134A true CN105633134A (zh) | 2016-06-01 |
CN105633134B CN105633134B (zh) | 2019-08-27 |
Family
ID=56047877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410588199.4A Active CN105633134B (zh) | 2014-10-28 | 2014-10-28 | 半导体栅极版图及其修正方法、半导体结构形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105633134B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109740277A (zh) * | 2019-01-11 | 2019-05-10 | 中国科学院微电子研究所 | 一种集成电路版图设计优化方法和系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6455894B1 (en) * | 2000-04-03 | 2002-09-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, method of manufacturing the same and method of arranging dummy region |
CN1599078A (zh) * | 2003-09-15 | 2005-03-23 | 台湾积体电路制造股份有限公司 | 形成具有完全硅化结构的半导体组件及晶体管的方法 |
CN101038918A (zh) * | 2006-03-15 | 2007-09-19 | 恩益禧电子股份有限公司 | 半导体集成电路设备及虚拟图案排列方法 |
KR20090042580A (ko) * | 2007-10-26 | 2009-04-30 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그 제조방법 |
CN101661933A (zh) * | 2008-08-29 | 2010-03-03 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
-
2014
- 2014-10-28 CN CN201410588199.4A patent/CN105633134B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6455894B1 (en) * | 2000-04-03 | 2002-09-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, method of manufacturing the same and method of arranging dummy region |
CN1599078A (zh) * | 2003-09-15 | 2005-03-23 | 台湾积体电路制造股份有限公司 | 形成具有完全硅化结构的半导体组件及晶体管的方法 |
CN101038918A (zh) * | 2006-03-15 | 2007-09-19 | 恩益禧电子股份有限公司 | 半导体集成电路设备及虚拟图案排列方法 |
KR20090042580A (ko) * | 2007-10-26 | 2009-04-30 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그 제조방법 |
CN101661933A (zh) * | 2008-08-29 | 2010-03-03 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109740277A (zh) * | 2019-01-11 | 2019-05-10 | 中国科学院微电子研究所 | 一种集成电路版图设计优化方法和系统 |
Also Published As
Publication number | Publication date |
---|---|
CN105633134B (zh) | 2019-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111900164B (zh) | 半导体结构及制备方法 | |
CN102790055B (zh) | Dram结构及其制造方法与ic结构及其制造方法 | |
CN105720058A (zh) | 用于HKMG CMOS技术的嵌入式多晶SiON CMOS或NVM的边界方案 | |
CN102339830A (zh) | 半导体器件及其制造方法 | |
US9773778B2 (en) | Semiconductor device, related manufacturing method, and related electronic device | |
TW201727830A (zh) | 半導體裝置 | |
CN102214572B (zh) | 在制造平面双极型晶体管中的间隔物形成 | |
US10083865B2 (en) | Partial spacer for increasing self aligned contact process margins | |
CN110301045A (zh) | 用于制造三维存储结构的方法、三维存储结构、三维存储器件和电子设备 | |
CN102931089B (zh) | Ldmos器件及其制造方法 | |
TWI477018B (zh) | 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法 | |
CN105633021A (zh) | 半导体元件的制造方法 | |
CN105633134A (zh) | 半导体栅极版图及其修正方法、半导体结构形成方法 | |
CN103208495B (zh) | 半导体装置及其制造方法 | |
TW201349353A (zh) | 電晶體元件及其製造方法 | |
CN102832113B (zh) | 导电接头的制造方法 | |
US20230103902A1 (en) | Semiconductor device with buried bit line and preparation method thereof | |
CN105097662A (zh) | 一种半导体器件及其制造方法、电子装置 | |
TWI479654B (zh) | 電晶體結構、形成電晶體結構之方法、以及含有電晶體結構之系統 | |
TWI613708B (zh) | 半導體元件及其製造方法 | |
US11068635B2 (en) | Method of designing a mask and method of manufacturing a semiconductor device using the same | |
US10680120B2 (en) | Semiconductor device and method for manufacturing the same | |
CN108321211A (zh) | Tmbs半导体器件及其制作方法、电子装置 | |
CN112614849A (zh) | 三维存储器结构及其制备方法 | |
CN101630680A (zh) | 半导体装置及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |