CN105633103A - 一种阵列基板、显示装置及阵列基板的制作方法 - Google Patents
一种阵列基板、显示装置及阵列基板的制作方法 Download PDFInfo
- Publication number
- CN105633103A CN105633103A CN201610224746.XA CN201610224746A CN105633103A CN 105633103 A CN105633103 A CN 105633103A CN 201610224746 A CN201610224746 A CN 201610224746A CN 105633103 A CN105633103 A CN 105633103A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode layer
- array substrate
- grid
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 238000009413 insulation Methods 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 304
- 239000000463 material Substances 0.000 claims description 34
- 239000011241 protective layer Substances 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000012774 insulation material Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 25
- 230000008021 deposition Effects 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 6
- 229910004205 SiNX Inorganic materials 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000013508 migration Methods 0.000 abstract 1
- 230000005012 migration Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000013499 data model Methods 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板、显示装置及阵列基板的制作方法，属于显示技术领域。阵列基板包括栅极层、栅绝缘层、第一有源层、ITO像素电极层、源漏电极层、保护层、公共电极层，阵列基板还包括第二有源层，栅绝缘层覆盖在栅极层上，第一有源层、源漏电极层和ITO像素电极层覆盖在栅绝缘层上；源漏电极层覆盖在第一有源层上，第二有源层覆盖在源漏电极层和第一有源层上；保护层覆盖在源漏电极层、第二有源层和ITO像素电极层上，公共电极层覆盖在保护层上。本发明在制作阵列基板时，在一层有源层的基础上还另外增加了另一层有源层与源漏电极层搭接，由栅极驱动双层有源层，实现了双层A-Si载流子驱动，提升了A-Si载流子的迁移率。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板、显示装置及阵列基板的制作方法。
背景技术
随着显示技术的不断发展与进步，TFT-LCD(ThinTilmTransistor-LiquidCrystalDisplay,薄膜晶体管液晶显示器)产品不断推陈出新。具备高PPI(PixelsPerInch，像素密度)、高透过率、宽视角、低能耗等产品特性的TFT-LCD产品广泛受到市场的青睐。而对于TFT-LCD产品来讲，其A-Si载流子迁移率的高低对其产品特性有着重要的影响。
目前，高新车间已经采用LTPS(LowTemperaturePoly-silicon)，低温多晶硅)技术、Oxide技术、IGZO(IndiumGalliumZincOxide,铟镓锌氧化物)技术来提升载流子迁移率。但相比新厂言而言，现阶段国内大部分车间为了节省进行设备改造的昂贵费用，依旧选用A-Si半导体材料形成载流子。因此，在不进行半导体材料更换的前提下，如何有效提高A-Si载流子的迁移率，以满足市场对于产品的特性需求，成为了本领域技术人员较为关注的一个问题。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种阵列基板、显示装置及阵列基板的制作方法。所述技术方案如下：
第一方面，提供了一种阵列基板，包括栅极层、栅绝缘层、第一有源层、ITO(IndiumTinOxides，铟锡氧化物)像素电极层、源漏电极层、保护层、公共电极层，所述阵列基板还包括第二有源层，
所述栅绝缘层覆盖在所述栅极层上，所述第一有源层、所述源漏电极层和所述ITO像素电极层覆盖在所述栅绝缘层上；
所述源漏电极层覆盖在所述第一有源层上，所述第二有源层覆盖在所述源漏电极层和所述第一有源层上；
所述保护层覆盖在所述源漏电极层、所述第二有源层和所述ITO像素电极层上，所述公共电极层覆盖在所述保护层上。
可选地，所述第一有源层包括第一半导体材料层和第一绝缘材料层，所述第二有源层包括第二半导体材料层和第二绝缘材料层，
所述第一绝缘材料层覆盖在所述第一半导体材料层上；
所述第二绝缘材料层覆盖在所述源漏电极层上，所述第二半导体材料层覆盖在所述第二绝缘材料层和所述第一半导体材料层上。
可选地，所述公共电极层与所述栅极层通过所述保护层和所述栅绝缘层上的过孔相连。
可选地，所述公共电极层包括栅极引线，所述栅极层包括栅极驱动电路，
所述栅极引线通过所述过孔与所述栅极驱动电路相连。
可选地，所述绝缘材料为N+、SiNx；所述半导体材料为A-Si。
第二方面，提供了一种显示装置，所述显示装置包括上述权利要求所述的阵列基板。
第三方面，提供了一种阵列基板的制作方法，应用于上述权利要求所述的阵列基板，所述方法包括：
在栅极层上覆盖栅绝缘层，在栅绝缘层上覆盖源漏电极层、ITO像素电极层和第一有源层；
在所述源漏电极层和所述第一有源层上覆盖第二有源层；
在所述源漏电极层、所述第二有源层和所述ITO像素电极层上覆盖保护层，在所述保护层上覆盖公共电极层。
可选地，所述在所述源漏电极层和所述第一有源层上覆盖第二有源层，包括：
在所述源漏电极层上依次进行绝缘材料的沉积、光刻和刻蚀步骤，形成第二绝缘材料层；
在所述第二绝缘材料层、第一半导体材料层上依次进行半导体材料的沉积、光刻和刻蚀步骤，形成第二半导体材料层。
可选地，所述方法还包括：
在所述保护层和所述栅绝缘层上打孔，通过所述保护层和所述栅绝缘层上的过孔将所述公共电极和所述栅极层连接在一起。
可选地，所述方法还包括：
在所述公共电极层设计栅极引线。
可选地，所述通过所述保护层和所述栅绝缘层上的过孔将所述公共电极和所述栅极层连接在一起，包括：
通过所述过孔，将所述栅极引线和所述栅极层的栅极驱动电路并联在一起。
本发明实施例提供的技术方案带来的有益效果是：
在制作阵列基板时，在一层有源层的基础上还另外增加了另一层有源层与源漏电极层搭接，由栅极驱动双层有源层，实现了双层A-Si载流子驱动，提升了A-Si载流子的迁移率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A是本发明实施例提供的一种阵列基板的结构示意图；
图1B是本发明实施例提供的一种阵列基板的结构示意图；
图1C是本发明实施例提供的一种阵列基板的结构示意图；
图1D是本发明实施例提供的一种阵列基板的结构示意图；
图2是本发明实施例提供的一种阵列件的制作方法流程图；
图3A是本发明实施例提供的一种阵列基板的结构示意图；
图3B是本发明实施例提供的一种阵列基板的结构示意图；
图3C是本发明实施例提供的一种阵列基板的结构示意图；
图3D是本发明实施例提供的一种阵列基板的结构示意图；
图3E是本发明实施例提供的一种阵列基板的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1A是本发明实施例提供的一种阵列基板的结构示意图。参见图1A，该阵列基板包括栅极层(Gate层)101、栅绝缘层(GI层)102、第一有源层103、ITO像素电极层104、源漏电极层(SD层)105、保护层(PVX层)106、公共电极层107。
其中，栅绝缘层102的材质通常为SiO2或SiNx，在栅极层101的下表面还铺设了玻璃基板。保护层106为钝化层。栅极层101覆盖在玻璃基板上。其中，ITO是铟锡氧化物的英文缩写，它是一种透明的导电体。通过调整铟和锡的比例、沉积方法、氧化程度以及晶粒的大小可以调整这种物质的性能。薄的ITO材料透明性好，但是阻抗高；厚的ITO材料透明性差，但是阻抗低。
在本发明实施例中，为了在不进行半导体材料更换的前提下，可以有效提高A-Si载流子的迁移率，如图1A所示，该阵列基板还包括第二有源层108。也即，在原始的一层有源层的基础上，另外增加了一层有源层，两层有源层均连接到源漏电极层105，以实现双层有源层的驱动。
参见图1A，在增设了第二有源层108后，阵列基板中各个层的设置如下：栅绝缘层102覆盖在栅极层101上，第一有源层103、源漏电极层105和ITO像素电极层104覆盖在栅绝缘层102上。源漏电极层105覆盖在第一有源层103上，第二有源层108覆盖在源漏电极层105和第一有源层103上。保护层106覆盖在源漏电极层105、第二有源层108和ITO像素电极层104上，公共电极层107覆盖在保护层106上。
在本发明实施例中有源层的构成如图1B所示，第一有源层103包括第一半导体材料层103a和第一绝缘材料层103b，第二有源层108包括第二半导体材料层108a和第二绝缘材料层108b。
其中，第一绝缘材料层103b覆盖在第一半导体材料层103a上；第二绝缘材料层108b覆盖在源漏电极层105上，第二半导体材料层108a覆盖在第二绝缘材料层108b和第一半导体材料层103a上。对于两个有源层来讲，绝缘材料均为N+、SiNx；半导体材料均为A-Si。
在本发明实施例中除了另外增加一层有源层来提高A-Si载流子的迁移率外，还提出了在公共电极层107设计栅极引线，并将该栅极引线与栅极层101并联搭接，以共同驱动双有源层，实现栅极双驱动，进一步地提高了A-Si载流子的迁移率。也即，一般常规设计下为了防止阵列基板中公共电极层107与栅极层101产生电场，进而影响阵列基板的充电率、液晶翻转等，通常对公共电极层107进行掏空设计。而在本发明实施例中由于需要采用公共电极层107对A-Si载流子进行驱动，所以不进行掏空设计，且还需要在栅绝缘层102和保护层106上进行打孔操作，从而实现栅极层101与公共电极层107中栅极的搭接，这样栅极信号便可以给到公共电极层107的栅极线，达到共同驱动双有源层的目的，详细如下：
如图1C所示，公共电极层107与栅极层101通过保护层106和栅绝缘层102上的过孔相连。在打孔时，可通过湿法刻蚀或干法刻蚀在保护层106和栅绝缘层102上形成过孔，本发明实施例对此不进行具体限定。比如，在刻蚀好具有过孔结构的栅绝缘层102后，在过孔结构对应的位置进行与过孔结构相同的刻蚀，最后进程同样具有过孔结构的保护层106。此外，如图1D所示，在公共电极层107中还设计了栅极引线107a。栅极引线107a通过过孔109与栅极层101包括的栅极驱动电路(GOA)101a相连，共同驱动双有源层，实现对有源层的双驱动。
本发明实施例提供的的阵列基板，在一层有源层的基础上还另外增加了另一层有源层与源漏电极层搭接，由栅极驱动双层有源层，实现了双层A-Si载流子驱动，提升了A-Si载流子的迁移率；此外，还在公共电极层设计了栅极引线，并将该栅极引线与栅极层并联搭接，共同驱动双有源层，实现了栅极双驱动，进一步地提高了A-Si载流子的迁移率。
本发明实施例还提供了一种显示装置，该显示装置包括上一个实施例所示的触摸屏。该显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、台式电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例提供的的显示装置，在一层有源层的基础上还另外增加了另一层有源层与源漏电极层搭接，由栅极驱动双层有源层，实现了双层A-Si载流子驱动，提升了A-Si载流子的迁移率；此外，还在公共电极层设计了栅极引线，并将该栅极引线与栅极层并联搭接，共同驱动双有源层，实现了栅极双驱动，进一步地提高了A-Si载流子的迁移率。
图2是本发明实施例提供的一种阵列基板的制作方法流程图，应用于上述权利要求所示的阵列基板。参见图2，本发明实施例提供的方法流程包括：
201、在栅极层上覆盖栅绝缘层，在栅绝缘层上覆盖源漏电极层、ITO像素电极层和第一有源层。
在本发明实施例中，在栅极层上覆盖栅绝缘层，在栅绝缘层上覆盖源漏电极层和第一有源层后，阵列基板的结构如图3A所示。图3A为正常工艺流程完成第一有源层中第一绝缘材料层N+的刻蚀后的阵列基板剖面图。图3B为进行第一绝缘材料层N+的刻蚀前，进行第一绝缘材料层N+的沉积后的阵列基板剖面图。一般情况下，按照正常流程来讲，接下来需要进行保护层的沉积、光刻和刻蚀，以形成保护层。但本发明实施例为了提高A-Si载流子的迁移率，在此作出修改，在栅极层上覆盖栅绝缘层，在栅绝缘层上覆盖源漏电极层和第一有源层后，并不直接进行保护层的沉积、光刻和刻蚀，而是另增一层有源层，即第二有源层。
202、在源漏电极层和第一有源层上覆盖第二有源层。
在本发明实施例中，在源漏电极层和第一有源层上覆盖第二有源层时，具体采取下述方式实现：参见图3C，在源漏电极层上依次进行绝缘材料N+、SiNx的沉积、光刻和刻蚀步骤，形成第二绝缘材料层；第二绝缘材料层形成后阵列基板的结构如图3D所示。进一步地，参见图3E，在第二绝缘材料层、第一半导体材料层上依次进行半导体材料A-Si的沉积、光刻和刻蚀步骤，形成第二半导体材料层。
其中，光刻步骤主要分为涂胶、对准和曝光、显影等子步骤；刻蚀步骤可采取X射线刻蚀、超紫外线刻蚀或电子束刻蚀等技术，本发明实施例对此不进行具体限定，可参考现有技术实现。其中，刻蚀步骤既可以采用干法刻蚀，也可以采用湿法刻蚀，本发明实施例对此不进行具体限定。
203、在源漏电极层、第二有源层和ITO像素电极层上覆盖保护层，在保护层上覆盖公共电极层。
在本公开实施例中，在增设了第二有源层后，即可进行ITO像素电极层、保护层和公共电极层等各层的工序，最终阵列基板的结构如图1所示。
在本发明实施例中，除了另外增加一层有源层来提高A-Si载流子的迁移率外，还提出了在公共电极层107设计栅极引线，并将该栅极引线与栅极层101并联搭接，共同驱动双有源层，实现栅极双驱动，以进一步地提高了A-Si载流子的迁移率。也即，本发明实施例提供的方法还包括：在保护层和栅绝缘层上打孔，通过保护层和栅绝缘层上的过孔将公共电极和栅极层连接在一起。在公共电极层设计栅极引线。其中，通过保护层和栅绝缘层上的过孔将公共电极和栅极层连接在一起，包括：通过过孔，将栅极引线和栅极层的栅极驱动电路并联在一起。这样便实现了双栅极共同驱动双有源层，可以显著提高A-Si载流子的迁移率。
本发明实施例提供的方法，制作阵列基板时，在一层有源层的基础上还另外增加了另一层有源层与源漏电极层搭接，由栅极驱动双层有源层，实现了双层A-Si载流子驱动，提升了A-Si载流子的迁移率；此外，还在公共电极层设计了栅极引线，并将该栅极引线与栅极层并联搭接，共同驱动双有源层，实现了栅极双驱动，进一步地提高了A-Si载流子的迁移率。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种阵列基板，包括栅极层、栅绝缘层、第一有源层、铟锡氧化物ITO像素电极层、源漏电极层、保护层、公共电极层，其特征在于，所述阵列基板还包括第二有源层，
所述栅绝缘层覆盖在所述栅极层上，所述第一有源层、所述源漏电极层和所述ITO像素电极层覆盖在所述栅绝缘层上；
所述源漏电极层覆盖在所述第一有源层上，所述第二有源层覆盖在所述源漏电极层和所述第一有源层上；
所述保护层覆盖在所述源漏电极层、所述第二有源层和所述ITO像素电极层上，所述公共电极层覆盖在所述保护层上。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一有源层包括第一半导体材料层和第一绝缘材料层，所述第二有源层包括第二半导体材料层和第二绝缘材料层，
所述第一绝缘材料层覆盖在所述第一半导体材料层上；
所述第二绝缘材料层覆盖在所述源漏电极层上，所述第二半导体材料层覆盖在所述第二绝缘材料层和所述第一半导体材料层上。
3.根据权利要求1所述的阵列基板，其特征在于，所述公共电极层与所述栅极层通过所述保护层和所述栅绝缘层上的过孔相连。
4.根据权利要求3所述的阵列基板，其特征在于，所述公共电极层包括栅极引线，所述栅极层包括栅极驱动电路，
所述栅极引线通过所述过孔与所述栅极驱动电路相连。
5.根据权利要求2所述的阵列基板，其特征在于，所述绝缘材料为N+、SiNx；所述半导体材料为A-Si。
6.一种显示装置，其特征在于，所述显示装置包括上述权利要求1至5所述的阵列基板。
7.一种阵列基板的制作方法，应用于上述权利要求1至5所述的阵列基板，其特征在于，所述方法包括：
在栅极层上覆盖栅绝缘层，在栅绝缘层上覆盖源漏电极层、铟锡氧化物ITO像素电极层和第一有源层；
在所述源漏电极层和所述第一有源层上覆盖第二有源层；
在所述源漏电极层、所述第二有源层和所述ITO像素电极层上覆盖保护层，在所述保护层上覆盖公共电极层。
8.根据权利要求7所述的方法，其特征在于，所述在所述源漏电极层和所述第一有源层上覆盖第二有源层，包括：
在所述源漏电极层上依次进行绝缘材料的沉积、光刻和刻蚀步骤，形成第二绝缘材料层；
在所述第二绝缘材料层、第一半导体材料层上依次进行半导体材料的沉积、光刻和刻蚀步骤，形成第二半导体材料层。
9.根据权利要求7所述的方法，其特征在于，所述方法还包括：
在所述保护层和所述栅绝缘层上打孔，通过所述保护层和所述栅绝缘层上的过孔将所述公共电极和所述栅极层连接在一起。
10.根据权利要求9所述的方法，其特征在于，所述方法还包括：
在所述公共电极层设计栅极引线。
11.根据权利要求10所述的方法，其特征在于，所述通过所述保护层和所述栅绝缘层上的过孔将所述公共电极和所述栅极层连接在一起，包括：
通过所述过孔，将所述栅极引线和所述栅极层的栅极驱动电路并联在一起。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610224746.XA CN105633103B (zh) | 2016-04-12 | 2016-04-12 | 一种阵列基板、显示装置及阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610224746.XA CN105633103B (zh) | 2016-04-12 | 2016-04-12 | 一种阵列基板、显示装置及阵列基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105633103A true CN105633103A (zh) | 2016-06-01 |
| CN105633103B CN105633103B (zh) | 2018-12-18 |
Family
ID=56047855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610224746.XA Active CN105633103B (zh) | 2016-04-12 | 2016-04-12 | 一种阵列基板、显示装置及阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105633103B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109390410A (zh) * | 2017-08-04 | 2019-02-26 | 乐金显示有限公司 | 薄膜晶体管及包括薄膜晶体管的显示装置 |
| CN109427287A (zh) * | 2017-08-29 | 2019-03-05 | 昆山国显光电有限公司 | 适用于高像素密度的像素驱动电路、像素结构和制作方法 |
| CN113299666A (zh) * | 2021-05-07 | 2021-08-24 | 武汉华星光电技术有限公司 | 显示面板及其驱动方法、显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202009000U (zh) * | 2010-12-16 | 2011-10-12 | 京东方科技集团股份有限公司 | 阵列基板及液晶显示器 |
| US20120256168A1 (en) * | 2011-04-08 | 2012-10-11 | Samsung Electronics Co., Ltd. | Semiconductor Devices And Methods Of Manufacturing The Same |
| US20140008646A1 (en) * | 2012-07-04 | 2014-01-09 | E Ink Holdings Inc. | Transistor and manufacturing method thereof |
-
2016
- 2016-04-12 CN CN201610224746.XA patent/CN105633103B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202009000U (zh) * | 2010-12-16 | 2011-10-12 | 京东方科技集团股份有限公司 | 阵列基板及液晶显示器 |
| US20120256168A1 (en) * | 2011-04-08 | 2012-10-11 | Samsung Electronics Co., Ltd. | Semiconductor Devices And Methods Of Manufacturing The Same |
| US20140008646A1 (en) * | 2012-07-04 | 2014-01-09 | E Ink Holdings Inc. | Transistor and manufacturing method thereof |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109390410A (zh) * | 2017-08-04 | 2019-02-26 | 乐金显示有限公司 | 薄膜晶体管及包括薄膜晶体管的显示装置 |
| CN109390410B (zh) * | 2017-08-04 | 2021-10-26 | 乐金显示有限公司 | 薄膜晶体管及包括薄膜晶体管的显示装置 |
| CN109427287A (zh) * | 2017-08-29 | 2019-03-05 | 昆山国显光电有限公司 | 适用于高像素密度的像素驱动电路、像素结构和制作方法 |
| US10997911B2 (en) | 2017-08-29 | 2021-05-04 | Kunshan Go-Visionox Opto-Electronics Co., Ltd. | Pixel driving circuit, pixel structure and manufacturing method thereof |
| CN113299666A (zh) * | 2021-05-07 | 2021-08-24 | 武汉华星光电技术有限公司 | 显示面板及其驱动方法、显示装置 |
| CN113299666B (zh) * | 2021-05-07 | 2023-02-28 | 武汉华星光电技术有限公司 | 显示面板及其驱动方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105633103B (zh) | 2018-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106684155B (zh) | 双栅薄膜晶体管及其制备方法、阵列基板及显示装置 | |
| CN102636927B (zh) | 阵列基板及其制造方法 | |
| CN104393000B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103178021B (zh) | 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板 | |
| CN103941488A (zh) | 一种边缘场型液晶显示装置、阵列基板及其制造方法 | |
| CN103309108A (zh) | 阵列基板及其制造方法、显示装置 | |
| JPWO2007086368A1 (ja) | 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置 | |
| CN106932990A (zh) | 显示面板、显示装置及显示面板的制作方法 | |
| US10989971B2 (en) | Array substrate and maintenance method therefor, and display apparatus | |
| CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103325792A (zh) | 一种阵列基板及制备方法、显示装置 | |
| US10381384B2 (en) | Array substrate, method for manufacturing array substrate, display panel and display device | |
| CN102088025A (zh) | 薄膜晶体管基板及其制造方法 | |
| US8115215B2 (en) | Array substrate and method for manufacturing the same | |
| CN102969311B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103309105A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN105633103A (zh) | 一种阵列基板、显示装置及阵列基板的制作方法 | |
| CN104133313A (zh) | 阵列基板及其制备方法、液晶显示装置 | |
| CN104779203B (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN103117283B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN109828395A (zh) | 一种阵列基板及其制造方法 | |
| TW200428086A (en) | LCD device and manufacturing method thereof | |
| CN103995408A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN100552519C (zh) | 半穿透反射式液晶显示阵列基板的像素结构及制造方法 | |
| CN203455564U (zh) | 阵列基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |