CN105610545A - 一种基于fpga的ft3自适应解码系统及方法 - Google Patents

一种基于fpga的ft3自适应解码系统及方法 Download PDF

Info

Publication number
CN105610545A
CN105610545A CN201510969670.9A CN201510969670A CN105610545A CN 105610545 A CN105610545 A CN 105610545A CN 201510969670 A CN201510969670 A CN 201510969670A CN 105610545 A CN105610545 A CN 105610545A
Authority
CN
China
Prior art keywords
code
module
fpga
self
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510969670.9A
Other languages
English (en)
Other versions
CN105610545B (zh
Inventor
白世军
陈凯
李毅
孔庆霞
马亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China XD Electric Co Ltd
Original Assignee
China XD Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China XD Electric Co Ltd filed Critical China XD Electric Co Ltd
Priority to CN201510969670.9A priority Critical patent/CN105610545B/zh
Publication of CN105610545A publication Critical patent/CN105610545A/zh
Application granted granted Critical
Publication of CN105610545B publication Critical patent/CN105610545B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/835—Timestamp
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供一种能够接收和解码当前确定的所有FT3帧格式，移植性强，应用范围广的基于FPGA的FT3自适应解码系统及方法。所述的方法通过采用接收到的FT3码流自身的码元速率对其进行解码和校正，从而能够避免外部输入码元的限制和影响，能够适应不同速率的FT3，根据FT3有效数据的第一字节表示的FT3报文类型可以识别现阶段所有已经定义并普遍使用的FT3帧格式；能够用于合并单元解码采集器发送的采样值数据及合并单元级联发送的采样信息；码元质量高，解码准确。所述的系统基于FPGA进行实现，具有良好的扩展性和实时性、结构简单、功耗低和开发周期短、成本低；通过模块化的设置易于调试查找问题，具有较强的可移植性。

Description

一种基于FPGA的FT3自适应解码系统及方法
技术领域
本发明涉及电力通讯行业领域，具体为一种基于FPGA的FT3自适应解码系统及方法。
背景技术
IEC61850规约是构成智能化变电站网络通信平台的基础。其中遵循DL/T282-2012规定的合并单元与采集器之间的数据传输协议以及Q/GDW441规定的合并单元级联通信协议IEC60044-8，这些通信协议参照FT3帧格式采用曼彻斯特编码和CRC校验，只是帧长度不一，通道定义不同，传输速率有差异。
中国专利201310452276“一种基于FPGA的FT3接收电路”中FPGA处理模块生成时间戳，与FT3数据一同发送至通信控制模块，通信控制模块向CPU输出中断触发信号，通知CPU和通信控制模块交互FT3数据，同时根据FT3数据的样本计数器判断产生一个恢复同步采样的秒脉冲通过通信控制模块输出用于分析电子式互感器的比差和角差，并在解码FT3数据时，将时间戳及完整一帧FT3数据通过以太网模块发送出去。该专利重点突出其能分析电子式互感器输出的FT3信号的完整性及时间离散度，接收FT3类型单一，使用范围有限。
发明内容
针对现有技术中存在的问题，本发明提供一种能够接收和解码当前确定的所有FT3帧格式，移植性强，应用范围广的基于FPGA的FT3自适应解码系统及方法。
本发明是通过以下技术方案来实现：
一种基于FPGA的FT3自适应解码方法，包括如下步骤，
步骤1，将接收到的FT3码流进行滤波处理后得到过滤后的FT3码流；
步骤2，用内部晶振时钟对过滤后的FT3码流中的码元上下跳变时间进行计数，通过公式运算确定FT3发送速率，根据发送速率确定FT3发送时钟；
步骤3，根据FT3发送时钟生成接收时钟；用接收时钟对过滤后的FT3码流进行扫描采样；
若扫描到前导符则判断收到FT3并记下时间戳，开始采集FT3帧协议，判断FT3报文类型并缓存，从而采样接收到FT3有效数据；
若没有则继续扫描前导符；
步骤4，将FT3有效数据和CRC校验码通过曼彻斯特解码后分别得到CRC码和解码后的CRC校验码，将CRC码和解码后的CRC校验码对比校验是否接收误码，在最后一组CRC校验结束后给出解码结束标志信号，并将校验结果进行存储，提供存储数据的读取。
优选的，步骤1中，滤波时，通过内部晶振时钟对FT3码流进行整理，使其码元持续及跳变稳定均衡。
优选的，步骤2中，FT3发送速率为f/(C1+1)；其中，C1为单个码元“0”或“1”的平均计数值，f为内部晶振时钟频率。
优选的，步骤3中扫描采样时，采用接收时钟对同一码元进行三次采样，在三次采样中选择至少有两次相同的值为采样值。
优选的，步骤4中，进行存储时根据FT3报文类型在存储介质中存入相应的接收FT3时间戳、FT3有效数据及其校验结果。
本发明一种基于FPGA的FT3自适应解码系统，包括依次连接的滤波模块，速率提取模块，前导符扫描模块，曼彻斯特解码模块，CRC校验模块和数据存储模块；
滤波模块用于对接收到的FT3码流进行滤波处理；
速率提取模块用于根据码元跳变确定FT3的传输速率，进而确定FT3发送时钟；
前导符扫描模块用于根据FT3发送时钟生成的接收时钟，确定数据帧的有效起始，标注接收时间戳；
曼彻斯特解码模块用于采样接收有效数据帧的信息，同时进行曼彻斯特解码并缓存；
CRC校验模块，将曼彻斯特解码的采样值信息和CRC校验码生成CRC码与解码后的CRC校验码比对校验是否存在误码，并在最后一组CRC校验结束后给出解码结束标志信号；
数据存储模块用于存储FT3时间戳、FT3有效数据及其校验结果。
与现有技术相比，本发明具有以下有益的技术效果：
本发明所述的方法通过采用接收到的FT3码流自身的码元速率对其进行解码和校正，从而能够避免外部输入码元的限制和影响，能够适应不同速率的FT3，根据FT3有效数据的第一字节表示的FT3报文类型可以识别现阶段所有已经定义并普遍使用的FT3帧格式；能够用于合并单元解码采集器发送的采样值数据及合并单元级联发送的采样信息；通过过滤模块进行滤波处理，提高码元质量，提高其解码的准确性；同时基于FPGA进行实现，具有良好的扩展性和实时性、开发周期短、成本低。
进一步的，通过对采样接收FT3码流的三选其二的方法降低误码率，避免了直接一次采集解码出现的高误码的机率；大大提高了采样的准确性，降低了出错的机率，通过长达48小时的监控未出现误码和丢帧现象。
本发明所述的系统基于FPGA进行实现，具有良好的扩展性和实时性、结构简单、功耗低和开发周期短、成本低；通过模块化的设置易于调试查找问题，具有较强的可移植性。
附图说明
图1为本发明实例中所述系统的原理模块示意图。
图2为本发明实例中码元跳变计数示意图。
图3为本发明实例中三次采样示意图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明一种基于FPGA的FT3自适应解码系统，如图1所示，其包括滤波模块，速率提取模块，前导符扫描模块，曼彻斯特解码模块，CRC校验模块和数据存储模块；滤波模块用于削减干扰，滤除杂波，提高码流品质；速率提取模块，根据码元跳变确定FT3的传输速率；前导符扫描模块，确定数据帧的有效起始，标注接收时间戳；曼彻斯特解码模块，采样接收有效数据帧的信息，同时进行曼彻斯特解码并缓存；CRC校验模块，将解码的采样值信息生成CRC码与解码所得的CRC比对校验是否误码，在最后一组CRC校验结束后给出解码结束标志信号；数据存储模块，用来存储FT3时间戳、数据及其校验结果。该解码系统可识别不同FT3数据帧长度和格式，可用于合并单元解码采集器发送的采样值数据及合并单元级联发送的采样信息；其基于FPGA实现，具有良好的扩展性和实时性、结构简单、功耗低和开发周期短、成本低的优点。其详细步骤如下：
(1)将接收到的FT3码流进行滤波处理，提高码元质量；滤波时，通过内部晶振时钟对码流进行整理，使其码元持续及跳变稳定均衡；
(2)用内部晶振时钟计数码元上下跳变时间确定FT3发送时钟；如图2所示，其中，计数值有C1、C2，C1<C2，C1为单个码元“0”或“1”的平均计数值，C2为连续码元“00”或“11”得平均计数值，晶振时钟频率为f，则得到曼码码元持续时间(C1+1)/f，FT3波特率为f/2(C1+1)；FT3发送速率为f/(C1+1)，是曼码码元持续时间的倒数，是FT3波特率的2倍；
(3)根据FT3发送时钟产生接收时钟对同一码元进行三次采样，根据“三选其二”的方法确定最终采样结果；“三选其二”是指三次采样选择至少有两次相同的值为采样值，三次采样结果如图3所示；
扫描FT3码流，当其采集到FT3前导符，判断收到FT3并记下时间戳，开始采集FT3帧协议，否则继续扫描前导符；
(4)对采集到的FT3有效数据及CRC校验码进行曼彻斯特解码并缓存，将FT3有效数据生成CRC码与解码得到的CRC码对比校验是否接收误码，在最后一组CRC校验结束后给出解码结束标志信号；最后将时间戳、接收到的FT3及其校验结果存入存储模块等待其他模块读取。
本发明能够适应不同波特率的FT3，识别帧长度不同的FT3帧格式。其基于FPGA实现，具有良好的扩展性和实时性、结构简单、功耗低和开发周期短、成本低的优点。本发明模块化，易于调试查找问题，具有较强的可移植性。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (6)

1.一种基于FPGA的FT3自适应解码方法，其特征在于，包括如下步骤，
步骤1，将接收到的FT3码流进行滤波处理后得到过滤后的FT3码流；
步骤2，用内部晶振时钟对过滤后的FT3码流中的码元上下跳变时间进行计数，通过公式运算确定FT3发送速率，根据发送速率确定FT3发送时钟；
步骤3，根据FT3发送时钟生成接收时钟；用接收时钟对过滤后的FT3码流进行扫描采样；
若扫描到前导符则判断收到FT3并记下时间戳，开始采集FT3帧协议，判断FT3报文类型并缓存，从而采样接收到FT3有效数据；
若没有则继续扫描前导符；
步骤4，将FT3有效数据和CRC校验码通过曼彻斯特解码后分别得到CRC码和解码后的CRC校验码，将CRC码和解码后的CRC校验码对比校验是否接收误码，在最后一组CRC校验结束后给出解码结束标志信号，并将校验结果进行存储，提供存储数据的读取。
2.根据权利要求1所述的一种基于FPGA的FT3自适应解码方法，其特征在于，步骤1中，滤波时，通过内部晶振时钟对FT3码流进行整理，使其码元持续及跳变稳定均衡。
3.根据权利要求1所述的一种基于FPGA的FT3自适应解码方法，其特征在于，步骤2中，FT3发送速率为f/(C1+1)；
其中，C1为单个码元0或1的平均计数值，f为内部晶振时钟频率。
4.根据权利要求1所述的一种基于FPGA的FT3自适应解码方法，其特征在于，步骤3中扫描采样时，采用接收时钟对同一码元进行三次采样，在三次采样中选择至少有两次相同的值为采样值。
5.根据权利要求1所述的一种基于FPGA的FT3自适应解码方法，其特征在于，步骤4中，进行存储时根据FT3报文类型在存储介质中存入相应的接收FT3时间戳、FT3有效数据及其校验结果。
6.一种基于FPGA的FT3自适应解码系统，其特征在于，包括依次连接的滤波模块，速率提取模块，前导符扫描模块，曼彻斯特解码模块，CRC校验模块和数据存储模块；
滤波模块用于对接收到的FT3码流进行滤波处理；
速率提取模块用于根据码元跳变确定FT3的传输速率，进而确定FT3发送时钟；
前导符扫描模块用于根据FT3发送时钟生成的接收时钟，确定数据帧的有效起始，标注接收时间戳；
曼彻斯特解码模块用于采样接收有效数据帧的信息，同时进行曼彻斯特解码并缓存；
CRC校验模块，将曼彻斯特解码的采样值信息和CRC校验码生成CRC码与解码后的CRC校验码比对校验是否存在误码，并在最后一组CRC校验结束后给出解码结束标志信号；
数据存储模块用于存储FT3时间戳、FT3有效数据及其校验结果。
CN201510969670.9A 2015-12-21 2015-12-21 一种基于fpga的ft3自适应解码系统及方法 Active CN105610545B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510969670.9A CN105610545B (zh) 2015-12-21 2015-12-21 一种基于fpga的ft3自适应解码系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510969670.9A CN105610545B (zh) 2015-12-21 2015-12-21 一种基于fpga的ft3自适应解码系统及方法

Publications (2)

Publication Number Publication Date
CN105610545A true CN105610545A (zh) 2016-05-25
CN105610545B CN105610545B (zh) 2019-01-01

Family

ID=55990102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510969670.9A Active CN105610545B (zh) 2015-12-21 2015-12-21 一种基于fpga的ft3自适应解码系统及方法

Country Status (1)

Country Link
CN (1) CN105610545B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106357368A (zh) * 2016-07-26 2017-01-25 吉林省电力科学研究院有限公司 基于fpga的ft3帧的发送方法及装置
CN108072779A (zh) * 2017-12-20 2018-05-25 福建利利普光电科技有限公司 一种数字示波器can总线波特率自动识别方法
CN111181995A (zh) * 2020-01-03 2020-05-19 云南电网有限责任公司电力科学研究院 一种基于ft3协议的报文解码方法及系统
CN113364738A (zh) * 2021-05-08 2021-09-07 武汉中元华电科技股份有限公司 基于低速时钟的高速ft3报文动态自适应接收方法及系统
CN114844954A (zh) * 2021-01-15 2022-08-02 南方电网科学研究院有限责任公司 一种传输协议转换方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545925A (zh) * 2013-09-27 2014-01-29 广东电网公司电力科学研究院 一种基于fpga的ft3接收电路
CN103595505A (zh) * 2013-11-08 2014-02-19 武汉中元华电科技股份有限公司 一种任意码率ft3帧的动态自适应解码装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545925A (zh) * 2013-09-27 2014-01-29 广东电网公司电力科学研究院 一种基于fpga的ft3接收电路
CN103595505A (zh) * 2013-11-08 2014-02-19 武汉中元华电科技股份有限公司 一种任意码率ft3帧的动态自适应解码装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
黄灿英: "基于IEC61850标准的合并单元的研究", 《中国优秀硕学位论文全文数据库工程科技辑II》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106357368A (zh) * 2016-07-26 2017-01-25 吉林省电力科学研究院有限公司 基于fpga的ft3帧的发送方法及装置
CN106357368B (zh) * 2016-07-26 2019-08-02 吉林省电力科学研究院有限公司 基于fpga的ft3帧的发送方法及装置
CN108072779A (zh) * 2017-12-20 2018-05-25 福建利利普光电科技有限公司 一种数字示波器can总线波特率自动识别方法
CN111181995A (zh) * 2020-01-03 2020-05-19 云南电网有限责任公司电力科学研究院 一种基于ft3协议的报文解码方法及系统
CN111181995B (zh) * 2020-01-03 2022-04-12 云南电网有限责任公司电力科学研究院 一种基于ft3协议的报文解码方法及系统
CN114844954A (zh) * 2021-01-15 2022-08-02 南方电网科学研究院有限责任公司 一种传输协议转换方法及装置
CN114844954B (zh) * 2021-01-15 2024-02-27 南方电网科学研究院有限责任公司 一种传输协议转换方法及装置
CN113364738A (zh) * 2021-05-08 2021-09-07 武汉中元华电科技股份有限公司 基于低速时钟的高速ft3报文动态自适应接收方法及系统

Also Published As

Publication number Publication date
CN105610545B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
CN105610545A (zh) 一种基于fpga的ft3自适应解码系统及方法
CN104820812B (zh) 一种副载波调制的米勒码的解码方法及解码装置
CN103781088B (zh) 基于IEEE802.15.4的2.4GHz全信道数据采集与协议分析仪
CN105281776B (zh) 一种可纠错的曼彻斯特解码装置及其方法
CN102355382A (zh) 一种控制器局域网总线分析与触发的方法
CN103888320A (zh) 使用fpga实现传输延时可测的交换机装置和延时测量方法
CN106341212B (zh) 一种实现多类型时间信号自辨识和检测的装置和方法
CN110928176B (zh) 一种支持多种授时技术的多功能授时设备
WO2020029023A1 (zh) 波特率校准电路及串口芯片
CN106374993A (zh) 全自动无人值守的卫星遥测监控平台及数据处理方法
CN109687867A (zh) 一种无晶振usb设备时钟校准方法及校准电路
CN104102124A (zh) 一种基于fpga的irig-b码解码器及其解码方法
CN103955419A (zh) 具有串行总线协议在线实时检测分析功能的逻辑分析仪
CN114138055B (zh) 一种直流b码转换为电力系统串口时间报文的方法及其装置
CN104104559B (zh) 一种e1误码仪系统
CN104408008A (zh) 一种多通道的干扰信号采集与处理验证的方法
CN106444351A (zh) 多源解码授时系统及其工作方法
CN104270155A (zh) 一种曼彻斯特码流接收抗干扰比特解析方法
CN105388780B (zh) 一种irig-b000码模拟装置
CN100571234C (zh) 应用在无线接收装置的ask解调器及方法
CN116634042A (zh) 大数据报文解析方法、装置及存储介质
CN114936112B (zh) 无源超高频电子标签芯片数字基带处理器控制方法
CN102508423A (zh) 采用增强捕捉模块的irig-b对时方法
CN110445572A (zh) 一种irig-b码的解码设备及方法
CN103220168B (zh) 一种基于定长协议数据包长度异常的处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant