CN105610416B - 一种低失真音频信号发生方法 - Google Patents

一种低失真音频信号发生方法 Download PDF

Info

Publication number
CN105610416B
CN105610416B CN201510963096.6A CN201510963096A CN105610416B CN 105610416 B CN105610416 B CN 105610416B CN 201510963096 A CN201510963096 A CN 201510963096A CN 105610416 B CN105610416 B CN 105610416B
Authority
CN
China
Prior art keywords
audio signal
dac
fpga
interpolation
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510963096.6A
Other languages
English (en)
Other versions
CN105610416A (zh
Inventor
宋志刚
王建中
缪国锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 41 Institute
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201510963096.6A priority Critical patent/CN105610416B/zh
Publication of CN105610416A publication Critical patent/CN105610416A/zh
Application granted granted Critical
Publication of CN105610416B publication Critical patent/CN105610416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种低失真音频信号发生方法。该方法具体为：首先在FPGA内部利用波形生成算法产生一个周期的波形数据，然后在FPGA中设计一个N倍插值滤波器，该插值滤波器根据FPGA产生的波形数据的采样率，并结合DAC的更新率，选择一个最佳的插值点数N，通过插值滤波算法将波形数据的采样率提高到N*fs；FPGA将插值后的数据输出至DAC中；DAC内部采用8倍过采样设计，可以有效将音频信号的镜像搬移到8*Fes之外；DAC输出的信号经过重构滤波器进行滤波之后，可以将音频信号的镜像完全滤除。本发明占用FPGA内部资源较少，仅需少量采样数据即可实现低失真音频信号的产生，谐波含量少，镜像抑制好。重构滤波器的设计也非常简单，不需要高阶分段设计，降低了设计难度和成本。

Description

一种低失真音频信号发生方法
技术领域
本发明涉及一种低失真音频信号发生方法。
背景技术
音频设备的测试基本都需要一个纯净的音频信号激励。最常用的音频激励信号是正弦波。传统的音频信号产生方案是采用RC振荡电路，其产生的音频信号失真度低，但是存在幅度波动，且输出频率不连续，频率切换稳定时间较长，频率精度较差等缺点。
随着数字电子技术的发展，目前广泛采用的音频信号产生方法主要有频率合成技术和直接数字合成技术两种方案。其中，频率合成技术主要是利用石英晶体振荡器，通过数字分频器和锁相环电路来产生音频信号，然后通过低通滤波器和自动幅度控制电路产生所需音频信号，该方案产生音频信号频率精度较高，但是输出信号寄生较大，波形失真严重；直接数字合成技术方案主要是利用处理器根据波形存储器储存的波形文件或者根据波形生成算法产生大量音频信号波形数据，然后通过DAC转换为模拟信号，通过分段模拟低通滤波器对不同频率的音频信号进行滤波，产生较高精度的音频信号，该方案产生音频信号的频率精度较高，但是音频信号的镜像抑制较差，而且需要设计多个模拟低通滤波器，且滤波器设计复杂，难度较大，由于低通滤波器无法将所有信号的谐波滤除，部分音频信号的失真度较差。
发明内容
本发明的目的在于提出一种低失真音频信号发生方法，以解决音频信号在数模转换过程中信号的失真度较大的问题。
为了实现上述目的，本发明采用如下技术方案：
一种低失真音频信号发生方法，其采用的装置包括依次连接的FPGA、DAC和重构滤波器，所述低失真音频信号发生方法具体为：
a首先根据输出音频信号的频率在FPGA内部利用波形生成算法产生一个周期的波形数据，采样点数需要满足奈奎斯特采样定理，并且采样率fs低于DAC的更新率；
b在FPGA内部设计一个N倍插值滤波器，该插值滤波器根据FPGA产生的波形数据的采样率fs，并结合DAC的更新率选择一个最佳的插值点数N，通过插值滤波算法将波形数据的采样率提高到N*fs；FPGA将插值后的数据输出至DAC中；其中，N为整数；
c在DAC内部对插值后的数据进行8倍过采样设计，然后DAC输出信号到重构滤波器，经过重构滤波器滤波后输出音频信号。
优选地，所述装置还包括锁相环电路，用于向FPGA和DAC同时输入时钟信号。
优选地，所述DAC选用分辨率为24位、更新率为200kHz的数模转换芯片；重构滤波器的截止频率为100kHz。
优选地，所述步骤b中，N倍插值滤波器为24位数据宽度的4阶级联积分梳状滤波器。
优选地，所述步骤b中，最佳的插值点数N的确定过程如下：
首先根据重构滤波器的带宽以及DAC的更新率确定FPGA内部插值滤波算法输出的波形数据更新频率Fes；其中，Fes小于DAC的更新率，且8*Fes大于重构滤波器的带宽；
其次FPGA内部根据设定的输出音频信号频率f，在波形生成算法部分产生一个周期的波形数据，假设一个周期包含M个数据，其中，M为整数，则其采样率fs＝M*f；
将整个频率范围划分为多个频率段，FPGA根据输出音频信号频率f，判断出一个周期波形数据需要产生的数据点数；最后计算得到最佳的插值点数N＝Fes/fs。
本发明具有如下优点：
本发明方法首先在FPGA内部利用波形生成算法产生一个周期的波形数据，该波形中包含大量高频镜像信息，在FPGA中设计了一个N倍插值滤波器，该插值滤波器根据FPGA产生的波形数据的采样率，并结合DAC的更新率，选择一个最佳的插值点数N，通过插值滤波算法将波形数据的采样率提高到N*fs；FPGA将插值后的数据输出至DAC中；DAC内部采用8倍过采样设计，可以有效将音频信号的镜像搬移到8*Fes之外。DAC输出的信号经过重构滤波器进行滤波之后，便可以将音频信号的镜像完全滤除。本发明占用较少的FPGA内部资源，仅需少量采样数据即可实现低失真音频信号的产生，谐波含量少，镜像抑制好。重构滤波器的设计也非常简单，不需要高阶，分段设计，降低了设计难度和成本。
附图说明
图1为本发明中一种低失真音频信号发生方法的流程框图。
具体实施方式
下面结合附图以及具体实施方式对本发明作进一步详细说明：
一种低失真音频信号发生方法，其采用的装置包括FPGA、DAC和重构滤波器，其中，FPGA、DAC和重构滤波器依次连接。低失真音频信号发生方法具体为：
(1)、首先根据输出音频信号的频率在FPGA内部利用波形生成算法产生一个周期的波形数据，采样点数需要满足奈奎斯特采样定理，并且采样率fs低于DAC的更新率。
(2)、FPGA生成的波形数据中必然包含大量高频镜像信息，为了将高频谐波成分搬移到重构滤波器的截止带宽之外，本发明在FPGA中设计了一个N倍插值滤波器。
另外，为了减小插值滤波器对FPGA硬件资源的占用，提高算法效率，本发明中的插值滤波器设计为一种24位数据宽度的4阶级联积分梳状滤波器。
上述插值滤波器根据FPGA产生的波形数据的采样率，并结合后端DAC的更新率，选择一个最佳的插值点数N，通过插值滤波算法将波形数据的采样率提高到N*fs。
其中，最佳的插值点数N的确定过程如下：
首先根据重构滤波器的带宽以及DAC的更新率确定FPGA内部插值滤波算法输出的波形数据更新频率Fes；其中，Fes小于DAC的更新率，且8*Fes大于重构滤波器的带宽；
其次FPGA内部根据设定的输出音频信号频率f，在波形生成算法部分产生一个周期的波形数据，假设一个周期包含M个数据，其中，M为整数，则其采样率fs＝M*f；
为了简化设计，此处将整个频率范围划分为多个频率段，FPGA根据输出音频信号频率f，即可判断出一个周期波形数据需要产生的数据点数；最后计算得到最佳的插值点数N＝Fes/fs。
FPGA将插值后的数据输出至DAC中；DAC选用分辨率为24位、更新率为200kHz的数模转换芯片；DAC采用8倍过采样设计，可以有效的将音频信号的镜像搬移到8*Fes之外。需要说明的是，在DAC中进行8倍过采样设计为已知技术，此处不再详细赘述。
(3)DAC输出的信号经过重构滤波器进行滤波之后，便可以将音频信号的镜像完全滤除。此处，重构滤波器的设计均为已有技术。重构滤波器的截止频率可以设计在100kHz。
此外，本发明在装置中增加了锁相环电路，以高精度基准时钟为参考时钟，输出时钟信号同时输入到FPGA和DAC中，使输出音频信号的频率精度优于5ppm。
本发明所需波形数据量少，产生音频信号频率精度高，镜像抑制好，信号失真非常小。
当然，以上说明仅仅为本发明的较佳实施例，本发明并不限于列举上述实施例，应当说明的是，任何熟悉本领域的技术人员在本说明书的教导下，所做出的所有等同替代、明显变形形式，均落在本说明书的实质范围之内，理应受到本发明的保护。

Claims (4)

1.一种低失真音频信号发生方法，其采用的装置包括依次连接的FPGA、DAC和重构滤波器，其特征在于，所述低失真音频信号发生方法具体为：
a首先根据输出音频信号的频率在FPGA内部利用波形生成算法产生一个周期的波形数据，采样点数需要满足奈奎斯特采样定理，并且采样率fs低于DAC的更新率；
b在FPGA内部设计一个N倍插值滤波器，该插值滤波器根据FPGA产生的波形数据的采样率fs，并结合DAC的更新率选择一个最佳的插值点数N，通过插值滤波算法将波形数据的采样率提高到N*fs；FPGA将插值后的数据输出至DAC中；其中，N为整数；
c在DAC内部对插值后的数据进行8倍过采样设计，然后DAC输出信号到重构滤波器，经过重构滤波器滤波后输出音频信号；
所述步骤b中，最佳的插值点数N的确定过程如下：
首先根据重构滤波器的带宽以及DAC的更新率确定FPGA内部插值滤波算法输出的波形数据更新频率Fes；其中，Fes小于DAC的更新率，且8*Fes大于重构滤波器的带宽；
其次FPGA内部根据设定的输出音频信号频率f，在波形生成算法部分产生一个周期的波形数据，假设一个周期包含M个数据，其中，M为整数，则其采样率fs＝M*f；
将整个频率范围划分为多个频率段，FPGA根据输出音频信号频率f，判断出一个周期波形数据需要产生的数据点数；最后计算得到最佳的插值点数N＝Fes/fs。
2.根据权利要求1所述的一种低失真音频信号发生方法，其特征在于，所述装置还包括锁相环电路，用于向FPGA和DAC同时输入时钟信号。
3.根据权利要求1所述的一种低失真音频信号发生方法，其特征在于，所述DAC选用分辨率为24位、更新率为200kHz的数模转换芯片；重构滤波器的截止频率为100kHz。
4.根据权利要求1所述的一种低失真音频信号发生方法，其特征在于，所述步骤b中，N倍插值滤波器为24位数据宽度的4阶级联积分梳状滤波器。
CN201510963096.6A 2015-12-18 2015-12-18 一种低失真音频信号发生方法 Active CN105610416B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510963096.6A CN105610416B (zh) 2015-12-18 2015-12-18 一种低失真音频信号发生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510963096.6A CN105610416B (zh) 2015-12-18 2015-12-18 一种低失真音频信号发生方法

Publications (2)

Publication Number Publication Date
CN105610416A CN105610416A (zh) 2016-05-25
CN105610416B true CN105610416B (zh) 2018-06-26

Family

ID=55989998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510963096.6A Active CN105610416B (zh) 2015-12-18 2015-12-18 一种低失真音频信号发生方法

Country Status (1)

Country Link
CN (1) CN105610416B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108282168B (zh) * 2018-01-25 2020-01-21 成都航空职业技术学院 基于fpga的vor信号发射机及其设计方法
CN109655644B (zh) * 2018-12-26 2021-04-13 中电科思仪科技股份有限公司 一种降低任意波信号输出抖动的方法和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1328381A (zh) * 2000-06-13 2001-12-26 华为技术有限公司 一种实现n阶插值滤波的方法与装置
CN101017383A (zh) * 2006-11-01 2007-08-15 王文华 一种基于fpga的高速任意波形发生器
US7952396B1 (en) * 2008-09-08 2011-05-31 University Of Central Florida Research Foundation, Inc. AWG having arbitrary factor interpolator and fixed frequency DAC sampling clock
CN103944575A (zh) * 2014-04-21 2014-07-23 中国科学院半导体研究所 过采样64倍有效位数为18位的σ-δ调制电路
CN104796151A (zh) * 2014-01-21 2015-07-22 成都国恒空间技术工程有限公司 一种带宽连续可变的采样率转换装置及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1328381A (zh) * 2000-06-13 2001-12-26 华为技术有限公司 一种实现n阶插值滤波的方法与装置
CN101017383A (zh) * 2006-11-01 2007-08-15 王文华 一种基于fpga的高速任意波形发生器
US7952396B1 (en) * 2008-09-08 2011-05-31 University Of Central Florida Research Foundation, Inc. AWG having arbitrary factor interpolator and fixed frequency DAC sampling clock
CN104796151A (zh) * 2014-01-21 2015-07-22 成都国恒空间技术工程有限公司 一种带宽连续可变的采样率转换装置及方法
CN103944575A (zh) * 2014-04-21 2014-07-23 中国科学院半导体研究所 过采样64倍有效位数为18位的σ-δ调制电路

Also Published As

Publication number Publication date
CN105610416A (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
KR101532502B1 (ko) 전압 제어 발진기를 이용한 불균일 샘플링 기술
US10191097B2 (en) Square-wave-based impedance analysis
CN105610416B (zh) 一种低失真音频信号发生方法
US9071195B2 (en) Method and system for signal synthesis
CN109655644B (zh) 一种降低任意波信号输出抖动的方法和装置
CN103018512B (zh) 一种具有外触发功能的示波器
JP2009527167A (ja) 時間インターリーブ型アナログ／デジタルコンバータ
JP2017522835A (ja) サブサンプリング位相ロックループ
CN103297039B (zh) 数字锁相回路装置及其方法
US6930625B1 (en) Multi-thread parallel processing sigma-delta ADC
CN113434006A (zh) 一种基于dds的高分辨率脉冲波形产生装置
CN107977043B (zh) 一种可变分数倍采样率的选取方法
CN105024701B (zh) 一种用于杂散抑制的分频比调制器
CN103185822A (zh) 一种采样时钟可变的示波器
JPH06177651A (ja) 周波数シンセサイザ
CN105490681B (zh) 一种信号处理方法及装置
CN109067397A (zh) 一种基于垂直交替的宽带信号高精度采集装置
CN113376585B (zh) 一种高分辨率脉冲信号合成装置
CN104604138B (zh) 用于采样过程的去干扰的方法以及用于实施该方法的装置
US8164501B2 (en) Method and system for time interleaved digital to analog conversion for a cable modem
US7471753B2 (en) Serializer clock synthesizer
CN107294531B (zh) 锁相回路和分频器
TWI777418B (zh) 用以將信號在數位與類比間轉換之電路及方法、測試設備以及電腦程式
US7375667B2 (en) Discrete synthesis using staggered Nyquist regions avoids guard band induced holes near a Nyquist limit
CN111431533A (zh) 一种高速lvds接口adc数据与时钟同步的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant