CN108282168B

CN108282168B - 基于fpga的vor信号发射机及其设计方法

Info

Publication number: CN108282168B
Application number: CN201810073467.7A
Authority: CN
Inventors: 杜英杰; 顾菘; 王建
Original assignee: Chengdu Aeronautic Polytechnic
Current assignee: Chengdu Aeronautic Polytechnic
Priority date: 2018-01-25
Filing date: 2018-01-25
Publication date: 2020-01-21
Anticipated expiration: 2038-01-25
Also published as: CN108282168A

Abstract

本发明公开了一种基于FPGA的VOR信号发射机，其中，信号产生模块、信号处理模块、插值滤波器、D/A模块、混频模块、功放模块和发射天线顺次通信连接；PLL模块分别与信号处理模块和D/A模块通信连接；LO模块分别与混频模块和信号处理模块通信连接。本发明中的信号产生模块由软件产生基带信号，结合信号处理模块等硬件模块产生VOR信号，大大减小了现有VOR系统中模拟设备的使用，减小了设备体积，使得设备易于携带，降低了设备成本。同时前端功率小，在进行D/A变换前，传输的信号均为数字VOR基带信号，传输速率快，且可以通过PC机网络控制，使用方便，操作简单。

Description

基于FPGA的VOR信号发射机及其设计方法

技术领域

本发明属于VOR信号产生技术领域，具体涉及一种基于FPGA的VOR信号发射机及其设计方法。

背景技术

高频全向信标(VOR,very high frequency omnidirectional range)系统于1949年被国际民航组织批准为国际标准的无线电导航设备，是目前广泛使用的陆基近程测角系统之一。VOR台的发射机有两种形式即普通VOR(CVOR)和多普勒VOR(DVOR)。机载VOR接收机对两种VOR台都是兼容的。中国民航引进安装的VOR地面信标台自1987年以来多以DVOR为主。

机载VOR接收机接受VOR地面台发射的基准相位信号和可变相位型号。并通过比较两种信号的相位差，得出飞机相对地面VOR台的径向方位即飞机磁方位QDR，通过指示器指示出方位信息。供飞行员确定飞机的位置并引导飞机航行。VOR系统可以全天候、全天时、远距离给目标提供地面定位信息。传统VOR地面信号源发射机设备结构复杂、体积重大，操作繁琐、缺乏通用性和灵活性。

发明内容

针对现有技术中的上述不足，本发明提供的基于FPGA(Field-Programmable GateArray，现场可编辑门阵列)的VOR信号发射机及其设计方法解决了现有VOR系统设备成本高、使用不便、不易携带的问题。

为了达到上述发明目的，本发明采用的技术方案为：基于FPGA的VOR信号发射机，包括信号产生模块、信号处理模块、插值滤波器、D/A模块、混频模块、功放模块、发射天线、LO模块和PLL模块；

所述信号产生模块、信号处理模块、插值滤波器、D/A模块、混频模块、功放模块和发射天线顺次通信连接；

所述PLL模块分别与信号处理模块和D/A模块通信连接；

所述LO模块分别与混频模块和信号处理模块通信连接。

进一步地，所述信号处理模块包括FPGA端和ARM端；

所述FPGA端通过PL_JTAG接口与信号产生模块通信连接；

所述ARM端通过网络端口与信号产生模块通信连接；

所述FPGA端通过Lvds接口与插值滤波器通信连接；

所述ARM端分别与PLL模块和LO模块通信连接。

进一步地，所述信号产生模块包括System Generator仿真软件和Xilinx公司开发软件Vivado套件；用于产生VOR基带信号，设置载波信号的抽样信号频率；

所述信号处理模块用于处理VOR基带信号，通过连接的差值滤波器对VOR基带信号进行差值滤波处理；

所述D/A模块用于将数字形式的VOR基带信号转化为模拟VOR信号形式；

所述混频模块用于将模拟信号进行上变频处理；

所述LO模块用于产生载波模拟信号；

所述PLL模块用于产生D/A变化过程中的抽样信号；

所述功放模块用于将模拟VOR信号进行放大；

所述发射天线由于将放大后的模拟VOR信号进行发射。

进一步地，所述信号处理模块为Zynq-7000可扩展处理平台。

基于FPGA的VOR信号发射机的设计方法，包括以下步骤：

S1、通过信号产生模块产生VOR基带信号；

S2、在信号产生模块中设置VOR载波信号和抽样信号；

S3、通过PL-JTAG接口将VOR基带信号和抽样信号下载至FPGA端，并通过网络端口将VOR载波信号和抽样信号载入ARM端；

S4、通过Lvds接口将基带信号和抽样信号送入插值滤波器进行插值处理；

S5、通过D/A模块将为数字信号形式的基带信号转换为模拟信号形式；

S6、通过混频模块的上变频处理将模拟信号的频率变频为108M-117.95MHz；

S7、通过功放模块将变频后的模拟信号进行放大，并将其加载至发射天线，发射VOR信号。

进一步地，所述步骤S1的VOR基带信号由System Generator仿真软件产生，其产生方法具体为：

S1-1、通过DDS核算法建模产生30Hz的基准信号和9960Hz的副载波信号；

S1-2、通过CORDIC算法将副载波与基准信号结合，产生9960Hz的FM信号；

S1-3、通过控制模块控制DDS核输入端，控制30Hz基准信号的初始相位，生产初始相位可变的30Hz信号；

S1-4、通过DDS核算法产生0.1MHz的固定载波信号；

S1-5、结合FM信号和固定载波信号，产生双边带信号；

S1-6、结合初始相位可变的30Hz信号和固定载波信号，生成调幅信号；

S1-7、通过叠加双边带信号和调幅信号，产生VOR基带信号；

S1-8、将VOR基带信号分路并进行I/Q正交变化，生成I路和Q路信号，并生成RTL模块。

进一步地，所述步骤S2中VOR载波信号和抽样信号频率均在Vivado套件中设置，其设置方法具体为：

S2-1、在Vivado套件中将RTL模块固化，并生成IP核；

S2-2、通过信号处理模块调用IP核并布线，对FPGA端进行管脚约束；

S2-3、通过调用IP核编译产生的比特流文件加载至SDK开发环境中；

S2-4、在SDK开发环境中设置载波信号和抽样信号的频率；

S2-5、将设置好的载波信号和抽样信号的频率的文件加载固化。

进一步地，所述步骤S3中VOR基带信号为I/Q两路VOR基带信号。

进一步地，所述步骤S5具体为：

通过ARM端将载入的抽样信号送至PLL模块，并由PLL模块产生用于D/A变换过程的抽样信号并送至D/A模块；通过D/A模块将插值滤波器处理后的信号和用于D/A变化的抽样信号结合，将数字信号形式的VOR基带信号转换为模拟信号形式。

进一步地，所述步骤S6具体为：

通过ARM端将载入的载波信号送至LO模块，并由LO模块产生载波模拟信号，并送入至混频模块，混频模块将载波模拟信号和模拟信号结合进行上变频处理，产生频率为108M-117.95MHz的信号。

本发明的有益效果为：信号产生模块由软件产生基带信号，结合信号处理模块等硬件模块产生VOR信号，大大减小了现有VOR系统中模拟设备的使用，减小了设备体积，使得设备易于携带，降低了设备成本。同时前端功率小，在进行D/A变换前，传输的信号均为数字VOR基带信号，传输速率快，使用方便，且可以通过PC机网络控制，操作简单。

附图说明

图1为基于FPGA的VOR信号发射机结构图。

图2为基于FPGA的VOR信号发射机的设计方法流程图。

图3为VOR基带信号产生流程图。

图4为VOR载波信号和抽样信号频率设置方法流程图。

具体实施方式

下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

如图1所示，基于FPGA的VOR信号发射机，包括信号产生模块、信号处理模块、插值滤波器、D/A模块、混频模块、功放模块、发射天线、LO模块和PLL模块；信号产生模块、信号处理模块、插值滤波器、D/A模块、混频模块、功放模块和发射天线顺次通信连接；PLL模块分别与信号处理模块和D/A模块通信连接；LO模块分别与混频模块和信号处理模块通信连接。

其中，信号处理模块包括FPGA端和ARM端；FPGA端通过PL_JTAG接口与信号产生模块通信连接；ARM端通过网络端口与信号产生模块通信连接；FPGA端通过Lvds接口与插值滤波器通信连接；ARM端分别与PLL模块和LO模块通信连接。信号处理模块为Zynq-7000可扩展处理平台。

其中，所述信号产生模块包括System Generator仿真软件和Xilinx公司开发软件Vivado套件；用于产生VOR基带信号，设置载波信号的抽样信号频率；信号处理模块用于处理VOR基带信号，通过连接的差值滤波器对VOR基带信号进行差值滤波处理；D/A模块用于将数字形式的VOR基带信号转化为模拟VOR信号形式；混频模块用于将模拟信号进行上变频处理；LO模块用于产生载波模拟信号；PLL模块用于产生D/A变化过程中的抽样信号；功放模块用于将模拟VOR信号进行放大；发射天线由于将放大后的模拟VOR信号进行发射。

在本发明的一个实施例中，如图2至图4所示，还提供了一种基于FPGA的VOR信号发射机，包括以下步骤：

S1、通过信号产生模块产生VOR基带信号。

其中，VOR基带信号由System Generator仿真软件产生，其产生方法具体为：

S1-4、通过DDS核算法产生0.1MHz的固定载波信号；

S1-5、结合FM信号和固定载波信号，产生双边带信号；

S1-7、通过叠加双边带信号和调幅信号，产生VOR基带信号；

其中Q路为I路的正交变化信号。

产生的基带信号为：

u_e(t)＝U_n[1+m_Acos(nt-θ)+m_Rcos(Ω_st+m_fcosΩt)]cosω₀t

其中，Ω＝2πf，

ΔΩ_s＝2πΔf_s，f＝30Hz，f_s＝9960Hz，ω₀＝0.1MHz，m_a、m_R为调幅系数。

S2、在信号产生模块中设置VOR载波信号和抽样信号；

其中，VOR载波信号和抽样信号频率均在Vivado套件中设置，其设置方法具体为：

S2-1、在Vivado套件中将RTL模块固化，并生成IP核；

S2-2、通过信号处理模块调用IP核，对FPGA芯片进行管脚约束；

S2-4、在SDK开发环境中设置载波信号和抽样信号的频率；

其中，信号处理模块通过PL_JTAG接口调用IP核并布线，以此来进行FPGA芯片的管脚约束，设置FPGA芯片的引脚功能，布线后生成的比特流文件通过PL_JTAG接口加载到SDK开发环境中，并在其中设置载波信号和抽样信号的频率，并通过网络端口固化。

S3、通过PL-JTAG接口将VOR基带信号和抽样信号下载至FPGA端，并通过网络端口将VOR载波信号和抽样信号载入ARM端。

其中，VOR基带信号为I/Q两路VOR基带信号

S4、通过Lvds接口将基带信号和抽样信号送入插值滤波器进行插值处理。

S5、通过D/A模块将为数字信号形式的基带信号转换为模拟信号形式。

S6、通过混频模块的上变频处理将模拟信号的频率变频为108M-117.95MHz。

需要说明的是在上述实施例中DDS核算法和CORDIC算法过程属于现有技术，在此不再赘述。

本发明的有益效果为：信号产生模块由软件产生基带信号，结合信号处理模块等硬件模块产生VOR信号，大大减小了现有VOR系统中模拟设备的使用，减小了设备体积，使得设备易于携带，降低了设备成本。同时前端功率小，在进行D/A变换前，传输的信号均为数字VOR基带信号，传输速率快，且可以通过PC机网络控制，使用方便，操作简单。

Claims

1.一种基于FPGA的VOR信号发射机的设计方法，其特征在于，包括以下步骤：

S1、通过信号产生模块产生VOR基带信号；

S2、在信号产生模块中设置VOR载波信号和抽样信号；

S7、通过功放模块将变频后的模拟信号进行放大，并将其加载至发射天线，发射VOR信号；

所述步骤S1的VOR基带信号由System Generator仿真软件产生，其产生方法具体为：

S1-3、通过控制模块控制DDS核输入端，控制30Hz基准信号的初始相位，产生初始相位可变的30Hz信号；

S1-4、通过DDS核算法产生0.1MHz的固定载波信号；

S1-5、结合FM信号和固定载波信号，产生双边带信号；

S1-7、通过叠加双边带信号和调幅信号，产生VOR基带信号；

S1-8、将VOR基带信号分路并进行I/Q正交变化，生成I路和Q路信号，并生成RTL模块；

所述步骤S2中VOR载波信号和抽样信号频率均在Vivado套件中设置，其设置方法具体为：

S2-1、在Vivado套件中将RTL模块固化，并生成IP核；

S2-2、通过信号处理模块调用IP核并布线，对FPGA芯片进行管脚约束；

S2-3、通过调用IP核布线编译产生的比特流文件加载至SDK开发环境中；

S2-4、在SDK开发环境中设置载波信号和抽样信号的频率；

2.根据权利要求1所述的基于FPGA的VOR信号发射机的设计方法，其特征在于，所述步骤S3中VOR基带信号为I/Q两路VOR基带信号。

3.根据权利要求2所述的基于FPGA的VOR信号发射机的设计方法，其特征在于，所述步骤S5具体为：

4.根据权利要求1所述基于FPGA的VOR信号发射机的设计方法，其特征在于，所述步骤S6具体为：