CN105609473B - 有安装构造及外部可访问电连接结构的密封电子芯片器件 - Google Patents

有安装构造及外部可访问电连接结构的密封电子芯片器件 Download PDF

Info

Publication number
CN105609473B
CN105609473B CN201510564392.9A CN201510564392A CN105609473B CN 105609473 B CN105609473 B CN 105609473B CN 201510564392 A CN201510564392 A CN 201510564392A CN 105609473 B CN105609473 B CN 105609473B
Authority
CN
China
Prior art keywords
mounting structure
electronic device
carrier
mounting
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510564392.9A
Other languages
English (en)
Other versions
CN105609473A (zh
Inventor
A·凯斯勒
E·克瑙尔
R·莱纳
W·肖贝尔
S·舒尔特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105609473A publication Critical patent/CN105609473A/zh
Application granted granted Critical
Publication of CN105609473B publication Critical patent/CN105609473B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及一种有安装构造及外部可访问电连接结构的密封电子芯片器件。一种电子器件(100)包括：具有安装表面(104)的载体(102)；安装在所述安装表面(104)上的至少一个电子芯片(108)；安装在所述安装表面(104)上的至少一个电连接结构(106)；密封剂(110)，至少部分密封所述载体(102)及所述至少一个电子芯片(108)，并且部分密封所述至少一个电连接结构(106)，使得所述至少一个电连接结构(106)的表面的部分暴露于环境；以及安装构造(112)，配置用于在外围器件(902)处安装所述电子器件(100)。

Description

有安装构造及外部可访问电连接结构的密封电子芯片器件
技术领域
各种实施例一般涉及电子器件、电子布置以及制造电子器件的方法。
背景技术
封装可以被表示为密封电子芯片，其具有延伸在密封剂外并安装到电子器件外围(例如安装在诸如印刷电路板的载体上)的引脚。
然而，在保持可制造性简单的同时仍然有用来改进对具有嵌入的一个或多个芯片的电子器件的处理的潜在空间。
发明内容
可能需要提供用来制造如下的电子器件的可能性，其对用户而言在处理上是简单的并且其可以用合理的努力来制造。
根据示例性实施例，提供一种电子器件，其中所述器件包括载体，具有安装表面；至少一个电子芯片，安装在所述安装表面上；至少一个电连接结构，安装在所述安装表面上；密封剂，至少部分密封所述载体和所述至少一个电子芯片，并且部分密封所述至少一个电连接结构，使得所述至少一个电连接结构的表面的部分暴露于环境；以及安装构造，被配置用于在外围器件处安装所述电子器件。
根据另一个示例性实施例，提供一种电子布置，其中所述布置包括具有上述特征的电子器件；以及所述外围器件，电子器件通过所述安装构造被安装或可安装在其处。
根据又另一个示例性实施例，提供一种制造电子器件的方法，其中所述方法包括在载体的安装表面上安装至少一个电子芯片；在所述安装表面上安装至少一个电连接结构；通过密封剂至少部分地密封所述载体及所述至少一个电子芯片，并且部分密封所述至少一个电连接结构，使得所述至少一个电连接结构的表面的部分暴露于环境；以及形成安装构造，其被配置用于在外围器件处安装所述电子器件。
示例性实施例具有以下优点：在载体的安装表面上的且优选通过电连接结构可电耦合到电子外围器件的密封电子芯片可以被简单并且牢固地通过安装构造装配在外围器件上，所述安装构造形成所述电子器件的主要部分。通过采取这个措施，提供紧凑、简单和便宜可制造电子器件，同时当在外围器件上装配所述电子器件时其可以由用户容易地处理。因而，在用户侧使得能够实现一种所述电子器件与外围器件的非常灵活和简单的装配。
进一步示例性实施例的描述
在下面将解释所述方法、所述器件及所述布置的进一步示例性实施例。
示例性实施例的要点是提供一种电子器件，其具有安装构造，用于使用一个或多个连接接触(如电连接结构，例如引脚阵列)的灵活定位的机会来完成模塑半导体芯片部件(如密封电子芯片)的可逆(例如螺钉或者夹具)连接。对应的技术在高生产量大规模生产方面特别有利。这允许电子器件与对应的外围器件在客户侧的简单装配。
在实施例中，安装构造由密封剂的材料专门限定或定界。在这样实施例中，密封剂的材料单独形成并且对安装构造定界，其处安装结构可以被布置用于完成安装。因而，安装构造可以形成密封剂的主要部分，而不需要适应电子器件的另外的组件(例如载体)以及不需要提供用于构成安装构造的分离部件。这导致紧凑和轻量的电子器件，而不对针对在外围器件上安装所述电子器件的自由妥协。例如，可以形成延伸穿过密封剂的通孔，并且所述通孔被配置用于容纳安装结构，诸如螺钉。例如，这样通孔的壁可以适合于与所述螺钉匹配，诸如可以被提供有对应的螺纹。但是，这样的壁可以是光滑的。可替换地，可以形成延伸到密封剂内的盲孔并且所述盲孔被配置用于容纳安装结构，诸如夹紧螺栓。
在实施例中，所述安装构造通过分离增强体至少部分地被限定(例如通过所述增强体专门限定和定界，或者部分地通过所述增强体并且部分地通过所述密封剂被限定和定界)。在这样高优选的实施例中，分离增强体可以完成所述电子器件在所述外围器件处的安装。这样实施例具有以下优点：所述增强体的性质可以根据期望的安装能力而具体地调整。特别地，通过采取这个措施，安装强度可以被显著地改进。例如，在安装方面，通过引导安装力流动至所述增强体中，作用于(例如易碎的、柔软的或者在机械上仅仅适度坚固的)密封剂材料上的机械负载能够被降低。所述增强体(例如金属)材料的硬度可以高于所述密封剂材料的硬度，以从而增强所述电子器件。通过提供增强体，可以通过至少一个精确适应的镶嵌体来实现机械增强。因此可以阻止来自密封剂(例如塑料)与安装结构(诸如螺钉)之间的直接力传输接触的潜在机械弱点。
在实施例中，所述增强体至少被部分地密封在密封剂内。因此，增强体可以至少被部分地嵌入在密封剂内使得整个电子器件变得更坚固。但是，所述增强体的表面的部分仍然可以暴露于电子器件的环境，以从而形成与安装结构合作(例如具有直接的物理接触)的安装构造的接触表面。在密封过程期间可以以简单的方法执行将所述增强体部分地封装到密封剂中，其中所述至少一个电子芯片和所述至少一个电连接结构也至少部分地嵌入在密封剂中。
在实施例中，所述增强体机械地连接到所述载体(例如被机械地锚定或固定到所述载体)。特别地，所述增强体甚至可以与所述载体电耦合。优选地，所述增强体被与所述载体分离地提供，使得具体设计载体以在其上安装一个或多个电子芯片以及所述至少一个连接结构的的自由不受所述增强体的构造影响。然而，可以是有利的是，机械耦合所述载体与所述增强体以增强所述电子器件的整体机械完整性。通过电耦合导电载体与导电增强体以短路他们，可能的是，防止在这两者之间生成不期望的电压。例如，可能的是，耦合所述增强体和/或所述载体到电接地电位。当所述安装构造独立于所述载体形成时，可以获得高的安装表面和芯片密度。而且，可以通过分离一方面用于机械安装的构造以及另一方面具有其上安装的电子组件的所述载体来获得改进的破坏强度。
在实施例中，所述增强体被配置为套管，诸如管状体(例如由金属制成)。安装结构，诸如螺钉、螺栓、夹具或夹子，接着可以被引导穿过所述套管的所述通孔以完成安装。例如，例如空心圆柱套管的外部表面可以与所述密封的材料直接接触并且可以被其围绕，而例如空心圆柱套管的内部表面可以暴露于环境以能够接触安装结构并与其合作。这样的套管可以由金属材料构成。
在实施例中，所述增强体被配置为轮廓，特别是由以下组成的组中之一：至少部分板状的轮廓，至少部分支柱状轮廓、以及具有通孔的框架。这样的轮廓可以包括一个或多个平的或弯曲的板或者互相连接的板部分的布置。这样的轮廓可以附加地或替换地包括一个或多个平的或弯曲的支柱或条或者互相连接的支柱或条部分的布置。延伸穿过所述轮廓的通孔接着可以形成安装构造的部分或者可以构成所述安装构造。所述轮廓的表面部分可以保持暴露于环境，以便与安装结构合作，安装结构例如为螺钉或螺栓或夹具或夹子。所述轮廓的另一个表面部分可以嵌入在所述密封剂内。这样的轮廓可以由金属材料制成。
在实施例中，所述增强体电接地。通过采取这个措施，可以防止在所述增强体和所述电子器件的其他接地导电部分之间生成不期望的电压。这改进了所述电子器件的操作安全。
在实施例中，所述安装构造被配置用于在外围器件处通过夹紧和螺纹连接中之一安装所述电子器件。其他可逆或非可逆的机械连接机构也是可能的。所提到的安装技术虑及所述电子器件的简单处理并且可以使关于所述外围器件灵活装配或拆卸所述电子器件变得可能。
在实施例中，所述安装构造被配置用于容纳安装结构，以从而在所述电子器件与所述外围器件之间建立固定结合。所述安装结构可以形成所述电子器件的部分和/或所述外围器件的部分。这样的安装结构例如可以是螺钉、螺杆、夹具或夹子。所述电子器件在所述外围器件处的所述安装可以通过在所述安装结构和所述安装构造之间的合作来完成，例如通过作为安装结构的螺钉在螺纹孔处的插入或扣紧，所述孔形成为所述电子器件或所述外围器件的一部分。
在实施例中，所述安装结构形成所述电子器件的一部分。所述安装结构可以永久地连接到所述电子器件的一个或多个组成部分，例如连接到密封剂。可替换地，所述安装结构可以与所述电子器件的所有剩余组成部分分离地被提供，例如可以是分离体。在又另一个实施例中，所述安装结构可以形所述外围器件的一部分。
在实施例中，所述安装构造是在厚度方向上延伸穿过整个密封剂的通孔，其中所述通孔的至少一部分被所述增强体横向定界。这虑及所述安装构造的紧凑结构，其不需要横向延伸超过所述密封剂。
在实施例中，所述安装构造被形成为多个子构造，每一个被配置用于单独或者与所述子构造中的至少一个其它子构造组合完成所述电子器件在所述外围器件上的所述安装。例如，所述子构造可以是在所述电子器件的相对面上的通孔，其虑及在至少两个位置处的安装以进一步改进稳定性。
在实施例中，所述安装构造被配置为至少一个通孔，其在厚度方向上完全延伸穿过整个所述器件。可替换地，所述安装构造可以是盲孔(例如通过例如弹簧负载套管定界)或者任何其他种类的缺口，其可以通过将被插入(例如通过施加一定的夹紧压力)所述盲孔中的夹销等而连接到所述外围器件。
在实施例中，所述载体与所述安装结构分离地被提供。在这个实施例中，所述安装结构不形成所述载体的一部分。因而，可能的是，保持所述载体完全不受所述安装过程影响和改变，使得所述整个载体可以用于携带电子芯片、电连接结构、其他电子部件和/或结构等。
在实施例中，所述载体具有与所述安装表面相对的暴露表面并且形成所述电子器件的外部表面部分。所述暴露表面以及所述安装表面可以形成所述载体(例如板状的)的两个相对主表面。通过延伸到所述密封剂外，与所述至少一个电子芯片接触的所述载体也可以对在所述电子器件的操作期间生成的欧姆热量的热量去除有贡献。因而，所述电子器件的一个主表面可以由所述载体的主表面形成。
可替换地，所述整个载体可以被完全密封在所述密封剂的内部。例如在方案中热量排除不是问题的场景中，这可以机械地保护所述载体免受损伤。
在实施例中，所述密封剂可以是电绝缘材料或者电介质材料。例如，这样的密封剂可以是模塑料、硅树脂铸件、或者聚酰亚胺基涂层。所述密封剂可以由热固性材料或热塑性材料制成。所述密封剂可以通过传递模塑、喷射模塑等形成。所述封装剂也可以是层压板或(例如聚合物材料的)箔堆叠。对于所述封装、模塑或密封，可以使用塑料材料或者陶瓷材料。
在实施例中，所述至少一个电连接结构的自由端与所述密封剂的暴露表面部分齐平。这确保所述器件的紧凑结构并且仍然使得他能够获得对所述至少一个电子芯片的外部电访问。然而，所述至少一个电连接结构(例如一个或多个引脚)的自由端可以替换地突出超过所述密封剂的暴露表面部分。
在实施例中，所述至少一个电连接结构的每一个包括导电套管，所述导电套管具有凹槽，其被配置用于容纳各自的导电管脚。通过夹具连接、压配合连接、焊料连接等，多个管脚的每一个可以连接到所述导电套管的各自一个。在实施例中，管脚延伸超过所述电子器件的上主表面(其可以被成形为扁平器件)。所述套管(至少部分地在所述密封剂的内部)与所述载体上的所述管脚的布置可以由用户根据期望的应用灵活地选择。
在实施例中，凹槽基本上垂直于配置为平板的所述载体延伸。因而，管脚可以具有笔直的形状并且也可以垂直于所述电子器件的主表面延伸。
在实施例中，所述器件进一步包括所述至少一个导电管脚，每个导电管脚被容纳或者将被容纳在所述至少一个凹槽中的各自一个中。在所述的实施例中，所述管脚可以已经位于套管内，例如通过压配合固定在那里。可替换地，可能的是，所述电子器件仅被提供有所述套管，而没有所述管脚，所述管脚可以然后根据期望的电子应用而在用户侧安装。
在实施例中，所述载体包括电绝缘基板以及导电结构，特别地是图案化导电层，其至少部分地限定所述安装表面。所述电绝缘基板可以电解耦在其相对的主表面上的两个导电结构。在电绝缘基板的主表面上的和被密封剂封装的一个导电结构可以被提供用于电耦合所述一个或多个电子芯片到所述一个或多个电连接结构和/或电耦合所述一个或多个电子芯片到彼此。在暴露于环境并且从而形成所述载体的外部表面的所述电绝缘基板的主表面上的另一个导电结构可以用于朝着环境去除在操作期间在所述电子器件的内部生成的热量，以由此防止在所述电子器件的内部内的所述电子组件的过热。特别地，所述电绝缘基板也可以由(例如具有大于10W/mK的导热率的)导热材料制成。
在实施例中，所述载体包括电绝缘(并且优选导热)核以及其上和/或其中的导电结构。特别地，所述载体可以被配置为由以下组成的组中之一：直接铜接合(DCB)衬底，以及直接铝接合(DAB)衬底。DCB与DAB衬底虑及所述安装和冷却问题的成本效益解决方案。但是，所述载体也可以包括引线框架。
所述一个或多个电子芯片可以是半导体芯片，特别是管芯。在实施例中，所述至少一个电子芯片被配置为功率半导体芯片，特别是包括由以下组成的组中的至少一个：二极管以及晶体管，更特别为绝缘栅双极晶体管。在实施例中，所述器件被配置为功率模块。例如，所述一个或多个电子芯片可以用作例如在汽车领域中功率应用的半导体芯片。在实施例中，至少一个电子芯片可以包括逻辑IC或者RF功率应用的电子芯片。在一个实施例中，所述一个或多个电子芯片可以用作微机电系统(MEMS)中的一个或多个传感器或者执行器，例如作为压力传感器或加速度传感器。
在一个实施例中，所述电子器件的仅一个主表面通过对应地配置的安装构造而安装到外围器件。在另一实施例中，所述电子器件的两个相对的主表面中的每一个通过对应地配置的安装构造而安装到各自的外围器件。
在实施例中，所述外围器件包括冷却结构，特别是冷却板，其中所述电子器件通过安装构造被安装或可安装在所述冷却结构上。可替换地，所述外围器件可以包括电子安装基底，其具有电绝缘支撑体以及在其上和/或在其中的导电结构，特别是由以下组成的组中的一个：直接铜接合衬底，直接铝接合衬底、以及印刷电路板。然而，所述外围器件也可以包括引线框架。
在实施例中，所述安装构造在密封的过程期间形成，特别是在通过模塑密封期间，更特别地在通过传递模塑密封期间。这允许以高效的方式制造所述电子器件。
作为用于所述电子芯片的衬底或晶片，可以使用半导体制底，优选硅衬底。可替换地，可以提供氧化硅或另一个绝缘体衬底。也可能的是，实施锗衬底或III-V半导体材料。例如，示例性实施例可以在GaN或SiC技术中实施。
上述及其他目标、特征和优点将结合附图根据以下描述和所附权利要求变得显而易见，其中相似的部分或元件通过相似的附图标记表示。
附图说明
附图图示了示例性实施例，所述附图被包括以提供对示例性实施例的进一步的理解并且构成说明书的一部分。
在附图中：
图1示出了根据示例性实施例的电子器件的横截面视图。
图2示出了根据另一个示例性实施例的电子器件的横截面视图。
图3示出了根据再另一个示例性实施例的电子器件的横截面视图。
图4示出了根据示例性实施例的电子器件的平面图。
图5示出了根据另一个示例性实施例的电子器件的平面图。
图6示出了根据再另一个示例性实施例的电子器件的平面图。
图7示出了根据示例性实施例的电子器件的底视图。
图8示出了图7的所述电子器件的顶视图。
图9示出了根据示例性实施例的电子布置的横截面视图。
具体实施方式
图中的图解是示意性的并且不按比例。
图1示出了根据示例性实施例的电子器件100的横截面视图。
所述电子器件100被配置为封装并且用作用于半导体功率应用的功率模块。图1中所示的所述电子器件100包括载体102，所述载体102具有安装表面104并且被具体化为直接铜接合(DCB)衬底。这意味着所述载体102包括中心基板126，所述中心基板126具有电绝缘和导热性质，例如由陶瓷材料等制成。在所述中心基板126的两个相对的主表面上，提供由铜制成的相应的导电结构128、130。导电结构128是图案化层，而导电结构130是连续层。导电结构128用作用于安装如在下文中描述的电子部件的电安装基底。导电结构130也是导热的并且用于移除在所述电子器件100的操作期间生成的热量。
电子芯片108在这里被具体化为半导体功率芯片(例如包括一个或多个晶体管，例如IGBT，以及一个或多个二极管)，电子芯片108被安装在所述载体102的所述安装表面104上，更准确地在所述载体102的所述导电结构128的各自部分上(见图1中的细节150)。
多个电连接结构106，在这里被配置为如将在下面更详细地描述的套管和管脚接触，或者也被安装在所述安装表面104上，更准确地在所述载体102的所述导电结构128的各自部分上(见图1中的细节150)。因而，所述电子芯片108的焊盘可以经由所述导电结构128的部分电耦合到彼此和/或电耦合到电连接结构106中的各自电连接结构。
密封剂110，例如塑料材料的模塑料，密封所述载体102的小部分并且完全密封所述电子芯片108。此外，所述密封剂110密封所述电连接结构106的小部分。从而，所述电连接结构106的表面的部分暴露于将是可访问的环境，以建立到另一个电子部件的电连接，而所述电连接结构106的所述表面的另一个部分嵌入在所述密封剂110内。
安装构造112在所述的实施例中由两个分离的子构造构成(示出在图1的左手侧和图1的右手侧)，安装构造112被配置用于在外围器件处(图1中未示出，例如对照图9)安装所述电子器件100，所述外围器件诸如为冷却板、印刷电路板、外壳等等。在图1所示的实施例中，所述安装构造112由所述密封剂110专门限定。因而，所述密封剂110的所述材料的周壁对通孔116定界，所述通孔116延伸穿过所述密封剂110的整个厚度方向，所述周壁构成所述安装构造112，所述安装构造112因此与所述载体102分离地被提供并且不要求任何附加的硬件努力。当作为各自的安装结构114的各自的螺钉被引导穿过所述安装构造112的各自的通孔116并且通过螺纹连接被扣紧在所述外围器件处时，所述电子器件100被牢固地安装在所述外围器件上。换句话说，所述安装构造112被配置用于容纳安装结构114，以从而建立在所述电子器件100与所述外围器件之间的固定结合。因而，所述电子器件100在外围器件上的装配(例如使用所述安装结构114)可以被客户侧的用户灵活地执行而无需附加元件，从而允许实现紧凑的结构以及密切和安全的连接。
从图1可以得出，所述载体102具有在所述密封剂110外部的暴露表面118，其与所述安装表面104相对，并且形成所述电子器件100的部分外部表面部分。因而，在所述电子器件100的操作期间热量可以通过所述载体102的所述高导热组件被传导远离所述电子芯片108(配置为功率芯片)。
回到所述电连接结构106，他们的自由端120与所述密封剂110的暴露表面部分122齐平。这允许获得所述电子器件100的扁平的配置。所述电连接结构106被配置为导电套管，所述导电套管具有凹槽(图1中未示出，对照图2)，被配置用于容纳多个导电管脚124中的各自一个。所述套管具有放射状窄轴向中心部分，其用两个相对的放射状加宽轴向末端部分整体地形成或与两个相对的放射状加宽轴向末端部分并置。所述管脚124可以插入所述套管状电连接结构106中，并且可以通过压配合等固定在所述套管中(这可以在工厂侧或者在用户侧执行)。管脚124与凹槽两者垂直于平板状的载体102延伸并且垂直于所述密封剂110的上部主表面延伸。
图2示出了根据另一个示例性实施例的电子器件100的横截面视图。
在图2的实施例中，所述安装构造112通过分离增强体200被部分地限定，并且通过所述密封剂110被部分地限定。通孔116分别延伸穿过整个密封剂110，所述增强体200被密封在密封剂110中。因而，对所述通孔116定界的所述墙通过所述密封剂110的暴露材料被部分地形成或限定并且通过所述增强体200的暴露材料被部分地形成或限定。在图2的实施例中，所述增强体200被配置为形状为金属框架的轮廓，所述金属框架具有有助于所述安装构造112的通孔并且形成所述通孔116的一部分。在所示的实施例中，所述增强体200机械地连接并且电耦合到所述载体102，更准确地是所述载体102的导电结构128。该机械和电连接可以通过焊接所述增强体200到所述载体102的导电结构128上来完成。特别地，作为所述密封剂110中的镶嵌的所述增强体200可以电接地。这可以防止在所述增强体200处生成不期望的高电位。
图2的实施例具有以下显著的优点：在通过安装结构114(诸如螺钉)将所述电子器件100扣紧到外围器件(未示出)后，安装力以及对应的机械负载可以很大程度上由所述金属增强体200而非由有时候易损坏并且仅适度坚固的密封剂110承受。这可以防止所述密封剂110的例如易损坏材料的损坏。因而，根据图2的所述安装构造112的配置稳定了所述电子器件100，同时防止了所述密封剂110的材料的断裂危险。
因此，在图2的实施例中，提供有钻孔的焊接金属轮廓被模塑料部分地嵌入以形成螺钉连接构造的一部分。可替换地，也可能的是，另一个实施例的增强体200不完全被密封剂110的材料密封，而是以另一种不同于模塑的方式被连接到所述电子器件100的其他组件。作为对图2的进一步替换，可能的是，所述增强体200不连接到所述载体102，特别是不通过焊接连接到其。例如，所述增强体200可以与所述载体102电绝缘，例如可以完全嵌入在所述密封剂110的所述电绝缘材料内。
图2具体地示出了套管状的电连接结构106如何由管脚124填充并且通过压配合连接至他们。
图3示出了根据再另一个示例性实施例的电子器件100的横截面视图。
根据图3，配置为金属套管的两个增强体200被集成在所述密封剂110中。在图3的实施例中，所述整个安装构造112被增强体200的材料沿圆周定界，使得所述密封剂110的在机械上较不稳定的塑料材料在安装期间被防止免受机械损伤。再次具体化为螺钉的各自的安装结构114被引导穿过由所述金属镶嵌套管限定的所述通孔116并且被螺纹连接到所述外围器件的内部中的对应形成的螺钉孔(具有螺纹)中。构成所述安装构造112的模塑嵌入套管与所述电子器件100的上主表面和下主表面两者处的所述密封剂110的围绕材料齐平，因而有助于所述电子器件100的紧致性。
图4示出了根据示例性实施例的电子器件100的平面图。图4特别示出了在模塑以前，即在形成密封剂110以前构成所述安装构造112的金属镶嵌。
图5示出了根据另一个示例性实施例的电子器件100的平面图。这里，所述安装构造112被配置为盲孔，所述盲孔被形成在模塑在密封剂110内的增强体200中。这些安装构造112适于使用外围器件的夹具(未示出)夹紧连接。根据图5，所述安装构造112由杯状金属镶嵌形成，作为安装结构(未示出)的配对物可以被插入其中并且通过夹紧固定到其。
图6示出了根据再另一个示例性实施例的平板状的电子器件100，从其上的一侧，电连接结构106的二维阵列是可见的。
图7示出了从顶侧的根据另一个示例性实施例的电子器件100的底视图。
图8示出了图7的所述电子器件100的底视图。所述密封剂110在这里朝向所述电子器件100的横向侧逐渐变细，其中所述安装构造112被形成在所述密封剂110的各自的窄端部部分。图8的所述电子器件100非常紧凑。
图9示出了根据示例性实施例的电子布置900的横截面视图。
所述电子布置900包括电子器件100以及外围器件902，所述电子器件100具有上面提到的特征，所述电子器件100使用安装结构114通过所述安装构造112被安装在所述外围器件902处。
在所示出的实施例中，所述外围器件902包括导热冷却结构904或由其组成，更准确地是冷却板。所述电子器件100通过所述安装构造112安装在所述冷却结构904上，以便将所述外围器件902机械连接到所述电子器件100，以这种方式从而提升经由所述冷却结构904的在所述电子器件100的操作期间生成的热量的排除。所述冷却结构904的冷却片906也被示出。垫圈908被提供在所述安装结构904(这里为螺钉)与所述密封剂110之间，以进一步降低对每接触面积的易碎的密封剂110的机械冲击。
必须说明的是术语“包括”不排除其他的元件或特征，并且所述“一”或“一个”不排除多个。同样，结合不同实施例中描述的元件可以组合。还必须注意的是附图标记不被解释为限制权利要求范围。而且本申请的范围不意在被限制于说明书中所描述的所述工艺、机器、制造、物质的成分、模块、方法和步骤的特定的实施例。因而，所附权利要求意图在他们的范围内包括例如工艺、机器、制造、物质的成分、模块、方法或步骤。

Claims (30)

1.一种电子器件（100），所述器件（100）包括：
载体（102），具有安装表面（104）；
至少一个电子芯片（108），安装在所述安装表面（104）上；
至少一个电连接结构（106），安装在所述安装表面（104）上；
密封剂（110），至少部分密封所述载体（102）及所述至少一个电子芯片（108），并且部分密封所述至少一个电连接结构（106），使得所述至少一个电连接结构（106）的表面的部分暴露于环境；
安装构造（112），配置用于在外围器件（902）处安装所述电子器件（100），其中所述载体（102）与所述安装构造（112）分离地被提供。
2.根据权利要求1所述的器件（100），其中所述安装构造（112）完全由所述密封剂（110）限定。
3.根据权利要求1所述的器件（100），其中所述安装构造（112）至少部分地由分离增强体（200）限定。
4.根据权利要求3所述的器件（100），其中所述安装构造（112）完全由分离增强体（200）限定。
5.根据权利要求3所述的器件（100），其中所述增强体（200）被至少部分地密封在所述密封剂（110）中。
6.根据权利要求3或4所述的器件（100），其中所述增强体（200）连接到所述载体（102）。
7.根据权利要求5所述的器件（100），其中所述增强体（200）与所述载体（102）电耦合。
8.根据权利要求3-4中的任一项所述的器件（100），其中所述增强体（200）被配置为套管。
9.根据权利要求3-4中的任一项所述的器件（100），其中所述增强体（200）被配置为由以下组成的组中之一：至少部分板状的轮廓，至少部分支柱状的轮廓、以及具有通孔的框架。
10.根据权利要求3-4中的任一项所述的器件（100），其中所述增强体（200）电接地。
11.根据权利要求1-4中的任一项所述的器件（100），其中所述安装构造（112）被配置用于在所述外围器件（902）处通过夹紧和螺纹连接中之一安装所述电子器件（100）。
12.根据权利要求1-4中的任一项所述的器件（100），其中所述安装构造（112）被配置用于容纳安装结构（114），形成所述器件（100）和所述外围器件（902）中的至少一个的一部分，以从而在所述电子器件（100）与所述外围器件（902）之间建立固定结合。
13.根据权利要求1-4中的任一项所述的器件（100），其中所述安装构造（112）被配置为在厚度方向上完全延伸穿过整个器件（100）的至少一个通孔（116）。
14.根据权利要求1-4中的任一项所述的器件（100），其中所述载体（102）与所述安装结构（114）分离地被提供。
15.根据权利要求1-4中的任一项所述的器件（100），其中所述安装构造（112）至少部分地延伸穿过所述密封剂（110）。
16.根据权利要求15所述的器件（100），其中所述安装构造（112）完全延伸穿过所述密封剂（110）。
17.根据权利要求1-4中的任一项所述的器件（100），其中所述至少一个电连接结构（106）中的每一个包括导电套管，所述导电套管具有凹槽，其被配置用于容纳至少一个导电管脚（124）中的各自一个。
18.根据权利要求1-4中的任一项所述的器件（100），其中所述载体（102）包括电绝缘基板（126）以及导电结构（128），其至少部分地限定所述安装表面（104）。
19.根据权利要求18所述的器件（100），其中所述导电结构（128）是图案化导电层。
20.根据权利要求1-4中的任一项所述的器件（100），其中至少一个电子芯片（108）被配置为功率半导体芯片。
21.根据权利要求20所述的器件（100），其中所述功率半导体芯片是包括由以下组成的组中的至少一个：二极管、以及晶体管。
22.根据权利要求21所述的器件（100），其中所述晶体管包括绝缘栅双极晶体管。
23.一种电子布置（900），所述布置（900）包括：
根据权利要求1-19中的任一项所述的电子器件（100）；
外围器件（902），所述电子器件（100）通过所述安装构造（112）被安装或可安装在所述外围器件（902）处。
24.根据权利要求23所述的布置（900），其中所述外围器件（902）包括由以下组成的组中的一个：
冷却结构（904），其中所述电子器件（100）通过安装构造（112）被安装或可安装在冷却结构（904）上；
电子安装基底，其具有电绝缘核心以及在其上和/或在其中的导电结构。
25.根据权利要求24所述的布置（900），其中所述冷却结构（904）包括冷却平板。
26.根据权利要求24所述的布置（900），其中所述电子安装基底包括由以下组成的组中的一个：直接铜接合衬底，直接铝接合衬底、以及印刷电路板。
27.一种制造电子器件（100）的方法，所述方法包括：
在载体（102）的安装表面（104）上安装至少一个电子芯片（108）；
在所述安装表面（104）上安装至少一个电连接结构（106）；
通过密封剂（110）至少部分地密封所述载体（102）及所述至少一个电子芯片（108），并且部分地密封所述至少一个电连接结构（106），使得所述至少一个电连接结构（106）的表面的部分暴露于环境；
形成安装构造（112），其被配置用于在外围器件（902）处安装所述电子器件（100），其中所述载体（102）与所述安装构造（112）分离地被提供。
28.根据权利要求27所述的方法，其中所述安装构造（112）在密封期间形成。
29.根据权利要求28所述的方法，其中所述密封通过模塑来进行。
30.根据权利要求29所述的方法，其中所述模塑包括传递模塑。
CN201510564392.9A 2014-08-01 2015-07-31 有安装构造及外部可访问电连接结构的密封电子芯片器件 Active CN105609473B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014110967.8A DE102014110967B4 (de) 2014-08-01 2014-08-01 Verkapselte elektronische Chipvorrichtung mit Befestigungseinrichtung und von außen zugänglicher elektrischer Verbindungsstruktur sowie Verfahren zu deren Herstellung
DE102014110967.8 2014-08-01

Publications (2)

Publication Number Publication Date
CN105609473A CN105609473A (zh) 2016-05-25
CN105609473B true CN105609473B (zh) 2019-02-15

Family

ID=55079376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510564392.9A Active CN105609473B (zh) 2014-08-01 2015-07-31 有安装构造及外部可访问电连接结构的密封电子芯片器件

Country Status (3)

Country Link
US (1) US9536816B2 (zh)
CN (1) CN105609473B (zh)
DE (1) DE102014110967B4 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014219126A1 (de) * 2014-09-23 2016-03-24 Continental Automotive Gmbh Anordnung mit Schaltungsträger für ein elektronisches Gerät
US10653332B2 (en) * 2015-07-17 2020-05-19 Mc10, Inc. Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers
CN105789156A (zh) 2016-04-22 2016-07-20 珠海格力电器股份有限公司 一种igbt模块组件
US10319659B2 (en) * 2017-10-13 2019-06-11 Semiconductor Components Industries, Llc Semiconductor package and related methods
US10796976B2 (en) * 2018-10-31 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
EP3859776A1 (en) 2020-01-31 2021-08-04 Infineon Technologies AG Power semiconductor device and method for fabricating a power semiconductor device
US11495525B2 (en) 2021-03-03 2022-11-08 Hong Kong Applied Science and Technology Research Institute Company Limited Electronic module having a groove anchoring terminal pins

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014014012A1 (ja) * 2012-07-19 2014-01-23 三菱電機株式会社 電力用半導体モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3491481B2 (ja) * 1996-08-20 2004-01-26 株式会社日立製作所 半導体装置とその製造方法
DE102008012570B4 (de) * 2008-03-04 2014-02-13 Infineon Technologies Ag Leistungshalbleitermodul-System, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
JP4658268B2 (ja) * 2008-11-26 2011-03-23 三菱電機株式会社 電力用半導体モジュール
JP4825259B2 (ja) * 2008-11-28 2011-11-30 三菱電機株式会社 電力用半導体モジュール及びその製造方法
US8455987B1 (en) * 2009-06-16 2013-06-04 Ixys Corporation Electrically isolated power semiconductor package with optimized layout

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014014012A1 (ja) * 2012-07-19 2014-01-23 三菱電機株式会社 電力用半導体モジュール

Also Published As

Publication number Publication date
DE102014110967A1 (de) 2016-02-04
DE102014110967B4 (de) 2021-06-24
CN105609473A (zh) 2016-05-25
US20160035658A1 (en) 2016-02-04
US9536816B2 (en) 2017-01-03

Similar Documents

Publication Publication Date Title
CN105609473B (zh) 有安装构造及外部可访问电连接结构的密封电子芯片器件
JP5350804B2 (ja) 電力用半導体装置
CN104282641B (zh) 半导体装置
CN101989589B (zh) 功率器件封装及其制造方法
CN109935574A (zh) 半导体模块和用于生产半导体模块的方法
TWI366574B (en) Process for producing semiconductor device
US11287344B2 (en) Pressure sensor module having a sensor chip and passive devices within a housing
US10283409B2 (en) Integrated clip and lead and method of making a circuit
US9748166B2 (en) Semiconductor devices including control and load leads of opposite directions
CN106920783A (zh) 具有改进的热和电性能的半导体装置
US20200043836A1 (en) Package with component connected with carrier via spacer particles
EP3649671B1 (en) Power semiconductor module with a housing connected onto a mould compound and corresponding manufacturing method
US20160141275A1 (en) Semiconductor power module using discrete semiconductor components
KR20150072898A (ko) 반도체 패키지 및 그 제조 방법
CN106129018B (zh) 包括金属衬底和嵌入层合体的半导体模块的电子设备
CN105659379B (zh) 具有嵌入式管芯的模制引线框架封装
KR20150031029A (ko) 반도체 패키지 및 그 제조 방법
CN107851620B (zh) 功率半导体模块
CN106158787B (zh) 封装装置与其制作方法
US9601400B2 (en) Glass/ceramic replacement of epoxy for high temperature hermetically sealed non-axial electronic packages
US9123708B2 (en) Semiconductor chip package
US20140239466A1 (en) Electronic Device
US20140377915A1 (en) Pre-mold for a magnet semiconductor assembly group and method of producing the same
CN104425398A (zh) 半导体封装、制造半导体封装的方法和叠层式半导体封装
CN109712944A (zh) 具有被部分涂覆的电源端子的功率半导体模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant