CN105609402B - 一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法 - Google Patents
一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法 Download PDFInfo
- Publication number
- CN105609402B CN105609402B CN201410686083.4A CN201410686083A CN105609402B CN 105609402 B CN105609402 B CN 105609402B CN 201410686083 A CN201410686083 A CN 201410686083A CN 105609402 B CN105609402 B CN 105609402B
- Authority
- CN
- China
- Prior art keywords
- layer
- layers
- source
- gan
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法：使用三甲基镓(TMGa)、三甲基铝(TMAl)作为III族源，氨气(NH3)作为V族源，硅烷(SiH4)作为n型掺杂源，在Si衬底上先生长高温AlN成核层后，在其上面制备两层或三层或四层单向(交叉)碳纳米管周期性介质掩膜图形化AlN/Si衬底层；其后，采用选区外延方法，在该图形化AlN/Si衬底模板上生长低Al组分的AlxGa1‑xN合并层(0.3～0.5微米厚，Al组分x≤0.25)；然后，分别生长四层GaN，在其两GaN层间插入三层其Al组分y随层次增加而递减的低温AlyGa1‑yN应力调控层(1≥y≥0.5)；从而获得低位错密度、无裂纹、高晶体质量的GaN/Si薄膜(2微米厚，其(002)面半峰宽为500aresec、(102)面半峰宽为610aresec)。
Description
技术领域
本发明属于半导体光电子技术领域，涉及一种在Si衬底上制备低位错密度GaN薄膜的方法，尤其涉及一种采用碳纳米管周期性介质掩膜图形化AlN/Si衬底模板，并在GaN生长过程中采用插入生长多层其Al组分随层次增加而递减的低温AlGaN层作为应力调控层的技术，在Si衬底上制备低位错密度、无裂纹、高晶体质量的GaN薄膜的方法。
背景技术
Si衬底尺寸大、价廉，可以降低外延生长成本。与硬度大、导热差的绝缘蓝宝石衬底相比，导电的Si衬底可以有效简化衬底减薄加工工艺，可以降低光电子器件制作中工艺成本。然而，在Si衬底上用金属有机物气相外延(metalorganic vapor phase epitaxy，MOVPE)方法生长GaN中的问题及难点在于：①GaN纤维锌矿结构的(0001)与金刚石结构的Si(111)衬底的晶格失配为20.4％，会产生大量的位错；②GaN与Si之间的热失配高达56％，外延生长结束后的降温工程中，外延层将承受很大的张应力。由于外延层厚度远小于衬底厚度，所以在外延层中会产生微裂纹，严重影响GaN器件特性。③在Si衬底上直接生长GaN时，NH3容易与衬底Si发生反应而在衬底表面形成非晶态的SiN，影响GaN的生长质量。④金属Ga与衬底Si之间也有很强的化学反应，会对衬底造成回溶，从而破坏界面的平整。⑤在高温生长时，衬底中的Si会扩散至缓冲层表面，如果控制不当，将会影响GaN的生长模式，从而破坏晶体质量。⑥此外，由于Si是非极性半导体，在其上生长GaN、AlN或其他极性半导体时将会产生一些化合物极性相关的问题。
采用合适的缓冲层是解决Si衬底生长GaN时晶格失配、Si扩散和极性问题的有效手段，同时在一定程度上也可以缓解薄膜中的应力。为此人们尝试过许多方法，如AlAs、AlN、以及AlGaN/AlN等复合缓冲层。其中AlN结果最好，其主要优点是既可以和GaN在同一反应室进行生长，又可以避免高温生长时SiN的形成。根据其应力释放机理提出许多解决方法：
(1)缓冲层应力补偿法：通过缓冲层对上层GaN提供一个压应力来补偿热失配造成的张应力。如采用AlxGa1-xN缓冲层，结果表明龟裂密度明显减少，且光学特性也有较大提高。
(2)插入层应力剪裁法：通过插入层来调节薄膜内部的应力状态，或阻挡由于热失配从衬底传入的张应力的传播。如超晶格插入层法：插入多周期的AlN/GaN超晶格作插入层，生长GaN总厚度为2μm,随着超晶格插入层层数的增加，张应变减少。TEM显示位错密度随厚度变化而减小。
采用插入层法可以有效消除应力，实现在Si衬底上用MOCVD生长厚的无裂纹GaN层。但是位错密度依然很高。在此基础上，利用碳纳米管作为掩膜层可以沉积在外延层上。碳纳米管掩膜层是微纳米级的尺寸和空间分布，对GaN岛的合并厚度和外延层晶体质量有很大的影响。由于GaN无法直接在碳纳米管的掩膜层上生长，碳纳米管的掩膜让GaN生长的成核点急剧减少，相应低密度大间隙的岛分布会使生长模式由二维向三维转变，随后GaN岛长大、合并，生长模式又从三维转向二维，形成表面平整、质量高的GaN层。
发明内容
一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法。使用三甲基镓(TMGa)、三甲基铝(TMAl)作为III族源，氨气(NH3)作为V族源，硅烷(SiH4)作为n型掺杂源，首先，在Si衬底上，先生长AlN成核层后，制备由周期性平行排列的碳纳米管阵列形成连续的碳纳米管周期性介质掩膜图形化AlN/Si衬底层，并采用选区外延(SAG)方法，在所述周期性介质掩膜膜图形化AlN/Si衬底层上，生长低Al组分的AlxGa1-xN合并层(x≤0.25)，如此，利用该低Al组分AlxGa1-xN合并层在所述碳纳米管周期性介质掩膜和AlN成核层上生长的选择性，将后续生长的GaN外延层限制在没有隐蔽膜的分立的窗口区域中，以释放对整体外延层的张应力、降低位错密度；其次，在所述低Al组分的AlxGa1-xN合并层上面，继续生长四层GaN时，在其两GaN层间，插入生长三层其Al组分y随层次增加而递减的低温AlyGa1-yN应力调控层(1≥y≥0.5)，以此进一步释放对外延层的张应力、降低位错密度；从而获得低位错密度、无裂纹、高晶体质量的Si衬底GaN薄膜。
该方法包括以下步骤：
步骤一，在金属有机化合物气相外延反应室中，在氢气(H2)气氛、温度1000℃～1500℃、反应室压力50torr-100torr下,取V/III比为50～1000，通入TMAl作为III族源，NH3作为V族源，在Si衬底上，生长0.1～0.3微米厚AlN成核层；
步骤二，采用低压化学气相沉积法(LPCVD)，以乙炔作为载气、Fe作为催化剂，在所述AlN成核层上，生长排列整齐的多层碳纳米管，其直径为15-30nm；通过生长和编织，制备由平行排列的两层单向(交叉)、三层单向(交叉)、四层单向(交叉)碳纳米管阵列形成连续的碳纳米管周期性介质掩膜图形化AlN/Si衬底层；
步骤三，在氢气(H2)气氛、温度1050℃～1500℃、反应室压力50torr-100torr下,取V/III比为1000～2000，通入TMAl、TMGa作为III族源，NH3作为V族源，在碳纳米管薄膜周期性介质掩膜图形化AlN/Si衬底层上，生长0.3～0.5微米厚低Al组分的AlxGa1-xN合并层，Al组分x≤0.25；
步骤四，在氢气(H2)气氛、温度1050℃～1500℃、反应室压力75torr-100torr下,取V/III比为1000～2000，通入TMGa作为III族源，NH3作为V族源，在低Al组分的AlxGa1-xN合并层上，生长0.2～0.5微米厚的第一GaN外延层；
步骤五，在氢气(H2)气氛、温度800℃～900℃、反应室压力75torr-100torr下,取V/III比为100～1000，通入TMAl作为III族源，NH3作为V族源，在第一GaN外延层上，生长10-30纳米厚的第一层低温Aly1Ga1-y1N应力调控层(1≥y1≥0.9，取y1＝1时Aly1Ga1-y1N即AlN)；
步骤六，在氢气(H2)气氛、温度1050℃～1500℃、反应室压力75torr-100torr下,取V/III比为1000～2000，通入TMGa作为III族源，NH3作为V族源，在第一层低温Aly1Ga1-y1N应力调控层上，生长0.3～0.5微米厚的第二GaN外延层；
步骤七，在氢气(H2)气氛、温度800℃～900℃、反应室压力75torr-100torr下,取V/III比为100～1000，通入TMAl、TMGa作为III族源，NH3作为V族源，在第二GaN外延层上，生长10-30纳米厚的第二层低温Aly2Ga1-y2N应力调控层(y1＞y2＞y3，且y2≈(y1+y3)/2)；
步骤八，在氢气(H2)气氛、温度1050℃～1500℃、反应室压力75torr-100torr下,取V/III比为1000～2000，通入TMGa作为III族源，NH3作为V族源，在第二层低温Aly2Ga1-y2N应力调控层上，生长0.4～0.5微米厚的第三GaN外延层；
步骤九，在氢气(H2)气氛、温度800℃～900℃、反应室压力75torr-100torr下,取V/III比为100～1000，通入TMAl、TMGa作为III族源，NH3作为V族源，在第三GaN外延层上，生长10-30纳米厚的第三层低温Aly3Ga1-y3N应力调控层(0.6≥y3≥0.5，且y3＜y2)；
步骤十，在氢气(H2)气氛、在1000℃～1500℃、反应室压力150torr-200torr下,取V/III比为1000～10000，通入TMGa作为III族源，NH3作为V族源，在第三层低温Aly3Ga1-y3N应力调控层上，生长1～1.5微米的顶面GaN层。
这里需要指出，在低Al组分的AlxGa1-xN合并层上面继续生长四层GaN时，在两GaN层间，插入生长的三层其Al组分y随层次增加而递减的低温AlyGa1-yN应力调控层，其各层Al组分y，随层次增加从1递减至0.5。
附图说明
图1是本发明实施例1中一种采用由两层单向(交叉)碳纳米管周期性介质掩膜制作图形化AlN/Si衬底模板的方法，并采用插入生长三层其Al组分y随层次增加而递减的低温AlyGa1-yN应力调控层的方法，制备的新型结构的低位错密度、无裂纹、高晶体质量的Si衬底GaN薄膜的剖面图。
图中包括：Si衬底101；AlN成核层102；两层单向(交叉)碳纳米管周期性介质掩膜图形化AlN/Si衬底层103；低Al组分的Al0.25Ga0.75N合并层104；第一GaN外延层105；第一层低温AlN应力调控层106；第二GaN外延层107；第二层Al0.75Ga0.25N应力调控层108；第三GaN外延层109；第三层Al0.5Ga0.5N应力调控层110；顶面GaN外延层111。
图2是本发明实施例2中一种采用由四层单向(交叉)碳纳米管作为周期性介质掩膜制作图形化AlN/Si衬底模板的方法，并采用插入生长三层其Al组分y随层次增加而递减的低温AlyGa1-yN应力调控层的方法，制备的新型结构的低位错密度、无裂纹、高晶体质量的Si衬底GaN薄膜的剖面图。
图中包括：Si衬底201；AlN成核层202；四层单向(交叉)碳纳米管周期性介质掩膜图形化AlN/Si衬底层203；低Al组分的Al0.25Ga0.75N合并层204；第一GaN外延层205；第一层低温AlN应力调控层206；第二GaN外延层207；第二层Al0.75Ga0.25N应力调控层208；第三GaN外延层209；第三层Al0.5Ga0.5N应力调控层210；顶面GaN外延层211。
图3(A)是在Si衬底上，没有采用碳纳米管作为周期性介质掩膜，也没采用Al组分渐变的低温AlGaN应力调控层的方法，制备的Si衬底GaN薄膜对比样品(A)的显微照片；
图3(B)是实施例1中，在Si衬底上，采用两层(交叉)碳纳米管作为周期性介质掩膜制作图形化AlN/Si衬底层方法，并采用插入生长三层其Al组分y随层次增加而递减的低温AlyGa1-yN应力调控层的方法，制备的新型结构的Si衬底GaN薄膜(B)的显微照片；
图3(C)是实施例2中，在Si衬底上，采用四层(交叉)碳纳米管作为周期性介质掩膜制作图形化AlN/Si衬底层方法，并采用插入生长三层其Al组分y随层次增加而递减的低温AlyGa1-yN应力调控层的方法，制备的新型结构的Si衬底GaN薄膜(C)的显微照片。
图4(1)、(4)分别是在Si衬底上，没有采用碳纳米管作为周期性介质掩膜，也没采用Al组分渐变的低温AlGaN应力调控层的方法，制备的Si衬底GaN薄膜对比样品(A)的XRD(002)面Omega曲线、(102面)Omega曲线；
图4(2)、(5)分别是实施例1中，采用两层(交叉)碳纳米管作为周期性介质掩膜制作图形化AlN/Si衬底模板方法，并采用插入生长三层其Al组分y随层次增加而递减的低温AlyGa1-yN应力调控层的方法，制备的新型结构的Si衬底GaN薄膜(B)的XRD(002)面Omega曲线、(102面)Omega曲线；
图4(3)、(6)分别是实施例2中，采用四层(交叉)碳纳米管作为周期性介质掩膜制作图形化AlN/Si衬底模板方法，并采用插入生长三层其Al组分y随层次增加而递减的低温AlyGa1-yN应力调控层的方法，制备的新型结构的Si衬底GaN薄膜(C)的XRD(002)面Omega曲线、(102面)Omega曲线。
具体实施方式
本发明提供一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法。使用三甲基镓(TMGa)，三甲基铝(TMAl)作为III族源，氨气(NH3)作为V族源，硅烷(SiH4)作为n型掺杂源，在Si衬底上，先低温生长AlN成核层。在此基础上由周期性平行排列的碳纳米管阵列形成连续的碳纳米管薄膜作为周期性介质掩膜制成图形化AlN/Si衬底模板，同时在GaN外延层生长过程中，插入生长三层其Al组分y随层次增加而递减的低温AlyGa1-yN应力调控层的方法，获得低位错密度、无裂纹、高晶体质量的Si衬底GaN薄膜。
实施例1
使用Aixtron公司产品-紧耦合垂直反应室MOCVD生长系统。生长过程中使用三甲基镓(TMGa)、三甲基铝(TMAl)作为III族源，氨气(NH3)作为V族源，硅烷(SiH4)作为n型掺杂源，二茂镁(Cp2Mg)作为p型掺杂源，首先在MOCVD反应室中将Si衬底101加热到1080℃,在H2气氛下，高温处理5-10分钟。然后在金属有机化合物气相外延反应室中，在氢气(H2)气氛、温度1000℃～1500℃、反应室压力50torr-100torr下,取V/III比为50～1000，通入TMAl作为III族源，NH3作为V族源，在Si衬底101上，生长0.1微米厚AlN成核层102；采用低压化学气相沉积法(LPCVD)，用乙炔作为载气，用Fe作为催化剂，在AlN成核层102上，生长由周期性平行排列的碳纳米管，其直径为15-30nm，通过生长和编织，制成由平行排列的两层交叉碳纳米管周期性介质掩膜图形化AlN/Si衬底层103；在氢气(H2)气氛、温度1050℃～1500℃、反应室压力50torr-100torr下,取V/III比为1000～2000，通入TMAl、TMGa作为III族源，NH3作为V族源，在周期性介质掩膜图形化AlN/Si衬底层103上，生长0.3微米厚低Al组分的Al0.25Ga0.75N合并层104，其Al组分x为0.25；在氢气(H2)气氛、温度1050℃～1500℃、反应室压力75torr-100torr下,取V/III比为1000～2000，通入TMGa作为III族源，NH3作为V族源，在低Al组分的Al0.25Ga0.75N合并层104上，生长0.2微米厚的第一GaN外延层105；在氢气(H2)气氛、温度800℃～900℃、反应室压力75torr-100torr下,取V/III比为100～1000，通入TMAl作为III族源，NH3作为V族源，在第一GaN外延层105上，生长10纳米厚的第一层低温AlN应力调控层106；在氢气(H2)气氛、温度1050℃～1500℃、反应室压力75torr-100torr下,取V/III比为1000～2000，通入TMGa作为III族源，NH3作为V族源，在第一层低温AlN应力调控层106上，生长0.3微米厚的第二GaN外延层107；在氢气(H2)气氛、温度800℃～900℃、反应室压力75torr-100torr下,取V/III比为100～1000，通入TMAl、TMGa作为III族源，NH3作为V族源，在第二GaN外延层107上，生长10纳米厚的第二层低温Al0.75Ga0.25N应力调控层108；在氢气(H2)气氛、温度1050℃～1500℃、反应室压力75torr-100torr下,取V/III比为1000～2000，通入TMGa作为III族源，NH3作为V族源，在第二层低温Al0.75Ga0.25N应力调控层108上，生长0.4微米厚第三GaN外延层109；在氢气(H2)气氛、温度800℃～900℃、反应室压力75torr-100torr下,取V/III比为100～1000，通入TMAl、TMGa作为III族源，NH3作为V族源，在第三GaN外延层109上，生长10纳米厚的第三层低温Al0.5Ga0.5N应力调控层110；在氢气(H2)气氛、温度1000℃～1500℃、反应室压力150torr-200torr下,取V/III比为1000～10000，通入TMGa作为III族源，NH3作为V族源，在第三层低温Al0.5Ga0.5N应力调控层110上，生长1微米的顶面GaN层111。
实施例2
使用Aixtron公司产品-紧耦合垂直反应室MOCVD生长系统。生长过程中使用三甲基镓(TMGa)、三甲基铝(TMAl)作为III族源，氨气(NH3)作为V族源，硅烷(SiH4)作为n型掺杂源，二茂镁(Cp2Mg)作为p型掺杂源，首先在MOCVD反应室中将Si衬底201加热到1080℃,在H2气氛下，高温处理5-10分钟。然后在金属有机化合物气相外延反应室中，在氢气(H2)气氛、温度1000℃～1500℃、反应室压力50torr-100torr下,取V/III比为50～1000，通入TMAl作为III族源，NH3作为V族源，在Si衬底201上，生长0.3微米厚AlN成核层202；采用低压化学气相沉积法(LPCVD)，生长排列整齐的四层单向(交叉)碳纳米管。在生长过程中，用乙炔作为载气，用Fe作为催化剂，在在AlN成核层102上，生长由周期性平行排列的碳纳米管，其直径为15-30nm，通过生长和编织，制成由平行排列的四层交叉碳纳米管周期性介质掩膜图形化AlN/Si衬底层203；在氢气(H2)气氛、温度1050℃～1500℃、反应室压力50torr-100torr下,取V/III比为1000～2000，通入TMAl、TMGa作为III族源，NH3作为V族源，在周期性介质掩膜图形化AlN/Si衬底层203上，生长0.5微米厚的低Al组分的Al0.25Ga0.75N合并层204，其Al组分x＝0.25；在氢气(H2)气氛、温度1050℃～1500℃、反应室压力75torr-100torr下,取V/III比为1000～2000，通入TMGa作为III族源，NH3作为V族源，在低Al组分的Al0.25Ga0.75N合并层204上，生长0.5微米厚的第一GaN外延层205；在氢气(H2)气氛、温度800℃～900℃、反应室压力75torr-100torr下,取V/III比为100～1000，通入TMAl作为III族源，NH3作为V族源，在第一GaN外延层205上，生长30纳米厚的第一层低温AlN应力调控层206；在氢气(H2)气氛、温度1050℃～1500℃、反应室压力75torr-100torr下,取V/III比为1000～2000，通入TMGa作为III族源，NH3作为V族源，在第一层低温AlN应力调控层206上，生长0.5微米厚的第二GaN外延层207；在氢气(H2)气氛、温度800℃～900℃、反应室压力75torr-100torr下,取V/III比为100～1000，通入TMAl、TMGa作为III族源，NH3作为V族源，在第二GaN外延层207上，生长30纳米厚的第二层低温Al0.75Ga0.25N应力调控层208；在氢气(H2)气氛、温度1050℃～1500℃、反应室压力75torr-100torr下,取V/III比为1000～2000，通入TMGa作为III族源，NH3作为V族源，在第二层低温Al0.75Ga0.25N应力调控层208上，生长0.5微米厚的第三GaN外延层209；在氢气(H2)气氛、温度800℃～900℃、反应室压力75torr-100torr下,取V/III比为100～1000，通入TMAl、TMGa作为III族源，NH3作为V族源，在第三GaN外延层209上，生长30纳米厚的第三层低温Al0.5Ga0.5N应力调控层210；在氢气(H2)气氛、温度1000℃～1500℃、反应室压力150torr-200torr下,取V/III比为1000～10000，通入TMGa作为III族源，NH3作为V族源，在第三层低温Al0.5Ga0.5N应力调控层210上，生长1.5微米的顶面GaN层211。
为了对比碳纳米管掩膜对应力释放和晶体质量提高的效果，我们同时还在Si衬底上生长没有采用碳纳米管作为周期性介质掩膜也没采用Al组分阶梯式变化的低温AlGaN应力调控层的Si衬底上GaN薄膜对比样品，其他生长工艺条件和实施例1相同。
如图3所示：其中，图3(A)给出采用无碳纳米管掩膜也无AlN应力调控层的普通方法制备的Si衬底GaN薄膜对比样品(A)的显微照片；图3(B)给出采用实施例1技术方案，即在Si衬底上，采用两层(交叉)碳纳米管掩膜图形化AlN/Si衬底层，并采用插入生长三层其Al组分y随层次增加而递减的低温AlyGa1-yN应力调控层的方法，制备的Si衬底GaN薄膜(B)的显微照片；图3(C)给出采用实施例2中技术方案，即在Si衬底上，采用四层(交叉)碳纳米管掩膜图形化AlN/Si衬底层，并采用插入生长三层其Al组分y随层次增加而递减的低温AlyGa1-yN应力调控层的方法，制备的Si衬底GaN薄膜(C)的显微照片。对比结果发现采用本发明中技术，可获得低位错密度、无裂纹、高晶体质量的Si衬底GaN薄膜。
如图4所示：图4(1)、(4)分别给出采用无碳纳米管掩膜也无AlN插入层的普通方法制备的Si衬底GaN薄膜对比样品(A)的XRD(002)面Omega曲线、(102面)Omega曲线，其中，GaN/Si薄膜对比样品(A)的(002)面半峰宽为920aresec、(102)面半峰宽为2600aresec；图4(2)、(5)分别给出采用实施例1技术方案制备的新型结构的Si衬底GaN薄膜(B)的XRD(002)面Omega曲线、(102面)Omega曲线，其中，GaN/Si薄膜样品(B)的(002)面半峰宽为780aresec、(102)面半峰宽为1100aresec；图4(3)、(6)分别给出实施例2技术方案制备的新型结构的Si衬底GaN薄膜(C)的XRD(002)面Omega曲线、(102面)Omega曲线，其中，GaN/Si薄膜样品(C)的(002)面半峰宽为500aresec、(102)面半峰宽为610aresec。
从以上三种方法制备的Si衬底GaN薄膜样品的显微照片对比和其XRD测试数据的对比，可以看出：没有采用碳纳米管作为周期性介质掩膜也没有采用低温AlGaN的普通方法制备的Si衬底GaN薄膜(A)的晶体质量明显地差；而采用本发明中技术，即采用碳纳米管作为周期性介质掩膜图形化AlN/Si衬底层的技术，并采用选区外延(SAG)方法插入生长三层其Al组分y随层次增加而递减的低温AlyGa1-yN应力调控层结构的技术，所制备的Si衬底GaN薄膜(B)和(C),却实现了低位错密度、无裂纹、高晶体质量。
以上所述的实施例仅为说明本发明的技术思想及特点，其描述较为具体和详细，其目的在于使本领域的普通技术人员能够了解本发明的内容并据以实施，因此不能仅以此来限定本发明的专利范围，但并不能因此而理解为对本发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，即凡依据本发明所揭示的精神所作的变化，仍应涵盖在本发明的专利范围内。
Claims (2)
1.一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法，其特征在于，①在Si衬底上先生长AlN成核层上后，在其上面制备由周期性平行排列的碳纳米管阵列形成连续的碳纳米管周期性介质掩膜图形化AlN/Si衬底层，并采用选区外延方法，在所述周期性介质掩膜图形化AlN/Si衬底层上，生长低Al组分的AlxGa1-xN合并层，其中x≤0.25，如此，利用该低Al组分AlxGa1-xN合并层在所述碳纳米管周期性介质掩膜和AlN成核层上生长的选择性，将后续生长的GaN外延层限制在没有隐蔽膜的分立的窗口区域中，以释放对整体外延层的张应力、降低位错密度； ②在所述低Al组分的AlxGa1-xN合并层上继续生长四层GaN时，在其两GaN层间插入生长三层其Al组分y随层次增加而递减的低温AlyGa1-yN应力调控层1≥y≥0.5，生长温度在950℃-1000℃，以此进一步释放对外延层的张应力、降低位错密度；从而获得低位错密度、无裂纹、高晶体质量的Si衬底GaN薄膜。
2.根据权利要求1所述的一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法，如①中所述制备由碳纳米管周期性介质掩膜图形化AlN/Si衬底层的方法、所述生长低Al组分的AlxGa1-xN合并层的方法、如②中所述在两GaN层间插入生长三层其Al组分y随层次增加而递减的低温AlyGa1-yN应力调控层的方法，其特征在于，按以下步骤进行：
步骤一，在金属有机化合物气相外延反应室中，在氢气气氛、温度1000℃～1500℃、反应室压力50torr-100torr下,取V/III比为50～1000，通入TMAl作为III族源，NH3作为V族源，在Si衬底上，生长AlN成核层，其厚度为0.1～0.3微米；
步骤二，采用低压化学气相沉积法，以乙炔作为载气、Fe作为催化剂，在所述AlN成核层上，生长排列整齐的多层碳纳米管，其直径为15-30nm，通过生长和编织，制备由平行排列的两层单向交叉、三层单向交叉、四层单向交叉碳纳米管阵列形成连续的碳纳米管周期性介质掩膜图形化AlN/Si衬底层；
步骤三，在氢气气氛、温度1050℃～1500℃、反应室压力50torr-100torr下,取V/III比为1000～2000，通入TMAl、TMGa作为III族源，NH3作为V族源，在所述碳纳米管周期性介质掩膜图形化AlN/Si衬底层上，生长低Al组分的AlxGa1-xN合并层，其厚度为0.3～0.5微米，Al组分x≤0.25；
步骤四，在氢气气氛、温度1050℃～1500℃、反应室压力75torr-100torr下,取V/III比为1000～2000，通入TMGa作为III族源，NH3作为V族源，在所述低Al组分的AlxGa1-xN合并层上，生长第一GaN外延层，其厚度为0.2～0.5微米；
步骤五，在氢气气氛、温度800℃～900℃、反应室压力75torr-100torr下,取V/III比为100～1000，通入TMAl作为III族源，NH3作为V族源，在所述第一GaN外延层上，生长第一层低温Aly1Ga1-y1N应力调控层，1≥y1≥0.9，取y1=1时，Aly1Ga1-y1N 即 AlN ，其厚度为10-30纳米；
步骤六，在氢气气氛、温度1050℃～1500℃、反应室压力75torr-100torr下,取V/III比为1000～2000，通入TMGa作为III族源，NH3作为V族源，在所述第一层低温Aly1Ga1-y1N应力调控层上，生长第二GaN外延层，其厚度为0.3～0.5微米；
步骤七，在氢气气氛、温度800℃～900℃、反应室压力75torr-100torr下,取V/III比为100～1000，通入TMAl、TMGa作为III族源，NH3作为V族源，在所述第二GaN外延层上，生长第二层低温Aly2Ga1-y2 N应力调控层，y1＞y2＞y3 ，但y2≈（y1+ y3）/2，其厚度为10-30纳米；
步骤八，在氢气气氛、温度1050℃～1500℃、反应室压力75torr-100torr下,取V/III比为1000～2000，通入TMGa作为III族源，NH3作为V族源，在所述第二层低温Aly2 Ga1-y2N应力调控层上，生长第三GaN外延层，其厚度为0.4～0.5微米；
步骤九，在氢气气氛、温度800℃～900℃、反应室压力75torr-100torr下,取V/III比为100～1000，通入TMAl、TMGa作为III族源，NH3作为V族源，在所述第三GaN外延层上，生长第三层低温Aly3Ga1-y3N应力调控层，0.6≥y3≥0.5，且y3＜y2，其厚度为10-30纳米；
步骤十，在氢气气氛、温度1000℃～1500℃、反应室压力150torr-200torr下,取V/III比为1000～10000，通入TMGa作为III族源，NH3作为V族源，在所述第三层低温Aly3Ga1-y3N应力调控层上，生长顶面GaN层，其厚度为1～1.5微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410686083.4A CN105609402B (zh) | 2014-11-25 | 2014-11-25 | 一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410686083.4A CN105609402B (zh) | 2014-11-25 | 2014-11-25 | 一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105609402A CN105609402A (zh) | 2016-05-25 |
| CN105609402B true CN105609402B (zh) | 2018-03-27 |
Family
ID=55989237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410686083.4A Active CN105609402B (zh) | 2014-11-25 | 2014-11-25 | 一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105609402B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298457A (zh) * | 2016-09-22 | 2017-01-04 | 东莞市联洲知识产权运营管理有限公司 | 一种SiGe/Si外延片生长方法 |
| CN106711024B (zh) * | 2016-12-30 | 2020-08-21 | 东莞市中镓半导体科技有限公司 | 一种在硅衬底上制备高电子迁移率场效应晶体管的方法 |
| CN108288583B (zh) * | 2017-01-10 | 2020-07-10 | 清华大学 | 一种采用硅基底生长氮化镓外延的方法 |
| CN108490626A (zh) * | 2018-03-27 | 2018-09-04 | 苏州大学 | 一种偏振分束元件和装置 |
| CN110911274B (zh) * | 2019-10-25 | 2022-12-30 | 北京大学 | 一种iii族氮化物外延薄膜及其选区生长方法 |
| CN112531015B (zh) * | 2020-12-02 | 2023-09-22 | 北京大学东莞光电研究院 | 低损耗氮化镓射频材料外延结构及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090032211A (ko) * | 2007-09-27 | 2009-04-01 | 삼성전기주식회사 | 수직구조 질화갈륨계 발광다이오드 소자 |
| CN102201332A (zh) * | 2011-05-08 | 2011-09-28 | 北京燕园中镓半导体工程研发中心有限公司 | 一种GaN衬底的制备方法 |
| CN102610718A (zh) * | 2011-01-24 | 2012-07-25 | 清华大学 | 用于生长外延结构的衬底及其使用方法 |
-
2014
- 2014-11-25 CN CN201410686083.4A patent/CN105609402B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090032211A (ko) * | 2007-09-27 | 2009-04-01 | 삼성전기주식회사 | 수직구조 질화갈륨계 발광다이오드 소자 |
| CN102610718A (zh) * | 2011-01-24 | 2012-07-25 | 清华大学 | 用于生长外延结构的衬底及其使用方法 |
| CN102201332A (zh) * | 2011-05-08 | 2011-09-28 | 北京燕园中镓半导体工程研发中心有限公司 | 一种GaN衬底的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105609402A (zh) | 2016-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105609402B (zh) | 一种在Si衬底上采用碳纳米管作为周期性介质掩膜制备低位错密度GaN薄膜的方法 | |
| EP2641267B1 (en) | Semiconductor wafer comprising gallium nitride layer having one or more silicon nitride interlayer therein | |
| CN104538521B (zh) | 一种高亮度近紫外led及其制备方法 | |
| CN107275187B (zh) | 自支撑氮化镓层及其制备方法、退火方法 | |
| CN109103070B (zh) | 基于纳米图形硅衬底制备高质量厚膜AlN的方法 | |
| TWI707380B (zh) | 半導體元件結構及其生產方法 | |
| CN101847578B (zh) | 基于m面Al2O3衬底上半极性GaN的生长方法 | |
| CN115714155A (zh) | 深紫外发光二极管外延片及其制备方法、深紫外发光二极管 | |
| CN106960781A (zh) | 一种氮化镓薄膜及其制备方法和石墨烯薄膜及其制备方法 | |
| CN105448675B (zh) | 一种GaAs/Si外延材料的MOCVD制备方法 | |
| CN103952683A (zh) | 含有SiNx插入层的半极性m面GaN基的半导体器件的制备方法 | |
| CN106480498B (zh) | 一种纳米图形衬底侧向外延硅基量子点激光器材料及其制备方法 | |
| CN113782651B (zh) | 一种图形化深紫外led外延结构及其制备方法 | |
| CN105374677B (zh) | 一种在大尺寸Si衬底上制备高电子迁移率场效应晶体管的方法 | |
| EP2904630B1 (en) | Semiconductor material | |
| CN105702826B (zh) | 一种在Si衬底上制备无裂纹GaN薄膜的方法 | |
| TW201705471A (zh) | 高度不匹配之iii-v cmos通道材料於矽基板上的mocvd生長 | |
| CN101901758B (zh) | 基于m面SiC衬底的非极性m面GaN薄膜的MOCVD生长方法 | |
| TW201919238A (zh) | 用於高電子遷移率電晶體之異質結構及其製造方法 | |
| CN104637795B (zh) | 硅衬底上iii族氮化物外延薄膜的选区生长方法及结构 | |
| CN105679650A (zh) | 一种在Si衬底上制备高迁移率AlGaN/GaN电子功率器件的方法 | |
| CN101717923B (zh) | 一种非极性GaN薄膜及其制备方法 | |
| CN103311100A (zh) | 含有非极性m面GaN缓冲层的InN半导体器件的制备方法 | |
| CN101901760B (zh) | 基于c面SiC衬底上极性c面GaN的MOCVD生长方法 | |
| CN113990940B (zh) | 碳化硅外延结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |