CN105556666A - 用于集成电路的静电放电保护 - Google Patents

用于集成电路的静电放电保护 Download PDF

Info

Publication number
CN105556666A
CN105556666A CN201480049879.7A CN201480049879A CN105556666A CN 105556666 A CN105556666 A CN 105556666A CN 201480049879 A CN201480049879 A CN 201480049879A CN 105556666 A CN105556666 A CN 105556666A
Authority
CN
China
Prior art keywords
diode
coupled
drain
grid
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480049879.7A
Other languages
English (en)
Other versions
CN105556666B (zh
Inventor
A·A·M·尤塞夫
P·S·S·古德姆
L-C·常
E·A·S·阿布德尔格哈尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105556666A publication Critical patent/CN105556666A/zh
Application granted granted Critical
Publication of CN105556666B publication Critical patent/CN105556666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/441—Protection of an amplifier being implemented by clamping means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/444—Diode used as protection means in an amplifier, e.g. as a limiter or as a switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

用于改善集成电路(IC)中的静电放电(ESD)性能的技术。在一方面，在IC的各个节点之间提供了一个或多个保护二极管。例如，可以在放大器输入晶体管的漏极和栅极之间和/或漏极和接地之间等提供保护二极管。在某些示例性实施例中，放大器可以是共源共栅放大器。描述了用于有效地处理ESD现象的另外的方面。

Description

用于集成电路的静电放电保护
相关申请的交叉引用
本申请要求来自共同拥有的2013年09月12日提交的美国非临时专利申请号14/024,833的优先权，以整体通过引用将其内容明示地并入本文。
技术领域
本公开涉及用于集成电路的静电放电(ESD)保护。
背景技术
由于持续的工艺等比例缩小，目前水平的集成电路(IC)以日益密集的电路装置和更小的器件特征尺寸为特征。这个趋势增加了现代IC对来自静电放电(ESD)的损坏的脆弱性使得为现代IC提供足够的、鲁棒的ESD保护变得重要。
为了确保IC符合ESD要求，在制造和测试期间，可以横跨IC的输入/输出(I/O)管脚外部地施加预定测试电压。可以根据本领域已知的用于确定ESD兼容性的各种模型生成这些测试电压，例如，充电器件模型(CDM)、人体模型(HBM)、机器模型(MM)等。当施加大的测试电压时，寄生电感或寄生电阻的出现可能不期望地导致大的电压降横跨IC的关键端子存留，可能损坏敏感的电路装置。
因此，期望提供用于改善在目前水平IC中的ESD保护机制的鲁棒性的新技术。
附图说明
图1图示了现有技术的无线通信设备的设计的框图，可以在其中实施本公开的技术。
图2图示了包含I/O焊盘和电路装置的集成电路(IC)的现有技术的实施方式。
图3图示了根据本公开的IC的示例性实施例，其中提供了保护二极管来处理前述的问题。
图4图示了根据本公开的包含附加电阻器的IC的备选的示例性实施例。
图5图示了根据本公开的包含多个保护二极管的IC的备选的示例性实施例。
图6图示了根据本公开的包含本公开的多个技术的IC的备选的示例性实施例。
图7图示了包含I/O焊盘和电路装置的集成电路(IC)的备选的现有技术的实施方式。
图8图示了根据本公开的IC的示例性实施例，其中提供了附加的保护二极管。
图9图示了根据本公开的IC的备选的示例性实施例，其中提供了两个串联耦合的二极管。
图10图示了包含本公开的另外的技术的IC的备选的示例性实施例。
图11图示了根据本公开的包含本公开的多种技术的IC的备选的示例性实施例。
图12图示了根据本公开的方法的示例性实施例。
图13图示了根据本公开的装置的示例性实施例。
具体实施方式
在下文中参考着附图更完整地描述本公开的各种方面。然而，本公开可以以许多不同的形式实施并且不应当被解释成被限制到整个本公开展示的任何特定的结构或功能。相反，提供这些方面使得本公开将是透彻和完整的，并且将向本领域技术人员完全传达本公开的范围。基于本文中的教导，本领域技术人员应当领会本公开的范围旨在覆盖本文中所披露的本公开的任何方面，不论是单独地实施还是与本公开的任何其他方面组合地实施。例如，可以使用本文所阐述的任何数目的方面来实施装置或实践方法。此外，本公开的范围旨在覆盖使用本文所阐述的本公开的各种方面的补充或者另外的其他结构、功能性、或者结构和功能性来实践的这种装置或方法。应当理解，本文中所披露的本公开的任何方面可由权利要求的一个或多个要素来实施。
下面结合附图阐述的详细描述旨在作为对本发明的示例性方面的描述，而非旨在代表可在其中实践本发明的仅有的示例性方面。贯穿本描述使用的术语“示例性”意指“用作示例、实例或解释”，并且不应当一定被解释成优于或胜过其他示例性方面。本详细描述包括具体细节以用于提供对本发明的示例性方面的透彻理解的目的。没有这些具体细节也可以实践本发明的示例性方面对本领域技术人员将是显而易见的。在一些实例中，公知的结构和器件以框图形式示出以免模糊本文中给出的示例性方面的新颖性。在本说明书以及权利要求书中，术语“模块”和“块”可以可互换地使用以表示被配置成执行描述的操作的实体。
图1图示了现有技术的无线通信设备100的设计的框图，可以在其中实施本公开的技术。图1示出了示例收发器设计。一般来说，可以通过放大器、滤波器、上变频器、下变频器等的一级或多级执行发射器和接收器中的信号的调节。可以与图1中所示的配置不同地布置这些电路块。此外，未在图1中示出的其他电路块也可以被用来调节发射器和接收器中的信号。除非另有指示，在图1或者在附图中的任何其他图中的任何信号可以是单端或者差分的。在图1中的一些电路块也可以被省略。
在图1中示出的设计中，无线设备100包括收发器120和数字处理器110。数字处理器110可以包括存储器(未示出)以存储数据和程序代码。支持双向通信的收发器120包括发射器130和接收器150。一般来说，针对任意数量的通信系统和频带，无线设备100可以包括任意数量的发射器和/或接收器。可以在一个或多个模拟集成电路(IC)、射频(RF)IC、混合信号IC等上实施收发器120的全部或者一部分。
可以利用超外差架构或者直接转换架构实施发射器或者接收器。在超外差架构中，信号在RF和基带之间按照多级变频，例如，对于接收器，在一级中从RF到中频(IF)，并且然后在另一级中从IF到基带。在直接转换架构中，信号在RF和基带之间按照一级变频。超外差架构和直接转换架构可以使用不同的电路块和/或具有不同的要求。在图1中示出的设计中，利用直接转换架构实施发射器130和接收器150。
在发射路径中，数字处理器110处理将要被发射的数据并且向发射器130提供I和Q模拟输出信号。在示出的示例性实施例中，数字处理器110包括数模转换器(DAC)114a和114b以将由数字处理器110生成的数字信号转换成I和Q模拟输出信号，例如I和Q输出电流，用于进一步处理。
在发射器130内，低通滤波器132a和132b分别将I和Q模拟输出信号滤波以去除由前面的数模转换造成的非期望的像(image)。放大器(Amp)134a和放大器(Amp)134b分别将来自低通滤波器132a和低通滤波器132b的信号放大，并且提供I和Q基带信号。包括混频器141a和混频器141b的上变频器140利用来自TXLO信号生成器190的I和Q发射(TX)本振(LO)信号将I基带信号和Q基带信号上变频并且提供经上变频的信号。滤波器142将经上变频的信号滤波以去除由上变频以及在接收频带中的噪声造成的非期望的像。功率放大器(PA)144将来自滤波器142的信号放大以获得期望的输出功率级并且提供发射RF信号。发射RF信号被路由经过双工器或开关146并且经由天线148被发射。
在接收路径中，天线148接收由基站发射的信号并且提供接收的RF信号，该RF信号被路由经过双工器或开关146并且被提供到低噪声放大器(LNA)152。双工器146被设计成在具有特定RX到TX双工器频率间隔的情况下操作，使得RX信号与TX信号隔离。接收的RF信号被LNA152放大并且被滤波器154滤波以获得期望的RF输入信号。下变频混频器161a和161b将滤波器154的输出与来自RXLO信号生成器180的I和Q接收(RX)LO信号(即LO_I和LO_Q)混频以生成I和Q基带信号。I和Q基带信号被放大器162a和放大器162b放大并且进一步被低通滤波器164a和低通滤波器164b滤波以获得被提供到数字处理器110的I和Q模拟输入信号。在示出的示例性实施例中，数字处理器110包括模数转换器(ADC)116a和116b以将I和Q模拟输入信号转换成将要被数字处理器110进一步处理的数字信号。
在图1中，TXLO信号生成器190生成用于上变频的I和QTXLO信号，而RXLO信号生成器180生成用于下变频的I和QRXLO信号。每个LO信号是具有特定基频的周期性信号。PLL192从数字处理器110接收时序信息并且生成用于调整来自LO信号生成器190的TXLO信号的频率和/或相位的控制信号。相似地，PLL182从数字处理器110接收时序信息并且生成用于调整来自LO信号生成器180的RXLO信号的频率和/或相位的控制信号。
由于LNA152和PA144可以包含与IC的外部的节点对接的输入/输出(I/O)端子，因此这种电路块可能被暴露于来自外部环境的可能较大的电势，使他们更易受损坏。例如在制造或者测试期间等，例如，与人力搬运工或者工业装备的接触可能导致巨大数量的静电电荷在电子器件中累积，例如由于摩擦、感应等。当这种带电的电子器件开始与电气放电路径接触时，可能生成经过电子器件的电流的浪涌，可能导致设备的灾难性的失效。当带电体被带到电子器件的附近时也可能出现电流浪涌现象，在这种情况下带电体可以通过电子器件放电，因此损坏电子器件的部件。
诸如上文描述的器件失效可能在半导体制造和测试的所有阶段中发生，并且甚至在当电子器件被最终用户操作时的领域中发生。因此，对ESD的充分的保护策略在目前水平的RF和模拟IC产品的研发中是有用的。
图2图示了包含输入/输入(I/O)焊盘和电路装置的集成电路(IC)200的现有技术的实施方式。注意，图2仅仅是为了说明的目的而示出并且并不旨在将本公开的范围限制到本文公开的技术的任何特定应用。例如，IC可以一般地包括附加的焊盘、电路装置、引线等，这些不一定在IC200中被示出。
在图2中，IC200包括I/O焊盘201、202和203。焊盘201将外部提供的电源电压(例如VDD，未在图2中示出)耦合到IC200的电源轨299。焊盘202将外部电压V2耦合到IC200的输入，例如IC200的放大器输入端子。焊盘203将外部电压V1耦合到IC200的接地端子。IC200进一步包括放大器210、电源钳位220和其他电路装置240，在下文中将进一步描述它们的功能。
在图2中，使用共源共栅(cascode)拓扑实施放大器210。具体地，放大器210包含在节点212a处耦合的输入晶体管M1和共源共栅晶体管M2，M1的栅极耦合到焊盘202。放大器210进一步包括耦合到M2的漏极的负载电感L2以及耦合到输入晶体管M1的源极的源极电感L1。注意，未示出的其他电路元件可以进一步地出现在放大器210中。例如，串联电感和/或电阻(未示出)可以被进一步耦合到输入晶体管M1的栅极等等。
另外注意，放大器210的前面的描述并不旨在将本公开的范围限制到共源共栅放大器实施方式。例如，具有耦合到任意负载的输入晶体管M1的共源放大器设计(例如，不一定包括共源共栅晶体管M2)可以容易地利用本公开的技术。此外，在某些实施方式中，负载电感L2可以作为变压器配置的一部分与另一电感器(未示出)相互耦合以馈送差分混频器(未示出)的输入。在备选的实施方式中，放大器210可以利用本领域已知的电感负反馈拓扑(L-degeneratedtopology)，在这种情况下源极电感L1可以被去除和/或可以增加一个或多个分流电阻以进行匹配。在另外的备选实施方式中，源极电感L1可以被变压器等代替。将理解，本文描述的技术也可以容易地被适应性调整以适应这种其他放大器拓扑。
为了确保IC200符合与ESD相关的规格，在测试阶段期间，预定的测试电压可以横跨I/O焊盘在外部被施加，以确定IC200对某些ESD事件的反应。特别地，可以根据本领域已知的用于确定ESD兼容性的各种模型生成并且应用这些测试电压，例如，充电器件模型(CDM)、人体模型(HBM)、机器模型(MM)等。例如，CDM可以仿真如下场景，其中电子器件被充电到高DC电压(例如，由于摩擦起电机制或者感应机制)，并且之后靠近可能接触电子器件的管脚之一的接地导体。这种场景可以导致存储在电子器件内(以及在它的所有管脚上)的电荷通过那个管脚经过低阻抗路径放电到地。注意，将理解，本公开的技术还可以为除了CDM事件以外的其他类型的ESD事件(未显式地提及)提供保护。
为了保护IC200的关键电路装置(例如，放大器210、其他电路装置240等)免受ESD事件影响，可以提供某些保护元件以将ESD电流从关键电路装置分流走。例如，如果横跨器件M1和器件M2形成了巨大的瞬态正电压(例如，在ESD测试事件期间，诸如负CDM事件)，那么感应的电流的大部分因此可以经过在图2中标记为路径1的电流路径被分流。例如，焊盘203可以被充电到负电压(例如，对于负CDM测试事件)或者被充电到正电压(例如，对于正CDM测试)，并且焊盘202可以被耦合到接地。所产生的瞬态电流可以生成横跨器件M1和器件M2的大的瞬态电压。特别地，电流I1可以流经路径1，从V2通过焊盘202、通过二极管D1、电源轨299、将电源轨299耦合到接地298的(可能是双向的)电源钳位220、接地轨298并且经由焊盘203返回到V1。由于路径1被设计成具有低阻抗，所以与ESD事件关联的电流中的大部分将经过路径1被分流，因此在某种程度上保护了IC200的关键电路装置。
然而，实际上，由于例如导电路径、电源轨和/或接地轨、电源钳位和/或其他串联保护电路装置等的残留串联阻抗，大的寄生电感和/或寄生电阻可能横跨路径1存在。将理解，这种大的串联电感可能导致横跨M1和M2的端子形成巨大的电压，例如，由欧姆电压降引起。该大的电压将可能非期望地损坏IC200的关键电路装置，即便当提供二极管D1和电源钳位220时，尤其是考虑到低的破坏电压(rupturevoltage)成为目前水平的晶体管工艺的特征。(例如，使用65-nm工艺制造的通常的晶体管可以支持7V的破坏电压，而使用28-nm工艺制造的晶体管可能能够支持仅仅5V的破坏电压)。在示例性实施例中，破坏电压可能与器件的栅极-源极结或者漏极-源极结在不损坏的情况下可以承受电压相对应。
将进一步地理解，在某些收发器实施方式中，收发器输入(例如，到接收部分的放大器210的输入)可以暴露于源自收发器的发射部分的强信号。例如，在某些示例性实施例中，器件可能同时支持对GSM网络的发射(TX)和对CMDA网络的接收(RX)。在该示例性实施例中，从GSM发射器到CDMA接收器的TX功率泄露也可能非期望地导致对CDMA接收器的损坏。
因此，期望提供用于有效地处理可能损坏IC中的关键电路装置的ESD事件以及其他高功率事件的新颖和鲁棒的技术。
图3图示了根据本公开的IC的示例性实施例300，其中提供了二极管DP1(在本文中也被表示成“保护二极管”)以处理前面提到的问题。注意，图3仅仅是为了说明的目的而示出并且并不旨在将本公开的范围限制到示出的任何特定示例性实施例。
在图3中，二极管DP1将M1的栅极耦合到它的漏极。在示出的示例性实施例中，DP1进一步地被配置使得当M1的栅极和漏极之间存在正电压时，它被正向偏置。当在焊盘202和焊盘203之间形成大的正向电压V2-V1>>0时，原本经过图2中的路径1被分流的电流I1的一部分替代地经过DP1被分流到M1的漏极或者节点212a。从节点212a，被分流的电流可以经过多个路径被进一步地重定向到接地轨298，例如经过M1的漏极-源极通道、经过M1的衬底等。以这种方式，由于经过路径1的电流对应地减小，所以也预计V2和V1之间的欧姆电压降下降，因此降低了器件M1和器件M2上的电压应力。
注意，尽管在图3中示出了一个保护二极管DP1，然而示例性实施例可以包含在M1的栅极和它的漏极之间串联的任意备选数量的二极管。将理解，多个串联耦合的二极管可以有利地增加ESD保护机制的相关开启电压，因此防止了在器件的正常操作期间保护二极管的意外的正向偏置(或者降低了其可能性)。
本领域技术人员将理解，用于实施二极管DP1和/或在下文中提到的任何其他二极管的功能性的各种技术在本领域中是已知的。例如，可以使用任意的结二极管、栅控(gated)二极管、可控硅整流器和肖特基二极管等。这种备选的示例性实施例被认为在本公开的范围内。
将理解，提供经过M1的漏极到它的源极的分流导电路径的进一步的优点是，由于附加的电流流经M1的源极，因此预计M1的源极电压会增加，因此降低了M1的栅极到源极的电压。该效应能有利地降低置于M1的栅极-源极结上的应力。
图4图示了根据本公开的包含附加的电阻器RP1的IC400的备选的示例性实施例。注意，图4仅仅是为了说明的目的而示出并且并不旨在将本公开的范围限制到示出的任何特定示例性实施例。在图4中提供了与DP1串联的电阻器RP1。将理解，在某些示例性实施例中，提供与DP1串联的RP1可以降低通过DP1的电流并且因此允许降低DP1的尺寸。因此，这可以，例如在M1的输入处，有利地降低与这种二极管关联的寄生元件(例如电容或电阻)的尺寸。
在某些示例性实施例中，将理解，RP1不需要和与DP1串联的显式地提供的电阻元件相对应。相反，RP1可以被理解成简单地模拟当以示出的方式提供DP1时出现的固有的串联电阻。将进一步地理解，可以一般地与本公开中描述和/或图示的任意的二极管串联地放置诸如RP1的显式的电阻或隐式的电阻。这种备选的示例性实施例被认为在本公开的范围内。
图5图示了根据本公开的包含多个保护二极管的IC的备选的示例性实施例500。注意，图5仅仅是为了说明的目的示出并且并不旨在将本公开的范围限制到示出的任何特定示例性实施例。
在图5中，提供了与二极管DP3串联的二极管DP2，共同将M1的漏极或节点212a耦合到接地。DP2和DP3被配置成，当在M1的漏极和接地之间存在巨大的正电压时，被正向偏置。特别地，当焊盘202和焊盘203之间存在大的正电压V2-V1时，与路径1关联的电流中的一部分被分流到节点212a，经过DP2和DP3、接地轨298并且经由焊盘203返回到V1。以这种方式，预计焊盘202和焊盘203之间存留的欧姆电压降会减小。
注意，尽管在图5中以串联耦合示出两个保护二极管DP2和DP3，但是备选的示例性实施例可以一般地包括任意多个串联的二极管，作为对这里例如在图5中以及在其他图中的图中示出的任何二极管的替换。将理解，多个串联耦合的二极管可以有利地增加ESD保护机制的相关开启电压，因此防止了在器件的正常操作期间保护二极管的意外的正向偏置(或者降低了其可能性)。
图6图示了根据本公开的包含本公开的多个技术的IC的备选的示例性实施例600。注意，图6仅仅是为了说明的目的示出并且并不旨在限制本公开的范围。备选的示例性实施例可以包含图6中示出的技术的任意子集或组合，并且这种备选的示例性实施例被认为在本公开的范围内。
在图6中，DP1和RP1将M1的栅极与它的漏极耦合，而DP2和DP3共同将M1的漏极耦合到接地。将理解，按照参考着图4-图5的上文的描述，应用于示例性实施例600的技术的操作原理将是清晰的，并且因此将在下文中省略它们的描述。
图7图示了包含输入/输出(I/O)焊盘和电路装置的集成电路(IC)700的备选的现有技术的实施方式。注意，在图2和图7中相似标记的元件与具有相似功能性的元件相对应，并且将在下文中对应地省略它们的描述。
在图7中，如参考着图2的IC200之前在上文中描述的，IC700包括I/O焊盘201、202、203、共源共栅放大器210、电源钳位220和其他电路装置240。IC700进一步包括将M1的栅极耦合到接地轨298的二极管D2。当M1的栅极和接地轨298之间(或者分别在焊盘202和焊盘203之间)存在大的负电压(例如，V2-V1<<0)时，D2被配置成被正向偏置。如果横跨焊盘202和焊盘203施加巨大的瞬态负电压(例如，在诸如正CDM事件的ESD测试事件期间)，由此引起的电流中的大部分将经过图7中标记为路径2的电流路径被分流。特别地，电流从V1经过焊盘203，经过D2并且经由焊盘202返回到V2而流经路径2。因为路径2被设计成具有低阻抗，所以与ESD事件关联的电流中的大部分将经过路径2被分流，因此在某种程度上保护了IC700的关键电路装置(例如，放大器210和其他电路装置240)。
然而，实际上，路径2中的大的寄生串联电感(在图7中未示出)可能导致形成横跨M1的大电压，这可能导致V2和V1之间对应的大(负)欧姆电压降。该大的负电压降可能非期望地损坏IC700的关键电路装置，即便当提供了D2时。例如，在这种大的负电压降存在的情况下，M1的栅极-源极结可能会击穿。此外，当巨大的负电压存在时，由此生成的电流中的一些可以经过电感L2被分流，因此导致横跨L2的电压响应中的显著振铃，该显著振铃有可能损坏M2和/或M1的漏极。
图8图示了根据本公开的IC的示例性实施例800，其中提供了保护二极管DP4。注意，图8仅仅是为了说明的目的示出并且并不旨在将本公开的范围限制到示出的任何特定示例性实施例。
在图8中，保护二极管DP4将M1的漏极耦合到它的栅极。在示出的示例性实施例中，DP4被配置成，当M1的栅极和M1的漏极之间存在正电压时，被正向偏置。将理解，DP4有利地限制了在M1的漏极处的电压摆幅，因此降低了M1上的电压应力。
注意，尽管在图8中示出了一个保护二极管DP4，备选的实施例可以在M1的漏极和它的栅极之间包含任意数量的串联的二极管。将理解，多个串联耦合的二极管可以有利地增加ESD保护机制的关联的开启电压，因此防止了在器件的正常操作期间保护二极管的意外的正向偏置(或者降低了其可能性)。例如，图9图示了根据本公开的IC900的备选的示例性实施例，其中提供了两个串联耦合的二极管DP4.1和DP4.2。这种备选的示例性实施例被认为在本公开的范围内。
图10图示了包含本公开的另外的技术的IC1000的备选的示例性实施例。在图10中，串联耦合的保护二极管DP4.1和DP4.2将M1的漏极耦合到它的栅极，而保护二极管DP5进一步将M1的源极耦合到它的栅极。注意，DP5为焊盘202和焊盘203之间可能的负电压提供了备选的分流电流路径，并且因此对IC1000的关键电路装置给予了附加的保护。
特别地，DP5被配置成，当M1的源极和栅极之间存在正电压时，被正向偏置。当焊盘202和焊盘203之间施加大的负电压V2-V1<<0时，原本经过D2被分流的电流I2中的一些改为经过DP5被分流，例如，从接地轨298、经过DP5并且经由焊盘202返回到V2。以这种方式，因为流经D2的电流被降低，V2和V1之间的欧姆电压降也可以被降低。
将理解，IC1000中DP4.1、DP4.2和DP5的组合有利地提供了两个并联的分流电流路径(例如，一个分流路径经过M1的源极到它的栅极，以及一个分流路径经过M1的漏极到它的栅极)。因此，对IC1000给予了更多的ESD保护，例如，当处理正CDM事件时。
图11图示了根据本公开的包含本公开的多种技术的IC的备选的示例性实施例1100。注意，示例性实施例1100仅仅是为了说明的目的示出，并且并不旨在限制本公开的范围。备选的示例性实施例可以包含图11中示出的技术的任意子集，并且这种备选的示例性实施例被认为在本公开的范围内。
在图11中，DP1和RP1将M1的栅极耦合到它的漏极，而DP2和DP3共同将M1的漏极耦合到接地。如在图11中进一步示出的，DP4.1和DP4.2共同将M1的漏极与它的栅极耦合，而DP5将M1的源极耦合到它的栅极。将理解，按照参考着本公开的其他附图的上文的描述，应用于示例性实施例1100的上面提到的技术的某些操作原理将是清晰的，并且因此将在下文中省略它们的描述。
图12图示了根据本公开的方法的示例性实施例。注意，图12仅仅是为了说明的目的示出并且并不旨在将本公开的范围限制到示出的任何特定方法。
在图12中，在框1210处，使用包括具有栅极和漏极的输入晶体管的共源共栅放大器放大输入信号。
在框1220处，使用二极管将输入信号耦合到输入晶体管的漏极。
图13图示了根据本公开的装置1300的示例性实施例。注意在图13和本文的其他附图中的相似标记的元件可以一般地与执行相似功能性的元件相对应，除非另有指示。
在图13中，放大器1302包括输入晶体管M1。注意，在图13中未显式地示出可能耦合到M1的漏极的元件，但是本领域技术人员将理解这种元件可以包括，例如，一个或多个共源共栅晶体管、负载等等。相似地，在图13中未显式地示出可能耦合到M1的源极的元件，但是本领域技术人员将理解这种元件可以包括，例如，一个或多个源极负反馈电感器等。这种示例性实施例被认为在本公开的范围内。
在图13中，二极管块1310将输入晶体管的栅极耦合到输入晶体管M1的漏极。在示例性实施例中，二极管块1310可以与在图3中示出的二极管DP1相对应，例如，配置成当栅极到漏极电压为正时被正向偏置的二极管。在备选的示例性实施例中，二极管块1310可以与在图8中示出的二极管DP4相对应，例如，配置成当漏极到栅极电压为正时被正向偏置的二极管。注意，二极管块1310可以包括除示出的二极管DP1和二极管DP4以外的其他元件，例如，如之前在上文描述的串联耦合的电阻器或多个二级管。
应当理解，在本说明书中以及在权利要求书中，当元件被称为“连接至”或“耦合至”其他元件时，该元件可以直接连接或耦合至该另一元件或者可以存在居间元件。相反，当元件被称为“直接连接至”或“直接耦合至”另一元件时，不存在居间元件。此外，当元件被称为“电耦合”到另一元件时，其表示在这种元件之间存在低电阻的路径，而当元件被称为仅是“耦合”到另一元件时，这种元件之间可能有也可能没有低电阻的路径。
本领域技术人员能够理解，信息和信号可使用各种不同技术和技艺中的任意一种来代表。例如，贯穿上文描述可能被提及的数据、指令、命令、信息、信号、位、符号和芯片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来代表。
本领域技术人员能够进一步理解，结合本文中公开的示例性方面描述的各种解释性逻辑块、模块、电路和算法步骤可以被实施成电子硬件、计算机软件或两者的组合。为了清楚地解释硬件与软件的该可互换性，各种解释性部件、块、模块、电路和步骤在上文以其功能性的形式一般化地描述。这种功能性是被实施成硬件还是软件取决于特定应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实施所描述的功能性，但这种实施决定不应当被解释成导致脱离本发明的示例性方面的范围。
结合本文中公开的示例性方面描述的各种解释性逻辑块、模块、以及电路可利用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件部件或者其设计成执行本文所描述的功能的任意组合来实施或执行。通用处理器可以是微处理器，但在备选方案中，该处理器可以是任何常规的处理器、控制器、微控制器或状态机。处理器还可以被实施成计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或更多个微处理器或任何其他此类配置。
结合本文中公开的示例性方面描述的方法或算法的步骤可以直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中实施。软件模块可以驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦式可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM或本领域中已知的任何其他形式的存储介质中。示例性存储介质被耦合到处理器使得该处理器能够从该存储介质读信息并且能够向该存储介质写信息。在备选方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在备选的方案中，处理器和存储介质可作为分立部件驻留在用户终端中。
在一个或多个示例性的方面中，所描述的功能可以在硬件、软件、固件或其任何组合中实施。如果在软件中实现，则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，包括促成计算机程序从一个地方向另一地方转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。以示例的方式而非限定，这种计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能被用来携带或存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其它介质。而且，任何连接也被恰当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电以及微波之类的无线技术从web网站、服务器或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电以及微波之类的无线技术就被包括在介质的定义之中。如本文中使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘常常磁性地再现数据而碟利用激光光学地再现数据。上面的组合也应当被包括在计算机可读介质的范围内。
提供以上对所公开的示例性方面的描述是为了使任何本领域技术人员能够制作或使用本发明。对这些示例性方面的各种修改对本领域技术人员来说将是显而易见的，并且本文中定义的普适原理可被应用于其他示例性方面而不会脱离本发明的精神或范围。因此，本公开并非旨在被限制于本文中示出的示例性方面，而是应被授予与本文中公开的原理和新颖性特征一致的最宽的范围。

Claims (20)

1.一种装置，包括：
放大器，包括输入晶体管；以及
二极管，将所述输入晶体管的栅极耦合到所述输入晶体管的漏极。
2.根据权利要求1所述的装置，所述二极管被配置成当栅极到漏极电压为正时被正向偏置。
3.根据权利要求1所述的装置，进一步包括第一集成电路焊盘和第二集成电路焊盘，其中所述第一集成电路焊盘被耦合到所述输入晶体管的所述栅极，并且所述第二集成电路焊盘被耦合到所述输入晶体管的源极。
4.根据权利要求1所述的装置，进一步包括与所述二极管串联耦合的电阻器。
5.根据权利要求1所述的装置，进一步包括耦合到所述输入晶体管的所述漏极的共源共栅晶体管。
6.根据权利要求1所述的装置，进一步包括将所述输入晶体管的所述漏极耦合到接地端子的两个二极管。
7.根据权利要求1所述的装置，所述二极管被配置成当所述漏极到栅极电压为正时被正向偏置。
8.根据权利要求7所述的装置，进一步包括第二二极管，所述第二二极管被配置成当所述栅极到漏极电压为正时被正向偏置。
9.根据权利要求1所述的装置，进一步包括与所述二极管串联耦合的第二二极管。
10.根据权利要求2所述的装置，进一步包括将所述漏极耦合到所述栅极的第二二极管，所述第二二极管被配置成当所述漏极到栅极电压为正时被正向偏置。
11.一种装置，包括：
集成电路，包括用于放大输入信号的部件；以及
用于改善所述集成电路的充电器件模型(CDM)性能的部件。
12.根据权利要求11所述的装置，用于改善CDM性能的所述部件包括用于改善正CDM性能的部件。
13.根据权利要求12所述的装置，用于改善正CDM性能的所述部件包括将用于放大的所述部件的栅极耦合到用于放大的所述部件的漏极的二极管。
14.根据权利要求11所述的装置，用于改善CDM性能的所述部件包括用于改善负CDM性能的部件。
15.根据权利要求11所述的装置，用于改善负CDM性能的所述部件包括将用于放大的所述部件的漏极耦合到接地端子的至少一个二极管。
16.一种方法，包括：
使用包括具有栅极和漏极的输入晶体管的共源共栅放大器来放大输入信号；以及
使用二极管将所述输入信号耦合到所述输入晶体管的所述漏极。
17.根据权利要求16所述的方法，所述二极管被配置成当栅极到漏极电压为正时被正向偏置。
18.根据权利要求16所述的方法，所述二极管被配置成当漏极到栅极电压为正时被正向偏置。
19.根据权利要求16所述的方法，进一步包括：
将所述输入晶体管的所述漏极耦合到接地端子。
20.根据权利要求16所述的方法，进一步包括：
使用第二二极管将所述输入晶体管的源极耦合到所述输入信号。
CN201480049879.7A 2013-09-12 2014-09-04 用于集成电路的静电放电保护 Active CN105556666B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/024,833 US9608437B2 (en) 2013-09-12 2013-09-12 Electro-static discharge protection for integrated circuits
US14/024,833 2013-09-12
PCT/US2014/054104 WO2015038402A1 (en) 2013-09-12 2014-09-04 Electro-static discharge protection for integrated circuits

Publications (2)

Publication Number Publication Date
CN105556666A true CN105556666A (zh) 2016-05-04
CN105556666B CN105556666B (zh) 2018-11-06

Family

ID=51541383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480049879.7A Active CN105556666B (zh) 2013-09-12 2014-09-04 用于集成电路的静电放电保护

Country Status (6)

Country Link
US (1) US9608437B2 (zh)
EP (1) EP3044810B1 (zh)
JP (1) JP6495291B2 (zh)
KR (1) KR20160055201A (zh)
CN (1) CN105556666B (zh)
WO (1) WO2015038402A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830478A (zh) * 2019-02-19 2019-05-31 杭州晶华微电子有限公司 一种超低漏电流的芯片输入引脚esd保护电路架构
CN110138375A (zh) * 2018-02-02 2019-08-16 华为技术有限公司 一种用于芯片管脚的电路
CN110875306A (zh) * 2018-08-30 2020-03-10 台湾积体电路制造股份有限公司 静电放电（esd）保护电路和免受静电放电影响的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3118992A1 (en) * 2015-07-16 2017-01-18 Nxp B.V. An rf amplifier
GB2572711A (en) * 2017-02-22 2019-10-09 Mitsubishi Electric Corp High frequency amplifier
JP6761374B2 (ja) * 2017-05-25 2020-09-23 株式会社東芝 半導体装置
US11774561B2 (en) 2019-02-08 2023-10-03 Luminar Technologies, Inc. Amplifier input protection circuits
TWI756639B (zh) * 2020-02-26 2022-03-01 瑞昱半導體股份有限公司 支援消費性電子產品控制通訊協定之控制晶片與相關的耐高壓輸出電路
TWI753751B (zh) * 2021-01-19 2022-01-21 旺宏電子股份有限公司 靜電放電保護裝置及其操作方法
WO2023150261A1 (en) * 2022-02-07 2023-08-10 Qorvo Us, Inc. Cascode power amplification circuits, including voltage protection circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049281A1 (en) * 2001-12-04 2003-06-12 Koninklijke Philips Electronics N.V. Esd protection circuit for use in rf cmos ic design
US20070058308A1 (en) * 2005-09-14 2007-03-15 Interuniversitair Microelektronica Centrum (Imec) Electrostatic discharge protected circuits
CN102204087A (zh) * 2008-10-29 2011-09-28 高通股份有限公司 具有改进的静电放电保护电路的放大器

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4683443A (en) * 1986-01-27 1987-07-28 The United States Of America As Represented By The Secretary Of The Air Force Monolithic low noise amplifier with limiting
US5005061A (en) * 1990-02-05 1991-04-02 Motorola, Inc. Avalanche stress protected semiconductor device having variable input impedance
GB9115699D0 (en) * 1991-07-19 1991-09-04 Philips Electronic Associated An overvoltage protected semiconductor switch
US5521783A (en) * 1993-09-17 1996-05-28 Analog Devices, Inc. Electrostatic discharge protection circuit
US5589799A (en) * 1994-09-29 1996-12-31 Tibbetts Industries, Inc. Low noise amplifier for microphone
JP3805543B2 (ja) * 1998-11-19 2006-08-02 三菱電機株式会社 半導体集積回路
US6249410B1 (en) * 1999-08-23 2001-06-19 Taiwan Semiconductor Manufacturing Company ESD protection circuit without overstress gate-driven effect
JP2001358297A (ja) * 2000-06-14 2001-12-26 Nec Corp 静電保護回路
EP1217662A1 (en) * 2000-12-21 2002-06-26 Universite Catholique De Louvain Ultra-low power basic blocks and their uses
US6617649B2 (en) 2000-12-28 2003-09-09 Industrial Technology Research Institute Low substrate-noise electrostatic discharge protection circuits with bi-directional silicon diodes
US20050045952A1 (en) * 2003-08-27 2005-03-03 International Business Machines Corporation Pfet-based esd protection strategy for improved external latch-up robustness
US7110230B2 (en) * 2004-06-08 2006-09-19 Sarnoff Corporation Method and apparatus for providing current controlled electrostatic discharge protection
US7336459B2 (en) * 2004-07-29 2008-02-26 United Microelectronics Corp. Electrostatic discharge protection device and circuit thereof
JP2008514010A (ja) * 2004-09-16 2008-05-01 サーノフ コーポレーション Ｅｓｄ保護用の装置
US7145204B2 (en) * 2005-04-15 2006-12-05 Texas Instruments Incorporated Guardwall structures for ESD protection
US7382593B2 (en) * 2005-09-14 2008-06-03 Fairchild Semiconductor Method of linearizing ESD capacitance
DE102006019888B4 (de) * 2006-04-28 2012-10-04 Infineon Technologies Ag Verstärker mit ESD-Schutz
US7593204B1 (en) 2006-06-06 2009-09-22 Rf Micro Devices, Inc. On-chip ESD protection circuit for radio frequency (RF) integrated circuits
US7848068B2 (en) * 2006-09-07 2010-12-07 Industrial Technology Research Institute ESD protection circuit using self-biased current trigger technique and pumping source mechanism
US7583034B2 (en) * 2006-09-26 2009-09-01 Semiconductor Components Industries, L.L.C. LED controller and method therefor
CN101287304B (zh) * 2006-12-18 2013-02-06 桑尼奥公司 具有厚氧化物输入级晶体管的深亚微米mos前置放大器
KR20080076411A (ko) * 2007-02-15 2008-08-20 주식회사 하이닉스반도체 정전기 보호 회로
JP4303761B2 (ja) * 2007-03-07 2009-07-29 Ｎｅｃエレクトロニクス株式会社 半導体回路及びその動作方法
KR100878439B1 (ko) * 2007-08-30 2009-01-13 주식회사 실리콘웍스 출력 드라이버단의 ｅｓｄ 보호 장치
JP2010103274A (ja) * 2008-10-23 2010-05-06 Nec Electronics Corp 半導体パッケージ
US8089873B2 (en) * 2008-10-28 2012-01-03 Kyungpook National University Industry-Academic Cooperation Foundation Method and system of managing QoS-guaranteed multimode fast mobility in wireless networks
US8331068B2 (en) 2009-02-19 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection for FinFETs
TWI463792B (zh) * 2009-10-29 2014-12-01 Novatek Microelectronics Corp 具有過衝抑制功能的放大電路
US8482888B2 (en) * 2010-05-20 2013-07-09 Taiwan Semiconductor Manufacturing Co. Ltd. ESD block with shared noise optimization and CDM ESD protection for RF circuits
US8564917B2 (en) * 2011-06-02 2013-10-22 GlobalFoundries, Inc. Integrated circuit having electrostatic discharge protection
JP5896682B2 (ja) * 2011-10-18 2016-03-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
FR2982416B1 (fr) * 2011-11-03 2014-01-03 St Microelectronics Sa Dispositif electronique de protection contre les decharges electrostatiques
KR20130072090A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 반도체 집적회로
EP2677540A1 (en) * 2012-06-19 2013-12-25 Nxp B.V. Electronic device and method of manufacturing the same
US9590571B2 (en) * 2012-10-02 2017-03-07 Knowles Electronics, Llc Single stage buffer with filter
US9929698B2 (en) * 2013-03-15 2018-03-27 Qualcomm Incorporated Radio frequency integrated circuit (RFIC) charged-device model (CDM) protection
US20140268446A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated Radio frequency integrated circuit (rfic) charged-device model (cdm) protection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049281A1 (en) * 2001-12-04 2003-06-12 Koninklijke Philips Electronics N.V. Esd protection circuit for use in rf cmos ic design
US20070058308A1 (en) * 2005-09-14 2007-03-15 Interuniversitair Microelektronica Centrum (Imec) Electrostatic discharge protected circuits
CN102204087A (zh) * 2008-10-29 2011-09-28 高通股份有限公司 具有改进的静电放电保护电路的放大器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110138375A (zh) * 2018-02-02 2019-08-16 华为技术有限公司 一种用于芯片管脚的电路
CN110875306A (zh) * 2018-08-30 2020-03-10 台湾积体电路制造股份有限公司 静电放电（esd）保护电路和免受静电放电影响的方法
CN109830478A (zh) * 2019-02-19 2019-05-31 杭州晶华微电子有限公司 一种超低漏电流的芯片输入引脚esd保护电路架构
CN109830478B (zh) * 2019-02-19 2021-05-04 杭州晶华微电子股份有限公司 一种超低漏电流的芯片输入引脚esd保护电路架构

Also Published As

Publication number Publication date
WO2015038402A1 (en) 2015-03-19
US9608437B2 (en) 2017-03-28
EP3044810B1 (en) 2020-11-11
EP3044810A1 (en) 2016-07-20
CN105556666B (zh) 2018-11-06
JP6495291B2 (ja) 2019-04-03
JP2016534577A (ja) 2016-11-04
US20150070803A1 (en) 2015-03-12
KR20160055201A (ko) 2016-05-17

Similar Documents

Publication Publication Date Title
CN105556666A (zh) 用于集成电路的静电放电保护
CN103430448B (zh) 电荷泵静电放电保护
JP5612128B2 (ja) Ｒｆｉｃ用の高電圧、高周波数ｅｓｄ保護回路
CN102204087B (zh) 具有改进的静电放电保护电路的放大器
Chen et al. Design of Broadband Highly Efficient Harmonic-Tuned Power Amplifier Using In-Band Continuous Class-${\hbox {F}}^{-1}/{\hbox {F}} $ Mode Transferring
Xu et al. A flip-chip-packaged 25.3 dBm class-D outphasing power amplifier in 32 nm CMOS for WLAN application
Ye et al. A single-chip CMOS UHF RFID reader transceiver for Chinese mobile applications
Chowdhury et al. A fully-integrated efficient CMOS inverse class-D power amplifier for digital polar transmitters
CN102460957B (zh) 用于无线装置中的过驱动状态的检测电路
EP2804315B1 (en) Class AB Amplifiers
CN102255300B (zh) 射频组件
CN104335280A (zh) 负电压发生器
CN108370235A (zh) 功率放大器装置、包络跟踪放大器装置和放大信号的方法
CN104885359A (zh) 放大器共源共栅器件的静电放电保护
CN105007073A (zh) 高性能可重构电压缓冲器
CN103635995A (zh) 保护电路
CN105763162A (zh) 串联耦接的功率放大器
CN103324265A (zh) 电源保护电路
CN104517957A (zh) 静电放电(esd)电路
Balteanu et al. A high modulation bandwidth, 110 GHz power-DAC cell for IQ transmitter arrays with direct amplitude and phase modulation
US20140333378A1 (en) Circuit arrangement for generating a radio frequency signal
CN110995182A (zh) 功率放大电路
US8195109B2 (en) Single ended switched power amplifier with tuned load coupling block
Cabrera et al. Test strategy for a 25-dBm 1-GHz CMOS power amplifier in a wireless power transfer context
Kim et al. Design of a reliable broadband I/O employing T-coil

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant