CN105553600B - 一种irig‑b直流码编解码装置及其编解码方法 - Google Patents

一种irig‑b直流码编解码装置及其编解码方法 Download PDF

Info

Publication number
CN105553600B
CN105553600B CN201610069062.7A CN201610069062A CN105553600B CN 105553600 B CN105553600 B CN 105553600B CN 201610069062 A CN201610069062 A CN 201610069062A CN 105553600 B CN105553600 B CN 105553600B
Authority
CN
China
Prior art keywords
module
irig
code
direct currents
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610069062.7A
Other languages
English (en)
Other versions
CN105553600A (zh
Inventor
陈伟
陈仿杰
孟宪伟
王宇
王世臣
范晓东
范兴民
廖芹
赵娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Sun Create Electronic Co Ltd
Original Assignee
Anhui Sun Create Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Sun Create Electronic Co Ltd filed Critical Anhui Sun Create Electronic Co Ltd
Priority to CN201710908578.0A priority Critical patent/CN107566071B/zh
Priority to CN201610069062.7A priority patent/CN105553600B/zh
Publication of CN105553600A publication Critical patent/CN105553600A/zh
Application granted granted Critical
Publication of CN105553600B publication Critical patent/CN105553600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0605—Special codes used as synchronising signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0614—Systems characterised by the synchronising information used the synchronising signal being characterised by the amplitude, duration or polarity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock

Abstract

本发明属于同步授时的B码授时领域，特别涉及一种IRIG‑B直流码编解码装置及其编解码方法。本发明包括时间接收模块、IRIG‑B码输出模块、IRIG‑B码接收模块、时间输出模块、编解码模块、以及恒温晶振，所述编解码模块的信号输入端接收分别来自时间接收模块、恒温晶振、IRIG‑B码接收模块的TOD时间和秒脉冲、同步频率、IRIG‑B直流码，编解码模块的信号输出端输出IRIG‑B直流码、TOD时间和秒脉冲分别至IRIG‑B码输出模块、时间输出模块的信号输入端。本发明不仅实现了IRIG‑B直流码的编码、调制分别在ARM微处理器系统MSS、FPGA调制单元中并行进行，解调、解码分别在FPGA解调单元、ARM微处理器系统MSS中并行进行，而且本发明还具备设计简单、授时精度高、系统稳定可靠的优点。

Description

一种IRIG-B直流码编解码装置及其编解码方法
技术领域
本发明属于同步授时的B码授时领域，特别涉及一种IRIG-B直流码编解码装置及其编解码方法。
背景技术
IRIG-B码是一种串行的时间格式码，最早由美国靶场间仪器组(IRIG)提出，并被广泛用于时间同步传输系统中。IRIG-B码具有世界通用、接口标准化、适用于远距离传输等特点，在我国，工业控制、通信、气象、航天、电力系统测量与保护等领域的测试设备均采用IRIG-B国际时间标准作为时统设备的时间同步标准，并制定了相应的国军标。
DC码为IRIG-B直流码，DC码的帧周期为1秒，由100个码元组成，每个码元10ms，码元宽度分为8ms、5ms和2ms三种，分别代表码元“P”、“1”、“0”。为了便于传输和提取B码中的信息，每10个码元中有一个位置识别标识，分别称为P1、P2、…、P9、P0，帧参考标志是由位置识别标志P0和相邻的基准码元Pr组成的，Pr的前沿即是每帧的准秒时刻，也就是从该准秒时刻起，按秒、分、时、天等时间信息进行编码，最终形成DC码。
目前国内的IRIG-B直流码编解码大都以FPGA为核心控制器，资源消耗量大、同步精度低、工作效率和稳定性差。因此，亟需一种更高效的编解码装置来提供有效的编解码发法。
发明内容
本发明为了克服上述现有技术的不足，提供了一种IRIG-B直流码编解码装置，本发明不仅实现了IRIG-B直流码的编码、调制分别在ARM微处理器系统MSS、FPGA调制单元中并行进行，解调、解码分别在FPGA解调单元、ARM微处理器系统MSS中并行进行，而且本发明还具备授时精度高、系统稳定可靠的特点。
为实现上述目的，本发明采用了以下技术措施：
一种IRIG-B直流码编解码装置，包括时间接收模块、IRIG-B码输出模块、IRIG-B码接收模块、时间输出模块、编解码模块、以及恒温晶振，所述编解码模块的信号输入端接收分别来自时间接收模块、恒温晶振、IRIG-B码接收模块的TOD时间和秒脉冲、同步频率、IRIG-B直流码，编解码模块的信号输出端输出IRIG-B直流码、TOD时间和秒脉冲分别至IRIG-B码输出模块、时间输出模块的信号输入端。
优选的，所述编解码模块包括片上系统控制器，所述片上系统控制器内部集成时钟产生模块、FPGA调制单元、FPGA解调单元、ARM微处理器系统MSS；
所述时钟产生模块接收分别来自时间接收模块、恒温晶振的秒脉冲、同步频率，所述时钟产生模块的信号输出端连接FPGA调制单元、FPGA解调单元、ARM微处理器系统MSS的信号输入端，所述FPGA调制单元的输入端输入秒脉冲，所述ARM微处理器系统MSS接收来自时间接收模块的TOD时间，ARM微处理器系统MSS用于对TOD时间进行编码、并将编码后的TOD时间送入FPGA调制单元中进行调制得到同步的IRIG-B直流码，所述FPGA调制单元输出IRIG-B直流码至IRIG-B码输出模块的信号输入端；
所述FPGA解调单元接收来自IRIG-B码接收模块的IRIG-B直流码，FPGA解调单元用于对IRIG-B直流码进行解调，并将解码后的IRIG-B直流码送入ARM微处理器系统MSS中进行解码，得到同步的TOD时间和秒脉冲，所述ARM微处理器系统MSS、FPGA解调单元分别输出TOD时间、秒脉冲至时间输出模块的信号输入端。
优选的，所述FPGA调制单元包括码流接收模块、第一RAM读写模块、第二RAM读写模块、以及第一读写控制模块；所述码流接收模块接收来自ARM微处理器系统MSS编码后的TOD时间，所述码流接收模块的信号输出端连接第一读写控制模块、第一RAM读写模块、第二RAM读写模块的信号输入端，所述第一读写控制模块用于控制第一RAM读写模块和第二RAM读写模块的读写操作，所述第一RAM读写模块、第二RAM读写模块的输出端均连接二选一选择器的信号输入端，所述二选一选择器的信号输出端输出IRIG-B直流码至IRIG-B码输出模块的信号输入端；
所述FPGA解调单元包括码元识别模块、解码模块、第三RAM读写模块、第四RAM读写模块、第二读写控制模块和码流发送模块；所述码元识别模块接收来自IRIG-B码接收模块的IRIG-B直流码，码元识别模块的信号输出端连接解码模块、第二读写控制模块的信号输入端，所述第二读写控制模块用于控制第三RAM读写模块和第四RAM读写模块的读写操作，所述第三RAM读写模块、第四RAM读写模块的输出端均连接码流发送模块的信号输入端，所述码流发送模块用于将解码后的IRIG-B直流码送入ARM微处理器系统MSS中进行解码。
进一步的，所述片上系统控制器芯片型号为美国Microsemi公司生产的SmartFusion2系列的M2S025T芯片。
本发明还同时提供了上述一种IRIG-B直流码编解码装置的编解码方法，根据IRIG-B直流码协议，将所述IRIG-B直流码对应的每1ms视为1bit，有脉宽为高电平1，否则为低电平0，则IRIG-B直流码中三种码元“P”、“1”和“0”分别用二进制数据表示为1111111100、1111100000和1100000000，则一帧IRIG-B直流码为100码元即为1000bit的二进制码流。
所述编码方法具体步骤包括：
S1、ARM微处理器系统MSS接收来自时间接收模块的TOD时间，并对接收到的TOD时间进行解算，得到秒、分、时、日、月、年的时间信息，并根据IRIG-B直流码协议，ARM微处理器系统MSS将所述时间信息转换成码元“P”、“1”、“0”的形式，并充实得到100码元的一帧IRIG-B码数据，即扩展为1000bit的时间码流；所述ARM微处理器系统MSS将所述时间码流存入整形数组中；所述ARM微处理器系统MSS响应来自所述时间接收模块的秒脉冲中断，所述秒脉冲中断时，ARM微处理器系统MSS将所述整形数组中的时间码流同步发送给FPGA调制单元；
S2、所述码流接收模块接收来自ARM微处理器系统MSS的整形数组中的时间码流，并同步写入第一RAM读写模块和第二RAM读写模块中，所述第一RAM读写模块和第二RAM读写模块采用乒乓操作，第一读写控制模块控制第一RAM读写模块写操作的同时控制第二RAM读写模块读操作，控制第二RAM读写模块写操作的同时控制RAM读模块读操作，如此循环操作；
S3、所述时钟产生模块的响应来自所述时间接收模块的秒脉冲和恒温晶振的时钟，时钟产生模块产生同源的时钟作为所述第一RAM读写模块和第二RAM读写模块的读时钟，第一RAM读写模块和第二RAM读写模块轮流将内存中数据以1bit字长，输出1000bit，得到与所述秒脉冲同步的IRIG-B直流码的直流波形。
所述解码方法具体步骤包括：
S1、所述码元识别模块接收来自IRIG-B码接收模块的IRIG-B直流码，根据IRIG-B直流码协议，自动识别IRIG-B直流码中对应码元“P”、“1”和“0”，并分别用10bit二进制码元表示为1111111100、1111100000和1100000000；采用与码元识别模块的本地同源的时钟来捕捉IRIG-B直流码的上升沿和下降沿，产生与本地时钟同源的上升沿时钟和下降沿时钟；
S2、所述解码模块根据步骤S1中产生的上升沿时钟、二进制码元，解码模块自动识别IRIG-B直流码的帧参考标志，由所述帧参考标志找到IRIG-B直流码的帧头，然后当所述上升沿时钟到来时，输出二进制码元，得到完整的一帧IRIG-B直流码的二进制数据，当解码模块识别出所述帧参考标志时，以输入的IRIG-B直流码的上升沿开始计数，当计满99时，下一相邻的IRIG-B直流码的上升沿即为准秒时刻标志，解码模块将帧参考脉冲和准秒时刻标志送入ARM微处理器系统MSS端口，并将秒脉冲发送至时间输出模块的信号输入端；
S3、所述第三RAM读写模块和第四RAM读写模块采用乒乓操作，第二读写控制模块控制第三RAM读写模块写操作的同时控制第四RAM读写模块读操作，控制第四RAM读写模块写操作的同时控制第三RAM读写模块读操作，如此循环操作，第二读写控制模块控制码流发送模块将第三RAM读写模块或第四RAM读写模块内存中的二进制数据发送至ARM微处理器系统MSS的总线上；
S4、所述ARM微处理器系统MSS响应来自所述帧参考脉冲中断时，ARM微处理器系统MSS同步读取总线上的二进制数据，并进行解码，根据IRIG-B直流码协议，ARM微处理器系统MSS提取所述二进制数据中秒、分、时、日、月、年的时间信息并转换成ASCII格式的TOD时间；所述MSS响应来自FPGA解调单元的秒脉冲中断时，所述ARM微处理器系统MSS同步将TOD时间发送至输出模块的信号输入端。
本发明的有益效果在于：
1)、本发明包括时间接收模块、IRIG-B码输出模块、IRIG-B码接收模块、时间输出模块、编解码模块、以及恒温晶振，所述编解码模块的信号输入端接收分别来自时间接收模块、恒温晶振、IRIG-B码接收模块的TOD时间和秒脉冲、同步频率、IRIG-B直流码，编解码模块的信号输出端输出IRIG-B直流码、TOD时间和秒脉冲分别至IRIG-B码输出模块、时间输出模块的信号输入端。本发明不仅实现了IRIG-B直流码的编码、调制分别在ARM微处理器系统MSS、FPGA调制单元中并行进行，解调、解码分别在FPGA解调单元、ARM微处理器系统MSS中并行进行，而且本发明还具备设计简单、授时精度高、系统稳定可靠的优点。
2)、所述片上系统控制器芯片型号为美国Microsemi公司生产的SmartFusion2系列的M2S025T芯片，所述片上系统控制器内部集成时钟产生模块、FPGA调制单元、FPGA解调单元、ARM微处理器系统MSS；具备处理速度快、低功耗、安全性和可靠性高的优点。
3)、采用本发明中的编解码装置和编解码方法，实现了编码和解码的精度高，且系统运行速度快的优点。
附图说明
图1为本发明IRIG-B直流码编解码装置的结构示意图；
图2为IRIG-B直流码码元图；
图3为DC码流信号波形图；
图4为本发明的编解码模块的RTL视图；
图5是本发明的FPGA调制单元的RTL视图；
图6是本发明的FPGA解调单元的RTL视图。
图中标记符号的含义如下：
10—时间接收模块 20—IRIG-B码输出模块
30—IRIG-B码接收模块 40—时间输出模块
50—编解码模块 60—恒温晶振
Clock—时钟产生模块 Reg_wrp—码流接收模块
TPSRAM_1—第一RAM读写模块 TPSRAM_0—第二RAM读写模块
Out_TPCtrl—第一读写控制模块 EleDetect—码元识别模块
Decode—解码模块 TPSRAM_3—第三RAM读写模块
TPSRAM_4—第四RAM读写模块 RAMCtrl—第二读写控制模块
RAMapb—码流发送模块
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，一种IRIG-B直流码编解码装置，包括时间接收模块10、IRIG-B码输出模块20、IRIG-B码接收模块30、时间输出模块40、编解码模块50、以及恒温晶振60，所述编解码模块50的信号输入端接收分别来自时间接收模块10、恒温晶振60、IRIG-B码接收模块30的TOD时间和秒脉冲、同步频率、IRIG-B直流码，编解码模块50的信号输出端输出IRIG-B直流码、TOD时间和秒脉冲分别至IRIG-B码输出模块20、时间输出模块40的信号输入端。本发明不仅实现了IRIG-B直流码的编码、调制分别在ARM微处理器系统MSS、FPGA调制单元中并行进行，解调、解码分别在FPGA解调单元、ARM微处理器系统MSS中并行进行，而且本发明还具备设计简单、授时精度高、系统稳定可靠的优点。
如图4所示，所述编解码模块50包括片上系统控制器，所述片上系统控制器内部集成时钟产生模块Clock、FPGA调制单元、FPGA解调单元、ARM微处理器系统MSS；
所述时钟产生模块Clock接收分别来自时间接收模块10、恒温晶振60的秒脉冲、同步频率，所述时钟产生模块Clock的信号输出端连接FPGA调制单元、FPGA解调单元、ARM微处理器系统MSS的信号输入端，所述FPGA调制单元的输入端输入秒脉冲，所述ARM微处理器系统MSS接收来自时间接收模块10的TOD时间，ARM微处理器系统MSS用于对TOD时间进行编码、并将编码后的TOD时间送入FPGA调制单元中进行调制得到同步的IRIG-B直流码，所述FPGA调制单元输出IRIG-B直流码至IRIG-B码输出模块20的信号输入端；
所述FPGA解调单元接收来自IRIG-B码接收模块30的IRIG-B直流码，FPGA解调单元用于对IRIG-B直流码进行解调，并将解码后的IRIG-B直流码送入ARM微处理器系统MSS中进行解码，得到同步的TOD时间和秒脉冲，所述ARM微处理器系统MSS、FPGA解调单元分别输出TOD时间、秒脉冲至时间输出模块40的信号输入端。
如图5所示，所述FPGA调制单元包括码流接收模块Reg_wrp、第一RAM读写模块TPSRAM_1、第二RAM读写模块TPSRAM_0、以及第一读写控制模块Out_TPCtrl；所述码流接收模块Reg_wrp接收来自ARM微处理器系统MSS编码后的TOD时间，所述码流接收模块Reg_wrp的信号输出端连接第一读写控制模块Out_TPCtrl、第一RAM读写模块TPSRAM_1、第二RAM读写模块TPSRAM_0的信号输入端，所述第一读写控制模块Out_TPCtrl用于控制第一RAM读写模块TPSRAM_1和第二RAM读写模块TPSRAM_0的读写操作，所述第一RAM读写模块TPSRAM_1、第二RAM读写模块TPSRAM_0的输出端均连接二选一选择器MX2的信号输入端，所述MX2的信号输出端输出IRIG-B直流码至IRIG-B码输出模块20的信号输入端。
如图6所示，所述FPGA解调单元包括码元识别模块EleDetect、解码模块Decode、第三RAM读写模块TPSRAM_3、第四RAM读写模块TPSRAM_4、第二读写控制模块RAMCtrl和码流发送模块RAMapb；所述码元识别模块EleDetect接收来自IRIG-B码接收模块30的IRIG-B直流码，码元识别模块EleDetect的信号输出端连接解码模块Decode、第二读写控制模块RAMCtrl的信号输入端，所述第二读写控制模块RAMCtrl用于控制第三RAM读写模块TPSRAM_3和第四RAM读写模块TPSRAM_4的读写操作，所述第三RAM读写模块TPSRAM_3、第四RAM读写模块TPSRAM_4的输出端均连接码流发送模块RAMapb的信号输入端，所述码流发送模块RAMapb用于将解码后的IRIG-B直流码送入ARM微处理器系统MSS中进行解码。
所述片上系统控制器芯片型号为美国Microsemi公司生产的SmartFusion2系列的M2S025T芯片；具备处理速度快、低功耗、安全性和可靠性高的优点。
如图2所示，IRIG-B直流码的帧周期为1秒，由100个码元组成，每个码元10ms，码元宽度分为8ms、5ms和2ms三种，分别代表码元“P”、“1”、“0”。为了便于传输和提取B码中的信息，每10个码元中有一个位置识别标识，分别称为P1、P2、…、P9、P0，帧参考标志是由位置识别标志P0和相邻的基准码元Pr组成的，Pr的前沿即是每帧的准秒时刻，也就是从该准秒时刻起，按秒、分、时、天等时间信息进行编码，最终形成DC码。
如图3所示，一种IRIG-B直流码编解码装置的编解码方法，其核心是根据IRIG-B直流码协议，将所述IRIG-B直流码对应的每1ms视为1bit，有脉宽为高电平1，否则为低电平0，则IRIG-B直流码中三种码元“P”、“1”和“0”分别用二进制数据表示为1111111100、1111100000和1100000000，则一帧IRIG-B直流码为100码元即为1000bit的二进制码流。
其中编码方法具体步骤包括：
S1、所述ARM微处理器系统MSS通过TOD_Input串口接收来自时间接收模块10的TOD时间，并对接收到的TOD时间进行解算，得到秒、分、时、日、月、年的时间信息，并根据IRIG-B直流码协议，ARM微处理器系统MSS将所述时间信息转换成码元“P”、“1”、“0”的形式，并充实得到100码元的一帧IRIG-B码数据，即扩展为1000bit的时间码流；所述ARM微处理器系统MSS将所述时间码流存入长度为16bit大小为64的整形数组中；所述ARM微处理器系统MSS响应来自所述时间接收模块10的秒脉冲PPS_in中断，所述秒脉冲PPS_in中断时，ARM微处理器系统MSS将所述整形数组中的时间码流同步发送给FPGA调制单元；
S2、所述码流接收模块Reg_wrp接收来自ARM微处理器系统MSS的整形数组中的时间码流，并同步写入第一RAM读写模块TPSRAM_1和第二RAM读写模块TPSRAM_0中，所述第一RAM读写模块TPSRAM_1和第二RAM读写模块TPSRAM_0采用乒乓操作，第一读写控制模块Out_TPCtrl控制第一RAM读写模块TPSRAM_1写操作的同时控制第二RAM读写模块TPSRAM_0读操作，控制第二RAM读写模块TPSRAM_0写操作的同时控制RAM读模块TPSRAM_1读操作，如此循环操作；
S3、所述时钟产生模块Clock的响应来自所述时间接收模块10的秒脉冲PPS_in和恒温晶振60的10MHz时钟Clk10M_in，时钟产生模块Clock产生同源的1KHz时钟Clk1KHz_out作为所述第一RAM读写模块TPSRAM_1和第二RAM读写模块TPSRAM_0的读时钟，第一RAM读写模块TPSRAM_1和第二RAM读写模块TPSRAM_0轮流将内存中数据以1bit字长，输出1000bit，得到与所述秒脉冲PPS_in同步的IRIG-B直流码的直流波形。
所述解码方法具体步骤包括：
S1、所述码元识别模块EleDetect接收来自IRIG-B码接收模块30的IRIG-B直流码，根据IRIG-B直流码协议，自动识别IRIG-B直流码中对应码元“P”、“1”和“0”，并分别用10bit二进制码元表示为1111111100、1111100000和1100000000，即Element_Out[9:0]；采用与码元识别模块EleDetect的本地时钟同源的10KHz时钟Clk_10K来捕捉IRIG-B直流码的上升沿和下降沿，产生与本地时钟同源的上升沿时钟Pos_Out和下降沿时钟Neg_Out；
S2、所述解码模块Decode根据步骤S1中产生的上升沿时钟Pos_Out、二进制码元Element_In[9:0]，解码模块Decode自动识别IRIG-B直流码的帧参考标志pp_flag，由所述帧参考标志pp_flag找到IRIG-B直流码的帧头，然后当所述上升沿时钟Pos_Out到来时，输出二进制码元Element_In[9:0]，得到完整的一帧IRIG-B直流码的二进制数据，当解码模块Decode识别出所述帧参考标志pp_flag时，以输入的IRIG-B直流码的上升沿开始计数，当计满99时，下一相邻的IRIG-B直流码的上升沿即为准秒时刻标志PPS_flag，将帧参考脉冲PP_Out和准秒时刻标志PPS_Out送入ARM微处理器系统MSS端口，并将秒脉冲发送至时间输出模块40的信号输入端；
S3、所述第三RAM读写模块TPSRAM_3和第四RAM读写模块TPSRAM_4采用乒乓操作，第二读写控制模块RAMCtrl控制第三RAM读写模块TPSRAM_3写操作的同时控制第四RAM读写模块TPSRAM_4读操作，控制第四RAM读写模块TPSRAM_4写操作的同时控制第三RAM读写模块TPSRAM_3读操作，如此循环操作，第二读写控制模块RAMCtrl控制码流发送模块RAMapb将第三RAM读写模块TPSRAM_3或第四RAM读写模块TPSRAM_4内存中的二进制数据发送至ARM微处理器系统MSS的总线上；
S4、所示ARM微处理器系统MSS响应来自所述帧参考脉冲PP_Out中断时，ARM微处理器系统MSS同步读取总线上的二进制数据，并进行解码，根据IRIG-B直流码协议，ARM微处理器系统MSS提取所述二进制数据中秒、分、时、日、月、年的时间信息并转换成ASCII格式的TOD时间；所述ARM微处理器系统MSS响应来自FPGA解调单元的秒脉冲PPS_Out中断时，所述ARM微处理器系统MSS同步将TOD时间经TOD_Output串口发送至输出模块40的信号输入端。

Claims (3)

1.一种IRIG-B直流码编解码装置，包括时间接收模块(10)、IRIG-B码输出模块(20)、IRIG-B码接收模块(30)、时间输出模块(40)、编解码模块(50)、以及恒温晶振(60)，所述编解码模块(50)的信号输入端接收分别来自时间接收模块(10)、恒温晶振(60)、IRIG-B码接收模块(30)的TOD时间和秒脉冲、同步频率、IRIG-B直流码，编解码模块(50)的信号输出端输出IRIG-B直流码、TOD时间和秒脉冲分别至IRIG-B码输出模块(20)、时间输出模块(40)的信号输入端，其特征在于：
所述编解码模块(50)包括片上系统控制器，所述片上系统控制器内部集成时钟产生模块Clock、FPGA调制单元、FPGA解调单元、ARM微处理器系统MSS；
所述时钟产生模块Clock接收分别来自时间接收模块(10)、恒温晶振(60)的秒脉冲、同步频率，所述时钟产生模块Clock的信号输出端连接FPGA调制单元、FPGA解调单元、ARM微处理器系统MSS的信号输入端，所述FPGA调制单元的输入端输入秒脉冲，所述ARM微处理器系统MSS接收来自时间接收模块(10)的TOD时间，ARM微处理器系统MSS用于对TOD时间进行编码、并将编码后的TOD时间送入FPGA调制单元中进行调制得到同步的IRIG-B直流码，所述FPGA调制单元输出IRIG-B直流码至IRIG-B码输出模块(20)的信号输入端；
所述时钟产生模块Clock的响应来自所述时间接收模块(10)的秒脉冲和恒温晶振(60)的10MHz时钟；
所述FPGA解调单元接收来自IRIG-B码接收模块(30)的IRIG-B直流码，FPGA解调单元用于对IRIG-B直流码进行解调，并将解码后的IRIG-B直流码送入ARM微处理器系统MSS中进行解码，得到同步的TOD时间和秒脉冲，所述ARM微处理器系统MSS、FPGA解调单元分别输出TOD时间、秒脉冲至时间输出模块(40)的信号输入端。
2.如权利要求1所述的一种IRIG-B直流码编解码装置，其特征在于：所述FPGA调制单元包括码流接收模块Reg_wrp、第一RAM读写模块TPSRAM_1、第二RAM读写模块TPSRAM_0、以及第一读写控制模块Out_TPCtrl；所述码流接收模块Reg_wrp接收来自ARM微处理器系统MSS编码后的TOD时间，所述码流接收模块Reg_wrp的信号输出端连接第一读写控制模块Out_TPCtrl、第一RAM读写模块TPSRAM_1、第二RAM读写模块TPSRAM_0的信号输入端，所述第一读写控制模块Out_TPCtrl用于控制第一RAM读写模块TPSRAM_1和第二RAM读写模块TPSRAM_0的读写操作，所述第一RAM读写模块TPSRAM_1、第二RAM读写模块TPSRAM_0的输出端均连接二选一选择器MX2的信号输入端，所述二选一选择器MX2的信号输出端输出IRIG-B直流码至IRIG-B码输出模块(20)的信号输入端；
所述FPGA解调单元包括码元识别模块EleDetect、解码模块Decode、第三RAM读写模块TPSRAM_3、第四RAM读写模块TPSRAM_4、第二读写控制模块RAMCtrl和码流发送模块RAMapb；所述码元识别模块EleDetect接收来自IRIG-B码接收模块(30)的IRIG-B直流码，码元识别模块EleDetect的信号输出端连接解码模块Decode、第二读写控制模块RAMCtrl的信号输入端，所述第二读写控制模块RAMCtrl用于控制第三RAM读写模块TPSRAM_3和第四RAM读写模块TPSRAM_4的读写操作，所述第三RAM读写模块TPSRAM_3、第四RAM读写模块TPSRAM_4的输出端均连接码流发送模块RAMapb的信号输入端，所述码流发送模块RAMapb用于将解码后的IRIG-B直流码送入ARM微处理器系统MSS中进行解码。
3.如权利要求1所述的一种IRIG-B直流码编解码装置，其特征在于：所述片上系统控制器芯片型号为美国Microsemi公司生产的SmartFusion2系列的M2S025T芯片。
CN201610069062.7A 2016-01-28 2016-01-28 一种irig‑b直流码编解码装置及其编解码方法 Active CN105553600B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710908578.0A CN107566071B (zh) 2016-01-28 2016-01-28 一种irig-b直流码编解码装置的编解码方法
CN201610069062.7A CN105553600B (zh) 2016-01-28 2016-01-28 一种irig‑b直流码编解码装置及其编解码方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610069062.7A CN105553600B (zh) 2016-01-28 2016-01-28 一种irig‑b直流码编解码装置及其编解码方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710908578.0A Division CN107566071B (zh) 2016-01-28 2016-01-28 一种irig-b直流码编解码装置的编解码方法

Publications (2)

Publication Number Publication Date
CN105553600A CN105553600A (zh) 2016-05-04
CN105553600B true CN105553600B (zh) 2017-11-07

Family

ID=55832555

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610069062.7A Active CN105553600B (zh) 2016-01-28 2016-01-28 一种irig‑b直流码编解码装置及其编解码方法
CN201710908578.0A Active CN107566071B (zh) 2016-01-28 2016-01-28 一种irig-b直流码编解码装置的编解码方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710908578.0A Active CN107566071B (zh) 2016-01-28 2016-01-28 一种irig-b直流码编解码装置的编解码方法

Country Status (1)

Country Link
CN (2) CN105553600B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107831696A (zh) * 2017-11-15 2018-03-23 许昌智能继电器股份有限公司 一种irig‑b直流码解码方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107037722B (zh) * 2017-04-25 2019-12-13 华北计算技术研究所（中国电子科技集团公司第十五研究所） 一种时统终端
CN109687928A (zh) * 2018-11-22 2019-04-26 南京熊猫电子股份有限公司 一种基于fpga的irig-b型码（dc）授时实现系统及方法
CN110083049B (zh) * 2019-04-28 2021-02-19 哈尔滨工程大学 一种导航系统的解码和精确授时方法
CN110944019A (zh) * 2019-12-30 2020-03-31 嘉兴泰传光电有限公司 基于fpga的不同时间同步信号自选择输入装置
CN114415780A (zh) * 2021-12-30 2022-04-29 研祥智慧物联科技有限公司 基于irig-b码的对时方法及装置
CN114422071B (zh) * 2022-01-26 2024-03-15 成都金诺信高科技有限公司 一种irig-b(dc)信号快速同步系统及同步方法
CN115567144B (zh) * 2022-11-30 2023-04-04 中国船舶集团有限公司第七〇七研究所 Irig-b码中基准时间1pps的解调方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004254149A (ja) * 2003-02-21 2004-09-09 Nippon Telegr & Teleph Corp <Ntt> データ伝送制御方法およびシステム
CN202998116U (zh) * 2012-07-04 2013-06-12 深圳市星龙科技有限公司 秒脉冲和irig-b直流码时钟同步电路及设备
CN103346804A (zh) * 2013-07-30 2013-10-09 哈尔滨工业大学 基于fpga的irig-b码编码译码系统及其编码译码方法
CN104808481A (zh) * 2015-05-14 2015-07-29 昆山市工业技术研究院有限责任公司 北斗和gps双模授时嵌入式时间同步设备和软件设计方法
CN205490576U (zh) * 2016-01-28 2016-08-17 安徽四创电子股份有限公司 一种irig-b直流码编解码装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202818360U (zh) * 2012-09-17 2013-03-20 南京澳德思电气有限公司 基于fpga的irig-b调制解调器
CN103997331B (zh) * 2014-06-11 2017-03-22 四川九洲电器集团有限责任公司 基于fpga的高精度dc码编码方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004254149A (ja) * 2003-02-21 2004-09-09 Nippon Telegr & Teleph Corp <Ntt> データ伝送制御方法およびシステム
CN202998116U (zh) * 2012-07-04 2013-06-12 深圳市星龙科技有限公司 秒脉冲和irig-b直流码时钟同步电路及设备
CN103346804A (zh) * 2013-07-30 2013-10-09 哈尔滨工业大学 基于fpga的irig-b码编码译码系统及其编码译码方法
CN104808481A (zh) * 2015-05-14 2015-07-29 昆山市工业技术研究院有限责任公司 北斗和gps双模授时嵌入式时间同步设备和软件设计方法
CN205490576U (zh) * 2016-01-28 2016-08-17 安徽四创电子股份有限公司 一种irig-b直流码编解码装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107831696A (zh) * 2017-11-15 2018-03-23 许昌智能继电器股份有限公司 一种irig‑b直流码解码方法
CN107831696B (zh) * 2017-11-15 2020-07-28 许昌智能继电器股份有限公司 一种irig-b直流码解码方法

Also Published As

Publication number Publication date
CN107566071B (zh) 2019-04-16
CN105553600A (zh) 2016-05-04
CN107566071A (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
CN105553600B (zh) 一种irig‑b直流码编解码装置及其编解码方法
CN101493674B (zh) B码解调解码方法及其装置
CN104954096B (zh) 一种一主多从的高速同步串行通信数据传输方法
CN103346804B (zh) 基于fpga的irig-b码编码译码系统及其编码译码方法
CN103760759B (zh) 一种自动对正/反向irig‑b码解码方法
CN104808481A (zh) 北斗和gps双模授时嵌入式时间同步设备和软件设计方法
CN101738931A (zh) 一种irig-b码的对时装置及其对时方法
CN205490576U (zh) 一种irig-b直流码编解码装置
CN203149306U (zh) 一种北斗gps双模授时装置
CN108809618B (zh) 一种8b10b编码串行数据的时钟恢复方法
CN105720986B (zh) 具有统一时间标志的多路数据采集系统
CN207835469U (zh) 时钟同步系统
CN202818360U (zh) 基于fpga的irig-b调制解调器
CN102394655B (zh) Mic总线上的曼码转换方法
CN105955398B (zh) 一种基于fpga的系统对时装置及对时方法
CN201674483U (zh) 一种irig_b码解码接口电路
CN107817721A (zh) 电力录波数据同步采集系统
CN103888331A (zh) 一种用于配电终端的通用高速总线装置及其数据交互方法
CN203561840U (zh) 变电站gps对时irig-b解码器
CN111193514A (zh) 一种高同步精度irig-b编码器
CN105763199A (zh) 一种基于fpga的irig-b(dc)快速解码方法
CN105591731A (zh) 一种有源应答器的dbpl解码方法
CN202500555U (zh) 一种石油测井仪中的数据传输系统
CN105743585B (zh) 一种光irig‑b及ft3码的智能探测接收方法和装置
CN208908445U (zh) B码对时设备以及变电站设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant