CN110944019A - 基于fpga的不同时间同步信号自选择输入装置 - Google Patents

基于fpga的不同时间同步信号自选择输入装置 Download PDF

Info

Publication number
CN110944019A
CN110944019A CN201911390768.3A CN201911390768A CN110944019A CN 110944019 A CN110944019 A CN 110944019A CN 201911390768 A CN201911390768 A CN 201911390768A CN 110944019 A CN110944019 A CN 110944019A
Authority
CN
China
Prior art keywords
signal input
time signal
input module
module
main processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911390768.3A
Other languages
English (en)
Inventor
陈建平
吴龟灵
胡亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiaxing Taichuan Photoelectric Co Ltd
Original Assignee
Jiaxing Taichuan Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiaxing Taichuan Photoelectric Co Ltd filed Critical Jiaxing Taichuan Photoelectric Co Ltd
Priority to CN201911390768.3A priority Critical patent/CN110944019A/zh
Publication of CN110944019A publication Critical patent/CN110944019A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/28—Timers or timing mechanisms used in protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electric Clocks (AREA)

Abstract

一种基于FPGA的不同时间同步信号自选择输入装置，在同一块板卡上设置包括FPGA主处理模块、IRIG‑B码时间信号输入模块、E1码时间信号输入模块、上级服务器TOD时间信号输入模块，GNSS时间信号输入模块、PTP时间信号输入模块、NTP时间信号输入模块和上位机通讯模块。本发明可以提供多种输入信号在同一块板卡(整机)上，用户可以通过上位机设置所需输入信号或者按优先级将这些信号排序，实现按实际应用场合灵活选择不同输入源的功能。

Description

基于FPGA的不同时间同步信号自选择输入装置
技术领域
本发明涉及时间同步设备，特别是一种基于FPGA的不同时间同步信号自选择输入装置。
背景技术
目前市场上时间同步设备一般都有多种输入信号格式，如：IRIG-B码，GNSS模块及上级服务器输出的TOD信号，E1信号等。很多厂家将不同输入信号做成不同板卡，用户需要哪种输入信号就采购相应板卡，这有可能给用户选型带来困扰，另在有没在预期应用环境中出现的信号格式时,也会带来极大的不方便。
发明内容
本发明提供一种基于FPGA的不同时间同步信号自选择输入装置，该装置使用户可以根据上位机设置所需输入信号或者按优先级将这些信号排序的方法来实现按实际应用场合灵活选择不同输入源的功能。
本发明的技术解决方案如下：
一种基于FPGA的不同时间同步信号自选择输入装置，其特点在于，在同一块板卡上设置包括FPGA主处理模块、IRIG-B码时间信号输入模块、E1码时间信号输入模块、上级服务器TOD时间信号输入模块，GNSS时间信号输入模块、PTP时间信号输入模块、NTP时间信号输入模块和上位机通讯模块，所述的IRIG-B码时间信号输入模块、E1码时间信号输入模块、上级服务器TOD时间信号输入模块，GNSS时间信号输入模块、PTP时间信号输入模块、NTP时间信号输入模块和上位机通讯模块分别与FPGA主处理模块相连，所述的FPGA主处理模块接受上位机通讯模块对输入模式选择和优先级的设置，所述的IRIG-B码时间信号输入模块、E1码时间信号输入模块、上级服务器TOD时间信号输入模块，GNSS时间信号输入模块、PTP时间信号输入模块、NTP时间信号输入模块分别接收对应外部时间信号并输入所述的FPGA主处理模块，所述的FPGA主处理模块将各模块输入的时间信息解码后，进行排序处理，存入到相应的寄存器中。
所述IRIG-B码时间信号输入模块将信号调理成所述的FPGA主处理模块能接受的信号电平。
所述E1码时间信号输入模块将信号调理成所述的FPGA主处理模块能接受的信号电平。
所述上级服务器TOD时间信号输入模块将信号调理成所述的FPGA主处理模块能接受的信号电平。
所述GNSS时间信号输入模块将信号调理成所述的FPGA主处理模块能接受的信号电平。
所述PTP时间信号输入模块将信号调理成所述的FPGA主处理模块能接受的信号电平。
所述NTP时间信号输入模块将信号调理成所述的FPGA主处理模块能接受的信号电平。
所述FPGA主处理模块将多种输入信号进行解码，并将解码后的时间等信息存入到相应的寄存器。
所述上位机通讯模块与所述的FPGA主处理模块连接，实现对输入模式选择和优先级的设置。
本发明的技术效果如下：
市场上很多厂家将不同输入信号做成不同板卡，用户需要哪种输入信号就采购相应板卡，这有可能给用户前期选型带来困扰，另外，如果在实际应用中出现没在预期内的信号格式时,设备将不能使用，给用户带来极大的不方便。
本发明基于现场可编程门阵列(以下简称为FPGA)的不同时间同步信号自选择输入装置提供的时间同步服务器，可以提供多种输入信号在同一块板卡(整机)上，用户可以通过上位机设置所需输入信号或者按优先级将这些信号排序，实现按实际应用场合灵活选择不同输入源的功能。
附图说明
图1是本发明基于FPGA的时间信号输入装置的功能电路框图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明,但不应以此限制本发明的保护范围。
先请参阅图1，由图可见，本发明基于FPGA的不同时间同步信号自选择输入装置，在同一块板卡上设置包括FPGA主处理模块、IRIG-B码时间信号输入模块、E1码时间信号输入模块、上级服务器TOD时间信号输入模块，GNSS时间信号输入模块、PTP时间信号输入模块、NTP时间信号输入模块和上位机通讯模块，所述的IRIG-B码时间信号输入模块、E1码时间信号输入模块、上级服务器TOD时间信号输入模块，GNSS时间信号输入模块、PTP时间信号输入模块、NTP时间信号输入模块和上位机通讯模块分别与FPGA主处理模块相连，所述的FPGA主处理模块接受上位机通讯模块对输入模式选择和优先级的设置，所述的IRIG-B码时间信号输入模块、E1码时间信号输入模块、上级服务器TOD时间信号输入模块，GNSS时间信号输入模块、PTP时间信号输入模块、NTP时间信号输入模块分别接收对应外部时间信号并输入所述的FPGA主处理模块，所述的FPGA主处理模块将各模块输入的时间信息解码后，进行排序处理，存入相应的寄存器中。
实验表明，本发明基于现场可编程门阵列的不同时间同步信号自选择输入装置提供的时间同步服务器，可以提供多种输入信号在同一块板卡(整机)上，用户可以通过上位机设置所需输入信号或者按优先级将这些信号排序，实现按实际应用场合灵活选择不同输入源的功能。

Claims (1)

1.一种基于FPGA的不同时间同步信号自选择输入装置，其特征在于，在同一块板卡上设置包括FPGA主处理模块、IRIG-B码时间信号输入模块、E1码时间信号输入模块、上级服务器TOD时间信号输入模块，GNSS时间信号输入模块、PTP时间信号输入模块、NTP时间信号输入模块和上位机通讯模块，所述的IRIG-B码时间信号输入模块、E1码时间信号输入模块、上级服务器TOD时间信号输入模块，GNSS时间信号输入模块、PTP时间信号输入模块、NTP时间信号输入模块和上位机通讯模块分别与FPGA主处理模块相连，所述的FPGA主处理模块接受上位机通讯模块对输入模式选择和优先级的设置，所述的IRIG-B码时间信号输入模块、E1码时间信号输入模块、上级服务器TOD时间信号输入模块，GNSS时间信号输入模块、PTP时间信号输入模块、NTP时间信号输入模块分别接收对应外部时间信号并输入所述的FPGA主处理模块，所述的FPGA主处理模块将各模块输入的时间信息解码后，进行排序处理，存入相应的寄存器中。
CN201911390768.3A 2019-12-30 2019-12-30 基于fpga的不同时间同步信号自选择输入装置 Withdrawn CN110944019A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911390768.3A CN110944019A (zh) 2019-12-30 2019-12-30 基于fpga的不同时间同步信号自选择输入装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911390768.3A CN110944019A (zh) 2019-12-30 2019-12-30 基于fpga的不同时间同步信号自选择输入装置

Publications (1)

Publication Number Publication Date
CN110944019A true CN110944019A (zh) 2020-03-31

Family

ID=69913758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911390768.3A Withdrawn CN110944019A (zh) 2019-12-30 2019-12-30 基于fpga的不同时间同步信号自选择输入装置

Country Status (1)

Country Link
CN (1) CN110944019A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113055149A (zh) * 2021-02-20 2021-06-29 郑州中科集成电路与信息系统产业创新研究院 一种射频收发机级联系统下的时间同步和频率同步方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100104015A1 (en) * 2008-10-24 2010-04-29 Chanchal Chatterjee Method and apparatus for transrating compressed digital video
CN202475769U (zh) * 2012-03-12 2012-10-03 许文 Lte系统的高精度网络时钟服务器
CN107566071A (zh) * 2016-01-28 2018-01-09 安徽四创电子股份有限公司 一种irig‑b直流码编解码装置的编解码方法
CN107727926A (zh) * 2017-09-29 2018-02-23 北京无线电计量测试研究所 一种时间频率测量方法和装置
CN209842621U (zh) * 2019-07-11 2019-12-24 北京瑞源芯科技有限公司 高密度e1接口信令采集主板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100104015A1 (en) * 2008-10-24 2010-04-29 Chanchal Chatterjee Method and apparatus for transrating compressed digital video
CN202475769U (zh) * 2012-03-12 2012-10-03 许文 Lte系统的高精度网络时钟服务器
CN107566071A (zh) * 2016-01-28 2018-01-09 安徽四创电子股份有限公司 一种irig‑b直流码编解码装置的编解码方法
CN107727926A (zh) * 2017-09-29 2018-02-23 北京无线电计量测试研究所 一种时间频率测量方法和装置
CN209842621U (zh) * 2019-07-11 2019-12-24 北京瑞源芯科技有限公司 高密度e1接口信令采集主板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113055149A (zh) * 2021-02-20 2021-06-29 郑州中科集成电路与信息系统产业创新研究院 一种射频收发机级联系统下的时间同步和频率同步方法
CN113055149B (zh) * 2021-02-20 2022-09-06 郑州中科集成电路与系统应用研究院 一种射频收发机级联系统下的时间同步和频率同步方法

Similar Documents

Publication Publication Date Title
US20150003004A1 (en) Peripheral component interconnect express slot expansion system
US8601196B2 (en) Connector assembly
CN104081295A (zh) 具有用户界面特征的智能手表
CN101706580A (zh) 基于PXIe总线的GNSS信号模拟器及其实现方法
TW200516436A (en) Information display system and information display method
US9367507B2 (en) Expansion card
CN116680220B (zh) 一种信号收发机及信号收发系统
CN110944019A (zh) 基于fpga的不同时间同步信号自选择输入装置
CN105138300A (zh) 一种基于fpga的多路kvm管理板
CN105549882A (zh) 一种时间设置方法及移动终端
CN203858506U (zh) 一种基于网络背板总线的插卡式自动化测试设备
CN100498808C (zh) 一种印刷电路板器件高度的输出方法及装置
CN201876522U (zh) 一种通用测试设备
CN207008706U (zh) 课堂教学管理装置和系统
CN107147864A (zh) 一种lvds和vga接口自适应方法
CN205247373U (zh) 信息获取装置与系统
CN202587239U (zh) 一种可实现多种视频接口扩展功能的图像信号发生器
CN211828058U (zh) 一种通用转接板和包括该通用转接板的led显示屏
CN209842616U (zh) 一种基于fpga的i2c/spi配置ip核
CN203102268U (zh) 带触发和时钟同步功能的控制总线
CN101311871A (zh) 用于同步集成电路的方法和设备
CN205608487U (zh) 基于cpci总线传输的通信设备综合检测平台
CN105446258A (zh) 基于cpci总线传输的通信设备综合检测平台
CN205788173U (zh) 计算机pci‑e授时卡
CN214756637U (zh) 视频传输板卡及视频传输系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200331

WW01 Invention patent application withdrawn after publication