CN208908445U - B码对时设备以及变电站设备 - Google Patents

Abstract

本实用新型公开了一种B码对时设备以及变电站设备。其中，该设备包括：解码器，用于解析B码码流，获得解码码流；网络接口，连接于解码器与处理器，用于将从解码器接收到的解码码流发送给处理器，其中，网络接口的传输速度至少在百兆以上；处理器，用于根据解码码流进行对时。本实用新型解决了相关技术中变电站的继电保护设备无法快速对时的技术问题。

Description

B码对时设备以及变电站设备

技术领域

本实用新型涉及自动化设备对时领域，具体而言，涉及一种B码对时设备以及变电站设备。

背景技术

时间的精确和统一是变电站自动化系统的最基本要求，只有电力系统中的各种自动化设备(如故障录波器、继电保护装置、RTU微机监控系统等)采用统一的时间基准，在发生事故时，才能根据故障录波数据，以及各开关、断路器动作的先后顺序和准确时间，对事故的原因、过程进行准确分析。统一精确的时间是保证电力系统安全运行，提高运行水平的一个重要措施。全球定位系统(GPS)的出现为实现这些需求提供了可能。

基于GPS的对时方式有3种：(1)脉冲对时方式；(2)串行口对时方式；(3)IRIG-B时间编码对时方式。脉冲对时和串行口对时各有优缺点，前者精度高但是无法直接提供时间信息，而后者对时精度比较低。IRIG-B码对时方式兼顾了两者的优点，是一种精度很高并且又含有绝对的精确时间信息的对时方式，采用IRIG-B码对时，就不再需要现场总线的通信报文对时，也不再需要GPS输出大量脉冲节点信号。因此，在相关技术中，一般采用IRIG-B码方式实现对时。

目前，常见的B码解码电路主要有下面两种方案：

(1)使用TTL集成电路与单片机相结合的方式；

(2)使用CPLD/FPGA芯片来实现解码的方式。

上述两种B码解码电路方案均无法适应需求：第一种方案技术较落后，利用门电路和触发器从编码信号中提取出秒同步信号，而用单片机实现时间信息的解码，属于软件解码的范畴，受限于单片机的处理速度，B码对时的脉冲同步误差为微秒级，无法达到工业领域同步误差≤200ns的要求；第二种方案使用CPLD/FPGA可编程逻辑芯片对B码信号进行硬解码，虽然可实现同步误差≤200ns的目标，但现有方案中CPLD/FPGA的数据输出接口通常采用RS232串口形式，系统获取精确时间的过程耗时过长，系统时间的对时误差在秒级，无法满足变电站内的继电保护设备对系统快速对时的要求。

针对上述的问题，目前尚未提出有效的解决方案。

实用新型内容

本实用新型实施例提供了一种B码对时设备以及变电站设备，以至少解决相关技术中变电站的继电保护设备无法快速对时的技术问题。

根据本实用新型实施例的一个方面，提供了一种B码对时设备，包括：解码器，用于解析B码码流，获得解码码流；网络接口，连接于解码器与处理器，用于将从所述解码器接收到的所述解码码流发送给所述处理器，其中，所述网络接口的传输速度至少在百兆以上；所述处理器，用于根据所述解码码流进行对时。

可选地，所述网络接口包括：通过PCIe总线扩展而来的网络接口。

可选地，B码接收器，与所述解码器连接，用于从B码源处接收B码码流，其中，所述B码接收器具备隔离保护功能。

可选地，所述隔离保护功能包括以下至少之一：信号隔离功能、电源隔离功能以及接口保护功能。

可选地，所述网络接口包括：第一接口，连接于所述解码器，将从所述解码器接收的解码码流的RMII信号转化成MDI信号，并将所述MDI信号发送给转接口；所述转接口，连接于所述第一接口和PCIe接口，用于将从所述第一接口接收到的所述MDI信号转换成PCIe信号，并将所述PCIe信号发送给所述PCIe接口；所述PCIe接口，用于从所述PCIe信号中获取用于对时的时间信息，并将所述时间信息发送给所述处理器。

可选地，所述第一接口和所述转接口通过MDI总线直接通信。

可选地，所述转接口与所述PCIe接口通过PCIe总线直接通信。

可选地，所述解码器，还用于将从所述B码码流中的解析出的时间信息按预定的格式存储于存储器中。

可选地，所述的B码对时设备包括：电源模块，用于为所述解码器，所述网络接口，以及所述处理器提供电源。

根据本实用新型实施例的另一方面，还提供了一种变电站设备，包括上述中任一项所述的B码对时设备。

在本实用新型实施例中，解码器，用于解析B码码流，获得解码码流；网络接口，连接于解码器与处理器，用于将从所述解码器接收到的所述解码码流发送给所述处理器，其中，所述网络接口的传输速度至少在百兆以上；所述处理器，用于根据所述解码码流进行对时。即该B码对时设备中解码器解析B码码流，获得解码码流，然后由网络接口将解码码流发送给处理器，进而处理器根据解码码流进行对时。通过上述传输速度至少在百兆以上的网络接口，有效地提高了对时过程中信号传输速率，从而达到快速对时的目的，从而实现精确快速对时的技术效果，进而解决了相关技术中变电站的继电保护设备无法快速对时的技术问题。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1是根据本实用新型实施例的B码对时设备的结构示意图；

图2是根据本实用新型实施例的B码对时设备的原理框图；

图3是根据本实用新型实施例的B码接口电路的原理框图；

图4是根据本实用新型实施例的MDI总线连接电路的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的连接方式实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、设备、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、设备、产品或设备固有的其它步骤或单元。

在本实施例中，B码，也即是IRIG-B，其中，IRIG(InterRange InstrumentationGroup，靶场仪器组)标准为一种时间标准，IRIG标准中的串行时间码，根据时间码的帧速率分为六种，即A、B、D、E、G、H，其中IRIG-B为是帧速率为1帧每秒，可传递100位的信息，特点是携带信息量大，使用用远距离传输，标准化，国际通用等。

根据本实用新型实施例，提供了一种B码对时设备的实施例，需要说明的是，在附图的各个组件所执行的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在结构示意图中示出了连接方式，但是在某些情况下，可以以不同于此处的连接方式来实现。

图1是根据本实用新型实施例的B码对时设备的结构示意图；如图1所示，该B码对时设备包括：解码器12，网络接口14和处理器16。下面对该B码对时设备进行详细说明。

解码器12，用于解析B码码流，获得解码码流；网络接口14，连接于解码器与处理器，用于将从解码器接收到的解码码流发送给处理器，其中，网络接口的传输速度至少在百兆以上；处理器16，用于根据解码码流进行对时。

通过该B码对时设备中解码器解析B码码流，获得解码码流，然后由网络接口将解码码流发送给处理器，进而处理器根据解码码流进行对时。通过上述传输速度至少在百兆以上的网络接口，有效地提高了对时过程中信号传输速率，从而达到快速对时的目的，从而实现精确快速对时的技术效果，进而解决了相关技术中变电站的继电保护设备无法快速对时的技术问题。

上述B码对时设备通过传输速度至少在百兆以上的网络接口可以实现B码解码、时间读取这两个过程的快捷高效，达到系统快速对时的目的。需要说明的是，采用上述网络接口可以提高对时过程中传输时间信息的速率，提供可靠的对时时间。该B码对时设备可以应用于需要精确对时的继电保护等场合，能够适应环境复杂的工业现场。

可选地，网络接口包括：通过PCIe总线扩展而来的网络接口。

上述网络接口是通过PCIe总线扩展而来的网络接口，能够提升数据传输速度，相对于现有技术中的RS232串口而言，可以实现缩短延迟，提高信息传输速率的效果。

可选地，B码接收器，与解码器连接，用于从B码源处接收B码码流，其中，B码接收器具备隔离保护功能。

上述B码接收器通过B码接收接口与B码源进行通信，接收B码源的码流数据。需要说明的是，B码接收接口可以采用以下至少之一：多模光纤接口、RS422接口或者RS485接口等。而且，B码接收器具备隔离保护功能，可以降低B码接收器中电路的干扰。

可选地，隔离保护功能包括以下至少之一：信号隔离功能、电源隔离功能以及接口保护功能。

B码接收器具备隔离保护功能，该隔离保护功能可以是信号隔离功能、电源隔离功能以及接口保护功能等。其中，信号隔离功能由EMC保护电路实现，能够有效地改善B码接收器的电磁兼容性，满足EMC 4级的测试要求，拓展了B码对时设备的应用范围。

可选地，网络接口包括：第一接口，连接于解码器，将从解码器接收的解码码流的RMII信号转化成MDI信号，并将MDI信号发送给转接口；转接口，连接于第一接口和PCIe接口，用于将从第一接口接收到的MDI信号转换成PCIe信号，并将PCIe信号发送给PCIe接口；PCIe接口，用于从PCIe信号中获取用于对时的时间信息，并将时间信息发送给处理器。

上述网络接口包括第一接口、转接口以及PCIe接口，且转接口分别与第一接口和PCIe接口连接，此外，第一接口与解码器连接，PCIe接口与处理器连接。通过上述连接方式：第一接口将接收到解码码流的RMII信号转化成MDI信号，并将MDI信号发送给转接口；转接口将从第一接口接收到的MDI信号转换成PCIe信号，并将PCIe信号发送给PCIe接口；PCIe接口，用于从PCIe信号中获取用于对时的时间信息，并将时间信息发送给处理器。进而，可以实现在不增加设备成本的情况下，提高时间数据的传输速度，缩短传输时间信息的传输时间。

可选地，第一接口和转接口通过MDI总线直接通信。

上述第一接口和转接口通过MDI总线直接通信。在本实用新型的实施例中，通过设置电阻的方式，省掉了网络变压器，可以减少通信延迟，以及节约成本。例如，为了解决通信过程中通信线路的电平不匹配问题，可以在MDI总线的差分线上设置电阻，保证MDI总线的电平一致性，进而有效实现了第一接口和转接口的正常通信。在本实用新型实施例中，选择在MDI总线的4根差分线上均增加了49.9欧姆的电阻上拉到3.3V，从而保证电平的一致性。

可选地，转接口与PCIe接口通过PCIe总线直接通信。

PCIe总线采用串行互联方式，以点对点形式进行数据传输，可以有效减少传输干扰，大大提高传输效率。而且，PCIe总线可以采用多种速度的接口，能够适应不同的应用需求。

可选地，解码器，还用于将从B码码流中的解析出的时间信息按预定的格式存储于存储器中。

上述解码器中还设置有存储器，其中，存储器的空间可以根据需要配置，用来将解析出来的时间信息按规定格式存储在内部的存储空间，既保证了B码硬件解码逻辑所需要的内部资源，又能将时间信息存储起来，方便以后使用。

可选地，B码对时设备包括：电源模块，用于为解码器，网络接口，以及处理器提供电源。

由于B码对时设备中解码器，网络接口，以及处理器需要不同的电压或者电流，电源模块可以提供B码对时设备需要的不同电力要求，保障了B码对时设备正常运行。需要说明的是，上述电源模块中可以进行交流电与直流电之间的相互转换。

下面对本实用新型的优选实施方式进行说明。

针对相关技术的上述缺陷，本实施例提供一种基于LS1046A芯片的IRIG-B码快速对时设备。采用现场可编程门阵列(Field-Programmable Gate Array，简称FPGA)芯片来实现IRIG-B码的解码工作，主芯片LS1046A通过PCIe总线扩展而来的100Mbps网络接口与FPGA通信，从而实现B码解码、时间读取这两个过程的快捷高效，达到系统快速对时的目的。

需要说明的是，在B码接口电路部分，本实施例通过信号隔离、电源隔离、高压TVS和低压TVS配合使用等手段，使B码接口的电磁兼容性满足EMC 4级的测试要求，进一步拓展了产品在工业领域的应用范围。

同已有的IRIG-B码对时电路相比，本实用新型的实施例中所涉及的IRIG-B码对时设备除了使用FPGA作为B码解码器之外，还使用FPGA内部的百兆以太网口来实现时间数据的读取，从而避免了主CPU通过串行口读取数据所造成的时间延迟。

图2是根据本实用新型实施例的B码对时设备的原理框图，如图2所示，该IRIG-B码快速对时电路包括B码接口模块(功能同上述B码接收器)、FPGA解码模块(功能同上述解码器)、网络接口模块(功能同上述第一接口)、PCIe转网络模块(功能同上述转接口)、LS1046A接口模块(功能同上述PCIe接口)、电源模块及其他辅助电路。其中：

B码接口模块提供一个RS485形式的电气接口与外界B码源通信并从B码源获取码流数据，并具备信号隔离、电源隔离、接口保护等功能，满足EMC 4级的测试要求；

FPGA解码模块负责进行B码码流的接收、解析、整理和存储工作，接收B码接口电路输出的B码码流，通过FPGA内部逻辑硬解码的方式解析出精确的对时时间，并将该时间存储在内部寄存器，该模块通过RMII接口与网络接口模块相连；

网络接口模块负责将FPGA解码模块输出的简化媒体独立接口(Reduced MediaIndependent Interface，简称RMII)信号转换成媒体独立接口(Media DependentInterface，简称MDI)信号，采用MDI接口直连的方式与PCIe转网络模块通信；

PCIe转网络模块负责将网络接口模块输出的MDI信号转换成PCIe x1的信号；

LS1046A接口模块即是LS1046A芯片的PCIe接口部分，该接口通过PCIe x1的总线与PCIe转网络模块通信，接收PCIe转网络模块输出的已经转换为PCIe信号的时间信息，并将该信息送至LS1046A的CPU内核进行处理，从而完成系统的对时工作。

电源模块主要用于给FPGA解码模块、网络接口模块以及PCIe转网络模块供电，输出3.3V、1.8V、1.2V等电压。

本实施例中的B码接口模块包括EMC保护电路、隔离光耦和隔离电源等，EMC保护电路分别使用GP8800和CT1206K17G这两款TVS管来改善电磁兼容性，GP8800是一颗高压TVS管，485_A信号和485_B信号均通过一颗GP8800与机壳地相连，耐压值750V，即满足EMC 4级中500V耐压的要求，又可以将信号线上的静电、浪涌干扰充分泄放到机壳地上去，避免干扰内部电路工作；同时，485_A信号和485_B信号也同样通过CT1206K17G TVS管来泄放共模和差模干扰，CT1206K17G击穿电压为17V，用于将脉冲群等干扰信号泄放到内部的隔离地。

B码接口模块的隔离光耦为HCPL-M601，隔离电源为金升阳品牌的F0505S-1W，额定功率为1瓦，485芯片型号为ISL3152EIBZ。图3是根据本实用新型实施例的B码接口电路的原理框图，如图3所示。

FPGA解码模块包括一片Altera的EP4CE6E22I7N FPGA芯片、EEPROM配置芯片以及相应的配套电路，该芯片属于Cyclone IV高性价比产品家族，提供6272个逻辑单元、270Kb存储空间以及179个用户IO管脚，可保证B码硬件解码逻辑所需要的内部资源。FPGA内部逻辑将B码接口电路输出过来的码流进行解析，然后将解析出来的时间信息按规定格式存储在内部的存储空间。

网络接口模块包括一片TI品牌的DP83620SQE百兆以太网PHY芯片，该芯片提供MII和RMII接口，支持-40～85℃的工业级应用，网络接口模块使用该芯片的RMII接口与FPGA的RMII接口相连，作用是将FPGA输出的数据转换成MDI接口从而与PCIe转网络模块的MDI接口通信。

PCIe转网络模块包括一片Intel品牌的WG82583V芯片，该芯片提供由PCIe接口到MDI接口的转换功能，可以将网络接口模块送来的MDI信号转换成PCIe信号从而与LS1046A接口模块的PCIe接口相连。

图4是根据本实用新型实施例的MDI总线连接电路的示意图，如图4所示。网络接口模块与PCIe转网络模块是通过MDI总线直接连接通信的，但由于DP83620SQE和WG82583V这颗芯片的MDI接口电平并不匹配，DP83620SQE的MDI接口电压为3.3V，WG82583V的接口电压为1.8V，故为了保证通信正常，在MDI总线的4根差分线上均增加了49.9欧姆的电阻上拉到3.3V，从而保证电平的一致性。

因此，本实施例中使用高速PCIe总线替代通常的串行接口来读取B码时间，实现系统的快速对时。其中，LS1046A芯片使用高速PCIe接口转换而来的网络接口获取B码时间的电路连接方式；网络接口模块和PCIe转网络模块的MDI接口直接连接方式；B码接口电路的隔离保护方式。

本实施例中通过LS1046A平台的高速PCIe接口来读取B码时间，相比通常所使用的串口读取方式，大大缩短了读取过程所带来的时间延迟，适用于需要精确对时的继电保护等场合；同时本方案所使用的B码接口电路可提供满足EMC 4级的电磁兼容性性能，对于设备工作在环境复杂的工业现场提供了有力保障。

本实施例B码对时设备已通过测试，系统对时延迟≤188us，处于行业领先地位；同时B码接口的电磁兼容性也已通过EMC 4级测试，防护效果良好。

此外，B码对时设备可以选用内置高速PCIe硬核的FPGA芯片，使用PCIe接口与LS1046A的PCIe接口直接通信。但FPGA芯片的成本会有所上升，同时FPGA程序需要重新编写。

根据本实用新型实施例的另一方面，还提供了一种变电站设备，包括上述中任一项的B码对时设备。

上述本实用新型实施例序号仅仅为了描述，不代表实施例的优劣。

在本实用新型的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的设备实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本实用新型各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本实用新型的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本实用新型各个实施例所述设备的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种B码对时设备，其特征在于，包括：

解码器，用于解析B码码流，获得解码码流；

网络接口，连接于解码器与处理器，用于将从所述解码器接收到的所述解码码流发送给所述处理器，其中，所述网络接口的传输速度至少在百兆以上；

所述处理器，用于根据所述解码码流进行对时。

2.根据权利要求1所述的B码对时设备，其特征在于，所述网络接口包括：通过PCIe总线扩展而来的网络接口。

3.根据权利要求1所述的B码对时设备，其特征在于，包括：

B码接收器，与所述解码器连接，用于从B码源处接收B码码流，其中，所述B码接收器具备隔离保护功能。

4.根据权利要求3所述的B码对时设备，其特征在于，所述隔离保护功能包括以下至少之一：信号隔离功能、电源隔离功能以及接口保护功能。

5.根据权利要求2所述的B码对时设备，其特征在于，所述网络接口包括：

第一接口，连接于所述解码器，将从所述解码器接收的解码码流的RMII信号转化成MDI信号，并将所述MDI信号发送给转接口；

所述转接口，连接于所述第一接口和PCIe接口，用于将从所述第一接口接收到的所述MDI信号转换成PCIe信号，并将所述PCIe信号发送给所述PCIe接口；

所述PCIe接口，用于从所述PCIe信号中获取用于对时的时间信息，并将所述时间信息发送给所述处理器。

6.根据权利要求5所述的B码对时设备，其特征在于，所述第一接口和所述转接口通过MDI总线直接通信。

7.根据权利要求5所述的B码对时设备，其特征在于，所述转接口与所述PCIe接口通过PCIe总线直接通信。

8.根据权利要求7所述的B码对时设备，其特征在于，所述解码器，还用于将从所述B码码流中的解析出的时间信息按预定的格式存储于存储器中。

9.根据权利要求1至8中任一项所述的B码对时设备，其特征在于，所述的B码对时设备包括：

电源模块，用于为所述解码器，所述网络接口，以及所述处理器提供电源。

10.一种变电站设备，其特征在于，包括权利要求1至9中任一项所述的B码对时设备。