CN105514130A - Cmos图像传感器的制造方法 - Google Patents
Cmos图像传感器的制造方法 Download PDFInfo
- Publication number
- CN105514130A CN105514130A CN201410542501.2A CN201410542501A CN105514130A CN 105514130 A CN105514130 A CN 105514130A CN 201410542501 A CN201410542501 A CN 201410542501A CN 105514130 A CN105514130 A CN 105514130A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- semiconductor substrate
- metal silicide
- layer
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本申请提供了一种CMOS图像传感器的制造方法。该制造方法包括:步骤S1,在半导体衬底的上表面上设置氧化层;步骤S2,在氧化层的远离半导体衬底的表面上设置栅极结构和侧墙;步骤S3,对氧化层和半导体衬底进行离子注入,在半导体衬底中形成光电二极管的插梢植入层;步骤S4,对氧化层进行刻蚀,形成栅氧层;步骤S5,在半导体衬底的上表面的不需要设置金属硅化物的位置设置金属硅化物阻挡层;步骤S6,形成CMOS图像传感器的金属硅化物层。在完成光电二极管的插梢植入层的制作之后再进行氧化层的刻蚀,进而在氧化层的保护下避免了形成插梢植入层的离子注入对有源区表面造成的损伤,因此有效低减轻了热像素现象。
Description
技术领域
本申请涉及半导体制造技术领域,具体而言,涉及一种CMOS图像传感器的制造方法。
背景技术
与电荷耦合器件图像传感器(ChargeCoupledDevice,简称CCD)相比,CMOS图像传感器(ContactImageSensor,简称CIS)在其制造工艺和现有的集成电路制造工艺兼容性上具有优越的性能。CIS可以将驱动电路和像素集成在一起,简化了硬件设计,大大降低了系统的功耗;CIS在采集光信号的同时就可以取出电信号,还能实时处理图像信息,速度比CCD图像传感器快;并且,CIS还具有价格便宜、带宽较大、防模糊、访问的灵活性和较大的填充系数等优点。
有源像素单元是用光电二极管作为图像传感器件,通常是由三个晶体管和一个N+/P-光电二极管构成,这种结构适合标准的CMOS制造工艺。因此,图1示出了目前常规的有源像素单元的制造工艺,包括:
在半导体衬底100上设置如图2所示的氧化层201’;
在图2所示的栅氧化层201’上设置图3所示的栅极结构202和电介质203’;
对图3所示的电介质203’和氧化层201’进行刻蚀,形成图4所示的侧墙203和栅氧层201;
在图4所示的半导体衬底100中形成图5所示的光电二极管的插梢植入层(pinnedimplantlayer)104、源极105和漏极106;
在图5所示的栅极结构202、源极105和漏极106之外的区域形成图6所示的金属硅化物阻挡层204;
在图6所示的栅极结构202、源极105和漏极106上形成图7所示的金属硅化物层205;
此外,上述工艺还包括在形成栅极结构202之后、沉积侧墙材料203之前,对半导体衬底100进行轻掺杂漏注入(LDD)形成超浅结103的过程。
上述步骤在对氧化层201’进行刻蚀时,位于侧墙203下方的部分氧化层201’被吃掉,在形成金属硅化物阻挡层204的刻蚀过程会在被吃掉的氧化层201’下方形成凹陷,进而在后续形成金属硅化物层205时金属硅化物也会形成在该处(如图7所示),导致有源区表面形成不应出现的光生电子俘获中心。而且在形成插梢植入层时,所采用的离子注入会引起有源像素单元的有源区(AA区)表面损伤,在图像的失效分析检测中发现,有源像素单元的损伤或位错是导致热像素现象的主要原因,这是因为有源像素单元的表面缺陷将形成光电子捕捉中心,并导致不需要的暗电流,因此减少“热像素”的问题是提高CIS图像质量的一个重要手段。
发明内容
本申请旨在提供一种CMOS图像传感器的制造方法,以解决现有技术中有源像素单元表面损伤导致的热像素现象的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种CMOS图像传感器的制造方法,该制造方法包括:步骤S1,在半导体衬底的上表面上设置氧化层;步骤S2,在氧化层的远离半导体衬底的表面上设置栅极结构和侧墙;步骤S3,对氧化层和半导体衬底进行离子注入,在半导体衬底中形成光电二极管的插梢植入层;步骤S4,对氧化层进行刻蚀,形成栅氧层;步骤S5,在半导体衬底的上表面的不需要设置金属硅化物的位置设置金属硅化物阻挡层;步骤S6,形成CMOS图像传感器的金属硅化物层。
进一步地,上述制造方法在形成栅氧层之前还包括进行源漏注入形成CMOS图像传感器的源极和漏极的步骤。
进一步地,上述步骤S4在形成栅氧层之后还包括对半导体衬底进行退火的过程。
进一步地,上述退火的温度为1000~1050℃,退火的时间为20~30s。
进一步地,上述步骤S3的离子注入能量为40~50KeV,剂量为3~5×1012个/cm3。
进一步地,上述步骤S2包括:步骤S21,在氧化层的远离半导体衬底的表面上设置栅极结构;步骤S22,在氧化层的裸露上表面上和栅极结构的裸露表面上设置电介质;步骤S23,对电介质进行刻蚀,形成侧墙。
进一步地,上述电介质包括氧化硅和氮化硅,电介质的厚度为40~50nm。
进一步地,上述步骤S23采用干法刻蚀对电介质进行干法刻蚀。
进一步地,上述步骤S4采用湿法刻蚀对氧化层进行刻蚀。
进一步地,上述湿法刻蚀的刻蚀液包括HF、NH4F和H2O。
进一步地,上述步骤S5包括:在半导体衬底、栅极结构和侧墙表面设置金属硅化物阻挡材料;在金属硅化物阻挡材料上设置光刻胶;对光刻胶进行光刻,去除位于栅极结构、源极和漏极上的光刻胶;以光刻后的光刻胶为掩膜,对金属硅化物阻挡材料进行刻蚀,形成金属硅化物阻挡层。
进一步地,上述金属硅化物阻挡材料包括氧化物,氧化物优选为氧化硅。
进一步地,上述金属硅化物层的金属硅化物选自硅化钴、硅化镍、硅化钛、硅化钨、硅化钯和硅化铂中的一种或多种。
进一步地,上述半导体衬底包括:轻掺杂区,氧化层设置在轻掺杂区的上表面上;光电二极管阱区,设置在轻掺杂区中,光电二极管的插梢植入层位于光电二极管阱区中。
应用本申请的技术方案,在完成光电二极管的插梢植入层的制作之后再进行氧化层的刻蚀,进而在氧化层的保护下避免了形成光电二极管的插梢植入层的离子注入对有源区表面造成的损伤,因此有效地减轻了由于有源区表面损伤引起的热像素现象。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了现有技术的有源像素单元的制造工艺的流程示意图;
图2示出了现有技术的有源像素单元的制造工艺中在半导体衬底上设置氧化层后的剖面结构示意图;
图3示出了在图2所示的栅氧化层上设置栅极结构和电介质后的剖面结构示意图;
图4示出了对图3所示的电介质和氧化层进行刻蚀,形成侧墙和栅氧层后的剖面结构示意图;
图5示出了在图4所示的半导体衬底中形成光电二极管的插梢植入层、源极和漏极后的剖面结构示意图;
图6示出了在图5所示的栅极结构、源极和漏极之外的区域形成金属硅化物阻挡层后的剖面结构示意图;
图7示出了在图6所示的栅极结构、源极和漏极上形成金属硅化物层后的剖面结构示意图;
图8示出了本申请一种优选实施方式提供的CMOS图像传感器的制造方法的流程示意图;
图9至图16示出了执行图8所示制造方法的各步骤后得到芯片的剖面结构示意图,其中,
图9示出了在半导体衬底的上表面上设置氧化层后的剖面结构示意图;
图10示出了在图9所示的氧化层的远离半导体衬底的表面上设置栅极结构后的剖面结构示意图;
图11示出了在图10所示的氧化层的裸露上表面上和栅极结构的裸露表面上设置电介质后的剖面结构示意图;
图12示出了对图11所示的电介质进行刻蚀形成侧墙后的剖面结构示意图;
图13示出了对图12所示的氧化层和半导体衬底进行离子注入,在半导体衬底中形成光电二极管的插销植入层、源极和漏极后的剖面结构示意图;
图14示出了对图13所示的氧化层进行刻蚀形成栅氧层后的剖面结构示意图;
图15示出了在图14所示的半导体衬底的上表面的不需要设置金属硅化物的位置设置金属硅化物阻挡层后的剖面结构示意图;以及
图16示出了在图15所示的栅极结构、源极和漏极的裸露表面上形成金属硅化物后的剖面结构示意图。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术所介绍的,现有CMOS图像传感器的制造方法,对氧化层进行刻蚀时,位于侧墙下方的部分氧化层被吃掉,在形成金属硅化物阻挡层的刻蚀过程会在被吃掉的氧化层下方形成凹陷,即造成衬底的损伤,进而导致在形成金属硅化物时形成金属损伤;而且在形成PIN区时,所采用的离子注入会引起有源像素单元的有源区(AA区)表面损伤,为了解决如上离子注入对有源像素单元的有源区表面造成的损伤,本申请提出了一种CMOS图像传感器的制造方法。
图8示出了本申请一种优选实施方式提供的CMOS图像传感器的制造方法的流程示意图,该制造方法包括:步骤S1,在半导体衬底100的上表面上设置氧化层201’;步骤S2,在氧化层201’的远离半导体衬底100的表面上设置栅极结构202和侧墙203;步骤S3,对氧化层201’和半导体衬底100进行离子注入,在半导体衬底100中形成光电二极管的插梢植入层104;步骤S4,对氧化层201’进行刻蚀,形成栅氧层201;步骤S5,在半导体衬底100的上表面的不需要设置金属硅化物的位置上设置金属硅化物阻挡层204;步骤S6,形成所述CMOS图像传感器的金属硅化物层205。
上述制造方法,在完成光电二极管的插梢植入层的制作之后再进行氧化层201’的刻蚀,进而在氧化层201’的保护下避免了形成光电二极管的插梢植入层104的离子注入对有源区表面造成的损伤,因此有效地减轻了由于有源区表面损伤引起的热像素现象。
现在,将参照附图更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
首先,执行步骤S1,在半导体衬底100的上表面上设置图9所示的氧化层201’。该过程可以采用化学气相沉积法或热氧化法形成上述氧化层201’。
如图9所示,本申请优选上述半导体衬底100包括:轻掺杂区101和光电二极管阱区102,其中氧化层201’设置在轻掺杂区101的上表面上;光电二极管阱区102设置在轻掺杂区101中,后续设置的光电二极管插梢植入层104位于光电二极管阱区102中。上述轻掺杂区101可以采用外延生长的方法形成,其中所掺杂的杂质离子与半导体衬底中原有的杂质离子类型相同,但是杂质浓度小于半导体衬底中原有的杂质离子浓度,该轻掺杂区101中设置的光电二极管阱区102中的杂质离子类型与轻掺杂区101的杂质离子相反,可以提高低压光电二极管收集光生电荷能力,进而提高感光灵敏度。
然后,执行步骤S2,在图9所示的氧化层201’的远离半导体衬底100的表面上设置图12所示的栅极结构202和侧墙203。
在本申请一种优选实施方式中,优选上述步骤S2包括:步骤S21,在图9所示的氧化层201’的远离半导体衬底100的表面上设置图10所示的栅极结构202;步骤S22,在图10所示的氧化层201’的裸露上表面上和栅极结构202的裸露表面上设置图11所示的电介质203’;步骤S23,对图11所示的电介质203’进行刻蚀,形成图12所示的侧墙203。上述栅极结构202的形成过程可以参考现有技术的常规方法,比如先沉积栅极材料然后再进行刻蚀,其中的栅极材料可以为本领域常规的多晶硅材料,沉积方法和刻蚀方法均可参考现有技术,在此不再赘述;然后,可以采用沉积电介质203’,形成图11所示的电介质203’,可用于本申请的电介质203’可以采用本领域常规的氧化硅、氮化硅、或氧化硅和氮化硅的复合层;在对电介质203’进行刻蚀时,可以根据电介质203’的厚度和材质对刻蚀条件进行调节,优选当电介质203’为氧化硅和氮化硅的复合材料,且厚度为40~50nm,且优选对该电介质203’进行干法刻蚀,其中本领域技术人员可以根据目前常规电介质的干法刻蚀条件选择本申请刻蚀电介质的条件,在此不再赘述。
当然,本申请为了避免产生热载流子效应,也可以采用与本领域常规工艺相同的方式,即在形成栅极结构202之后、制作插梢植入层104之前,进行轻掺杂漏注入工艺形成图12所示的超浅结103。
形成栅极结构202和侧墙203后,执行步骤S3,对图12所示的氧化层201’和半导体衬底100进行离子注入,在半导体衬底100中形成图13所示的光电二极管的插梢植入层104(pinnedimplantlayer)。上述离子注入的目的是要形成光电二极管的插梢植入层104,由于半导体衬底100表面具有氧化层201’,因此其离子注入条件相对于目前常规的离子注入条件需要有所调整,申请人经过对该离子条件的反复实验,优选该步骤S3的离子注入能量为40~50KeV,剂量为3~5×1012个/cm3。
与现有技术工艺类似,本申请为了降低源漏极区域与阱区之间的杂质离子浓度梯度进而减小漏电机率,在形成插梢植入层之后对源漏极区域进行离子注入形成图13所示的源极105和漏极106。
形成光电二极管的插梢植入层104之后,执行步骤S4,对图13所示的氧化层201’进行刻蚀,形成图14所示的栅氧层201。步骤S4对氧化层201’进行刻蚀时,可以以栅极结构202和侧墙203作为掩膜,去除裸露的氧化层201’,进行得到图14所示的栅氧层201,该刻蚀过程可以采用干法刻蚀或者湿法刻蚀均可,优选采用湿法刻蚀,进一步优选上述湿法刻蚀的刻蚀液包括HF、NH4F和H2O,利用上述刻蚀液对栅氧层201的氧化硅实现较好的选择性,进而避免对栅极结构202和侧墙203的损伤。
在本申请又一种优选的实施方式中,为了修复步骤S3的离子注入对半导体衬底100造成的晶格损伤和错位,优选在步骤S4在形成栅氧层201之后还包括对半导体衬底100进行退火的过程,并且该退火过程能够修复上述步骤S3中刻蚀氧化层201’时对侧墙203下方的氧化层201’的损伤。进一步优选上述退火的温度为1000~1050℃,退火的时间为20~30s。上述形成源极105和漏极106的过程还可以在形成栅氧层201之后、退火之前进行。
在形成栅氧层201后,执行步骤S5,在图14所示的半导体衬底100的上表面的不需要设置金属硅化物的位置设置图15所示的金属硅化物阻挡层204。
如本领域技术人员所理解的,本申请形成金属硅化物的目的是为了减少器件的电阻率,因此,为了实现该目的,金属硅化物的形成位置对本领域技术人员是容易确定的,比如栅极结构202的上表面、源极105和漏极106的表面,那么不需要设置金属硅化物的位置也是确定的。本申请优选所形成的金属硅化物阻挡层204用于阻止在栅极结构202、源极105和漏极106之外的位置形成金属硅化物,相对地,不需要设置金属硅化物的位置即为栅极结构202、源极105和漏极106之外的位置。本申请优选形成上述金属硅化物阻挡层204的步骤S5包括:在半导体衬底100、栅极结构202和侧墙203表面设置金属硅化物阻挡材料;在金属硅化物阻挡材料上设置光刻胶;对光刻胶进行光刻,去除位于栅极结构202、源极105和漏极106上的光刻胶;以光刻后的光刻胶为掩膜,对金属硅化物阻挡材料进行刻蚀,形成金属硅化物层204(上述过程图中未示出)。由于上述步骤对侧墙203下方的氧化层201’造成的损伤较小或者损伤被修复,因此在对金属硅化物阻挡材料进行刻蚀时,也不会在侧墙203下方形成氧化层201’损伤导致的空隙,进而后续金属硅化物不会形成在此处。
本领域常规的金属硅化物阻挡材料均可用于本申请,优选上述金属硅化物阻挡材料包括氧化物,氧化物优选为氧化硅。
在形成金属硅化物阻挡层204之后,执行步骤S6,在图15所示的栅极结构202的裸露表面上形成图16所示的金属硅化物层205。此步骤S6形成金属硅化物层205的方法优选包括以下步骤:在图15所示的金属硅化物阻挡层204、裸露的栅极结构202、源极105和漏极106的表面上沉积金属;然后进行快速退火处理,由于金属能够与硅反应形成金属硅化物,而不会与金属硅化物阻挡材料反应,因此仅在栅极结构202、源极105和漏极106的表面上形成金属硅化物层205;而且本申请的侧墙203下方没有存在空隙,没有裸露出衬底,因此不会在此形成不希望的金属硅化物造成金属硅化物对像素单元的负面影响。本申请优选上述金属硅化物选自硅化钴、硅化镍、硅化钛、硅化钨、硅化钯和硅化铂中的一种或多种。
由于篇幅有限,上述描述仅是对与本申请发明点密切相关的技术内容,对于形成CMOS图像传感器的一些常规步骤没有做出详细描述,但本领域技术人员在结合现有技术的基础上有能力将本申请与现有技术的常规步骤进行结合,因此在此不再赘述。
从以上的描述中,可以看出,本申请上述的实施方式实现了如下技术效果:
在完成光电二极管区的制作之后再进行氧化层的刻蚀,进而在氧化层的保护下避免了形成光电二极管区的离子注入对有源区表面造成的损伤,因此有效地减轻了由于有源区表面损伤引起的热像素现象。
以上所述仅为本申请的优选实施方式而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (14)
1.一种CMOS图像传感器的制造方法,其特征在于,所述制造方法包括:
步骤S1,在半导体衬底的上表面上设置氧化层;
步骤S2,在所述氧化层的远离所述半导体衬底的表面上设置栅极结构和侧墙;
步骤S3,对所述氧化层和所述半导体衬底进行离子注入,在所述半导体衬底中形成光电二极管的插梢植入层;
步骤S4,对所述氧化层进行刻蚀,形成栅氧层;
步骤S5,在所述半导体衬底的上表面的不需要设置金属硅化物的位置设置金属硅化物阻挡层;
步骤S6,形成所述CMOS图像传感器的金属硅化物层。
2.根据权利要求1所述的制造方法,其特征在于,所述制造方法在形成所述栅氧层之前还包括进行源漏注入形成所述CMOS图像传感器的源极和漏极的步骤。
3.根据权利要求1或2所述的制造方法,其特征在于,所述步骤S4在形成栅氧层之后还包括对所述半导体衬底进行退火的过程。
4.根据权利要求3所述的制造方法,其特征在于,所述退火的温度为1000~1050℃,所述退火的时间为20~30s。
5.根据权利要求1所述的制造方法,其特征在于,所述步骤S3的离子注入能量为40~50KeV,剂量为3~5×1012个/cm3。
6.根据权利要求1所述的制造方法,其特征在于,所述步骤S2包括:
步骤S21,在所述氧化层的远离所述半导体衬底的表面上设置栅极结构;
步骤S22,在所述氧化层的裸露上表面上和所述栅极结构的裸露表面上设置电介质;
步骤S23,对所述电介质进行刻蚀,形成所述侧墙。
7.根据权利要求6所述的制造方法,其特征在于,所述电介质包括氧化硅和氮化硅,所述电介质的厚度为40~50nm。
8.根据权利要求7所述的制造方法,其特征在于,所述步骤S23采用干法刻蚀对所述电介质进行干法刻蚀。
9.根据权利要求1所述的制造方法,其特征在于,所述步骤S4采用湿法刻蚀对所述氧化层进行刻蚀。
10.根据权利要求9所述的制造方法,其特征在于,所述湿法刻蚀的刻蚀液包括HF、NH4F和H2O。
11.根据权利要求2所述的制造方法,其特征在于,所述步骤S5包括:
在所述半导体衬底、所述栅极结构和所述侧墙表面设置金属硅化物阻挡材料;
在所述金属硅化物阻挡材料上设置光刻胶;
对所述光刻胶进行光刻,去除位于所述栅极结构、源极和漏极上的光刻胶;
以光刻后的光刻胶为掩膜,对所述金属硅化物阻挡材料进行刻蚀,形成所述金属硅化物阻挡层。
12.根据权利要求11所述的制造方法,其特征在于,所述金属硅化物阻挡材料包括氧化物,所述氧化物优选为氧化硅。
13.根据权利要求1所述的制造方法,其特征在于,所述金属硅化物层的金属硅化物选自硅化钴、硅化镍、硅化钛、硅化钨、硅化钯和硅化铂中的一种或多种。
14.根据权利要求1所述的制造方法,其特征在于,所述半导体衬底包括:
轻掺杂区,所述氧化层设置在所述轻掺杂区的上表面上;
光电二极管阱区,设置在所述轻掺杂区中,所述光电二极管的插梢植入层位于所述光电二极管阱区中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410542501.2A CN105514130B (zh) | 2014-10-14 | 2014-10-14 | Cmos图像传感器的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410542501.2A CN105514130B (zh) | 2014-10-14 | 2014-10-14 | Cmos图像传感器的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105514130A true CN105514130A (zh) | 2016-04-20 |
CN105514130B CN105514130B (zh) | 2019-04-12 |
Family
ID=55721980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410542501.2A Active CN105514130B (zh) | 2014-10-14 | 2014-10-14 | Cmos图像传感器的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105514130B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110783356A (zh) * | 2019-11-05 | 2020-02-11 | 昆山锐芯微电子有限公司 | 时间延迟积分图像传感器及其形成方法 |
CN112928153A (zh) * | 2019-12-05 | 2021-06-08 | 中芯国际集成电路制造(天津)有限公司 | 半导体结构及其形成方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6040593A (en) * | 1998-06-29 | 2000-03-21 | Hyundai Electronics Industries Co., Ltd. | Image sensor having self-aligned silicide layer |
CN1327269A (zh) * | 2000-03-28 | 2001-12-19 | 株式会社东芝 | 固体摄像器件及其制造方法 |
CN1552100A (zh) * | 2002-05-14 | 2004-12-01 | ������������ʽ���� | 半导体装置、半导体装置的制造方法及其电子设备 |
CN101625996A (zh) * | 2008-07-08 | 2010-01-13 | 中芯国际集成电路制造(上海)有限公司 | 用以减少暗电流的ono侧墙刻蚀工艺 |
CN101630659A (zh) * | 2008-07-15 | 2010-01-20 | 中芯国际集成电路制造(上海)有限公司 | 使用三栅极工艺的cmos图像传感器的方法和结构 |
CN102157535A (zh) * | 2010-01-28 | 2011-08-17 | 索尼公司 | 半导体装置、制造半导体装置的方法及固态成 像设备 |
-
2014
- 2014-10-14 CN CN201410542501.2A patent/CN105514130B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6040593A (en) * | 1998-06-29 | 2000-03-21 | Hyundai Electronics Industries Co., Ltd. | Image sensor having self-aligned silicide layer |
CN1327269A (zh) * | 2000-03-28 | 2001-12-19 | 株式会社东芝 | 固体摄像器件及其制造方法 |
CN1552100A (zh) * | 2002-05-14 | 2004-12-01 | ������������ʽ���� | 半导体装置、半导体装置的制造方法及其电子设备 |
CN101625996A (zh) * | 2008-07-08 | 2010-01-13 | 中芯国际集成电路制造(上海)有限公司 | 用以减少暗电流的ono侧墙刻蚀工艺 |
CN101630659A (zh) * | 2008-07-15 | 2010-01-20 | 中芯国际集成电路制造(上海)有限公司 | 使用三栅极工艺的cmos图像传感器的方法和结构 |
CN102157535A (zh) * | 2010-01-28 | 2011-08-17 | 索尼公司 | 半导体装置、制造半导体装置的方法及固态成 像设备 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110783356A (zh) * | 2019-11-05 | 2020-02-11 | 昆山锐芯微电子有限公司 | 时间延迟积分图像传感器及其形成方法 |
CN112928153A (zh) * | 2019-12-05 | 2021-06-08 | 中芯国际集成电路制造(天津)有限公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105514130B (zh) | 2019-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7741138B2 (en) | Semiconductor device and fabricating method thereof | |
US7670885B2 (en) | Thin-film semiconductor device and method for manufacturing the same | |
US8093089B2 (en) | Methods of manufacturing image sensors including gettering regions | |
CN106601786B (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
EP1681721B1 (en) | Image sensor pixel having a lateral doping profile formed with indium doping | |
US20160365430A1 (en) | Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof | |
US8981421B2 (en) | Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof | |
US6187645B1 (en) | Method for manufacturing semiconductor device capable of preventing gate-to-drain capacitance and eliminating birds beak formation | |
CN104241390B (zh) | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 | |
CN105514130A (zh) | Cmos图像传感器的制造方法 | |
US7982272B2 (en) | Thin-film semiconductor device and method for manufacturing the same | |
KR100928204B1 (ko) | 실리콘 에피층을 이용한 cmos 기반의 평판형 애벌란시포토다이오드 및 그 제조 방법 | |
US6410377B1 (en) | Method for integrating CMOS sensor and high voltage device | |
CN105097827A (zh) | Ltps阵列基板及其制造方法 | |
US20190221672A1 (en) | Low temperature polysilicon thin film transistor and preparation method thereof | |
WO2020173205A1 (zh) | Cmos薄膜晶体管及其制作方法和阵列基板 | |
CN104992926B (zh) | Ltps阵列基板及其制造方法 | |
CN106033722B (zh) | 基于cmos制造工艺的齐纳管的制造方法 | |
CN111199987B (zh) | 影像传感器及其制造方法 | |
US20160093660A1 (en) | Semiconductor apparatus and method of manufacturing semiconductor apparatus | |
CN103855178A (zh) | 图像传感器 | |
WO2013091331A1 (zh) | 一种减小电荷共享效应的cmos器件及其制备方法 | |
JP2001077336A (ja) | 基板評価用素子及びその製造方法 | |
KR100953335B1 (ko) | 반도체 소자 제조 방법 | |
CN102931140B (zh) | 一种非自对准工艺形成的半导体器件及其方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |