CN105513986A - 用于检测栅极的底部缺陷的方法 - Google Patents
用于检测栅极的底部缺陷的方法 Download PDFInfo
- Publication number
- CN105513986A CN105513986A CN201410541821.6A CN201410541821A CN105513986A CN 105513986 A CN105513986 A CN 105513986A CN 201410541821 A CN201410541821 A CN 201410541821A CN 105513986 A CN105513986 A CN 105513986A
- Authority
- CN
- China
- Prior art keywords
- grid
- solution
- chip
- cooh
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本申请公开了一种用于检测栅极的底部缺陷的方法。其中该栅极位于芯片中,该方法包括:去除芯片中位于栅极的上表面上的部分;湿法刻蚀去除栅极下方的栅氧化物层和栅极侧壁上的侧壁氧化物层;将栅极的上表面粘结在粘结板上;检测栅极的底部缺陷。该方法通过去除芯片中位于栅极的上表面上的部分,湿法刻蚀去除栅极下方的栅氧化物层和栅极侧壁上的侧壁氧化物层,并将栅极的上表面粘结在粘结板上,从而能够从上方直接观察栅极的底部,进而实现了更有效地、更准确地检测栅极的底部缺陷的目的。
Description
技术领域
本申请涉及半导体集成电路的失效分析技术领域,具体而言,涉及一种用于检测栅极的底部缺陷的方法。
背景技术
在半导体集成电路的制作过程中,芯片需要经过一系列的刻蚀和沉积等工艺环节,且每道工艺都可能引入各种各样的缺陷。特别是在栅极的制作过程中,由于栅极的特征尺寸较小,很容易在栅极的下半部分产生底部缺陷(footingdefect),例如在栅极的下半部分产生缺口或凸出部。底部缺陷会导致栅极与周围器件之间产生漏电流,进而导致影响器件的性能,甚至使得器件失效。
目前,技术人员通常采用失效分析对栅极的底部缺陷进行检测分析,以帮助集成电路设计人员找到设计上的缺陷、工艺参数的不匹配,同时也帮助集成电路应用人员发现使用设计或操作不当等问题。所谓失效分析是指采用失效分析仪器对芯片各表层或纵向剖面进行分析,以准确定位底部缺陷的位置,并对底部缺陷进行分析(特征尺寸分析)的过程。常用的失效分析仪器包括聚焦离子束设备(FIB)、投射电镜(REM)和扫描电镜(SEM)等。随着器件的特征尺寸的逐渐缩小,特别是对于32nm或28nm制程的器件,通过失效分析找出芯片失效的原因,并减少芯片中缺陷就成为集成电路制造中不可少的环节。
在采用聚焦离子束设备进行失效分析时,由于通过聚焦离子束设备不能获取整个栅极的截面图(只能获得栅极的部分截面图),使得采用聚焦离子束设备难以准确检测栅极的底部缺陷。采用投射电镜也不能准确检测栅极的底部缺陷,这是由于底部缺陷太小,会被周围器件遮挡住。采用扫描电镜进行失效分析时,由于栅极之间的距离较小,使得检测底部缺陷的信号很难穿过,从而无法准确检测栅极的底部缺陷。目前,技术人员还尝试采用化学机械研磨的方法对芯片逐层剥离至暴露出栅极的上表面,然后再采用上述失效分析仪器对栅极的底部缺陷进行检测分析。然而,采用该方法仍然不能有效地检测栅极的底部缺陷,且该方法容易损坏栅极的底部缺陷。因此,如何更有效地、更准确地检测栅极的底部缺陷,成为目前亟待解决的技术难题之一。
发明内容
本申请旨在提供一种用于检测栅极的底部缺陷的方法,以更有效地、更准确地检测栅极的底部缺陷。
为了实现上述目的,本申请提供了一种用于检测栅极的底部缺陷的方法,其中该栅极位于芯片中,该方法包括:去除芯片中位于栅极的上表面上的部分;湿法刻蚀去除栅极下方的栅氧化物层和栅极侧壁上的侧壁氧化物层;将栅极的上表面粘结在粘结板上;检测栅极的底部缺陷。
进一步地,在湿法刻蚀的步骤中,采用HF溶液和CH3COOH溶液的混合液作为刻蚀液。
进一步地,HF溶液中HF的质量分数为20%~60%,CH3COOH溶液中CH3COOH的质量分数为98%,HF溶液和CH3COOH溶液的体积比为1:0.5~2。
进一步地,HF溶液中HF的质量分数为49%,CH3COOH溶液中CH3COOH的质量分数为98%,HF溶液和CH3COOH溶液的体积比为1:1。
进一步地,在湿法刻蚀的步骤中,刻蚀温度为20~45℃,刻蚀时间为2~4min。
进一步地,将栅极的上表面粘结在粘结板上的步骤包括:将芯片置于超声槽的溶液中,并对芯片进行超声震荡处理以使得栅极漂浮在溶液中;将粘结板置于溶液中,以使得栅极的上表面粘结在粘结板上。
进一步地,在超声震荡处理的步骤中,超声波频率为10~60KHz,处理时间为10~60s。
进一步地,溶液为丙酮。
进一步地,检测栅极的底部缺陷的步骤包括:将粘结板未与栅极粘结的一面与扫描电子显微镜的样品台贴合;采用扫描电子显微镜观察栅极的底部,并获得栅极的底部的SEM图片;通过SEM图片对栅极的底部缺陷进行分析。
进一步地,采用扫描电子显微镜观察栅极的底部的步骤中,扫描电子显微镜的加速电压为1~5kV。
进一步地,采用化学机械研磨或刻蚀的方式去除芯片中位于栅极的上表面上的部分。
进一步地,栅极的材料为多晶硅。
应用本申请的技术方案,本申请通过去除芯片中位于栅极的上表面上的部分,湿法刻蚀去除栅极下方的栅氧化物层和栅极侧壁上的侧壁氧化物层,并将栅极的上表面粘结在粘结板上,从而能够从上方直接观察栅极的底部,进而实现了更有效地、更准确地检测栅极的底部缺陷的目的。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了在本申请实施方式所提供的用于检测栅极的底部缺陷的方法中芯片的剖面结构示意图;
图2示出了本申请实施方式所提供的用于检测栅极的底部缺陷的方法的流程示意图;
图3示出了去除图1所示芯片中位于栅极的上表面上的部分后的基体的剖面结构示意图;
图4示出了湿法刻蚀去除图3所示的栅极下方的栅氧化物层和栅极侧壁上的侧壁氧化物层后的基体的剖面结构示意图;
图5将图4所示的芯片置于超声槽的溶液中,并对芯片进行超声震荡处理以使得栅极漂浮在溶液中后的基体的剖面结构示意图;
图6示出了将图5所示的栅极的上表面粘结在粘结板上后的基体的剖面结构示意图;以及
图7示出了检测图6所述的栅极的底部缺陷的示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的,现有检测栅极的底部缺陷的方法不能有效地、准确地检测栅极的底部缺陷。本申请的发明人针对上述问题进行研究,提出了一种用于检测栅极的底部缺陷的方法。其中该栅极10位于芯片(如图1所示)中,在一种优选的实施方式中,该芯片还包括设置于栅极10和衬底之间的栅氧化物层20,设置于栅极10的侧壁上的侧壁氧化物层30,设置于栅极10上表面上的金属硅化物40,覆盖栅极10设置的刻蚀阻挡层50。其中,底部缺陷70位于栅极10的下半部分。应当注意的是,图1仅示出了该芯片的部分剖面结构。
如图2所示,该方法包括以下步骤:去除芯片中位于栅极的上表面上的部分;湿法刻蚀去除栅极下方的栅氧化物层和栅极侧壁上的侧壁氧化物层;将栅极的上表面粘结在粘结板上;检测栅极的底部缺陷。其中,底部缺陷是指位于栅极的下半部分(即靠近栅氧化物层的部分)的缺陷,例如在栅极的下半部分产生的缺口或凸出部。
上述方法通过去除芯片中位于栅极的上表面上的部分,湿法刻蚀去除栅极下方的栅氧化物层和栅极侧壁上的侧壁氧化物层,并将栅极的上表面粘结在粘结板上,从而能够从上方直接观察栅极的底部,进而实现了更有效地、更准确地检测栅极的底部缺陷的目的。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
图3至图7示出了本申请提供的用于检测栅极的底部缺陷的方法中,经过各个步骤后得到的基体的剖面结构示意图。下面将结合图3至图7,进一步说明本申请所提供的用于检测栅极的底部缺陷的方法。
首先,去除芯片(如图1所示)中位于栅极10的上表面上的部分,进而形成如图3所示的基体结构。芯片中位于栅极10的上表面上的部分可能包括6层、7层或8层的结构,具体可以包括依次位于栅极10上表面上的金属硅化物40(例如镍化硅)、刻蚀阻挡层50(例如氮化硅)以及互连层(图1中未示出)等。需要注意的是,具有不同功能的芯片具有不同的结构,因此去除芯片中位于栅极10的上表面上的部分的过程中,所去除的器件结构有所不同。另外,栅极10的材料可以为本领域中常见的栅极材料,例如多晶硅或金属等。
在该步骤中,采用芯片剥层的方式去除芯片中位于栅极10的上表面上的部分。所谓芯片剥层是指将芯片中位于栅极10的上表面上的部分逐层剥离,进而暴露出栅极10的上表面。芯片剥层的方式可以参照现有技术,优选地,采用化学机械研磨或刻蚀的方式去除芯片中位于栅极10的上表面上的部分。化学机械研磨或刻蚀的具体工艺参数可以参照现有技术,在此不再赘述。
完成去除芯片中位于栅极10的上表面上的部分的步骤之后,湿法刻蚀去除栅极10下方的栅氧化物层20和栅极10侧壁上的侧壁氧化物层30,进而形成如图4所示的基体结构。经过该步骤之后,栅极10会脱离周围器件,即栅极10与周围器件失去固定连接关系,从而便于进行后续步骤。
在该步骤中,湿法刻蚀所采用的刻蚀液可以为现有技术中的HF溶液(HF的质量分数为49%)。然而,HF溶液的刻蚀速率较高,且刻蚀速率的均匀性较差,使得采用HF溶液进行湿法刻蚀时容易损伤芯片中的其他器件(例如有源区上器件)。为了解决上述问题,本申请的发明人经过大量理论和实验研究,提出采用HF溶液和CH3COOH溶液的混合液作为刻蚀液。其中,CH3COOH溶液能够与HF溶液均匀地混合,使得刻蚀液中各组分的浓度均匀一致;且HF溶液和CH3COOH溶液的混合液能够均匀地分布在芯片上,使得芯片上的反应均匀一致。同时,CH3COOH溶液的混合液的刻蚀速率得以减小,从而使得刻蚀反应平稳进行且容易控制,并减少了湿法刻蚀对芯片中其他器件的损伤。另外,采用HF溶液作为刻蚀液主要应用于65nm以上制程的芯片,而HF溶液和CH3COOH溶液的混合液作为刻蚀液可以应用于更小制程(32nm和28nm等)的芯片。
在采用HF溶液和CH3COOH溶液的混合液作为上述湿法刻蚀的刻蚀液时,本领域的技术人员可以根据本申请的教导,设定HF溶液中HF的含量、CH3COOH溶液中CH3COOH的的含量以及HF溶液和CH3COOH溶液的比例。在一种优选的实施方式中,HF溶液中HF的质量分数为20%~60%,CH3COOH溶液中CH3COOH的质量分数为98%,HF溶液和CH3COOH溶液的体积比为1:0.5~2。更为优选地,HF溶液中HF的质量分数为49%,CH3COOH溶液中CH3COOH的质量分数为98%,HF溶液和CH3COOH溶液的体积比为1:1。采用具有上述组分配比的刻蚀液进行湿法刻蚀,能够进一步减少湿法刻蚀对芯片中其他器件的损伤。
同时,本申请的发明人经过大量研究,得出了采用HF溶液和CH3COOH溶液的混合液作为上述湿法刻蚀的刻蚀时的最佳工艺条件。在该最佳工艺条件中,在湿法刻蚀的步骤中,刻蚀温度为20~45℃,刻蚀时间为2~4min。采用该最佳工艺条件能够进一步减少湿法刻蚀对芯片中其他器件的损伤。应当注意的是,湿法刻蚀的工艺条件(刻蚀温度和刻蚀时间等)并不仅限于上述最佳工艺条件。
上述湿法刻蚀的方式可以是浸泡法和旋转喷淋法。具体地,采用浸泡法进行湿法刻蚀的步骤包括:将刻蚀液置于刻蚀槽中,控制刻蚀槽中刻蚀液的温度在20~45℃,然后将含栅极10的芯片置于清洗试剂中进行刻蚀,刻蚀时间为2~4min。通过旋转喷淋法进行湿法刻蚀的步骤包括:将刻蚀液喷涂到含栅极10的芯片,并通过低速旋转(<500rpm)使刻蚀液均匀分布在芯片中,在温度在20~45℃条件下进行刻蚀,刻蚀时间为2~4min。当然,除了上述刻蚀方式之外,也可以采用其他刻蚀方式,本领域技术人员可根据生产实践的具体要求而选择合适的刻蚀方式。
完成湿法刻蚀去除栅极10下方的栅氧化物层20和栅极10侧壁上的侧壁氧化物层30后,将栅极10的上表面粘结在粘结板60上。经过该步骤之后,就可以将栅极10的底部置于上方,以便于后续对栅极10的底部缺陷70进行检测。
在一种优选的实施方式中,将栅极10的上表面粘结在粘结板60上的步骤包括:将芯片置于超声槽的溶液中,并对芯片进行超声震荡处理以使得栅极10漂浮在溶液中,进而形成如图5所示的基体结构;将粘结板60置于溶液中,以使得栅极10的上表面粘结在粘结板60上,进而形成如图6所示的基体结构。
在上述超声震荡处理的过程中,需要以芯片的正面朝上的方式(即栅极10的上表面朝上)将芯片置于超声槽的溶液中,以避免多晶硅从芯片中掉落。超声震荡处理的工艺参数(超声波频率、处理时间等)可以根据实际工艺需求进行设定。优选地,在超声震荡处理的步骤中,超声波频率为10~60KHz,处理时间为10~60s。采用该优选工艺参数不但能够使得栅极10漂浮在溶液中,还不会对栅极10和芯片中其他器件造成损伤。
同时,超声槽的溶液可以为丙酮。在将粘结板60置于丙酮溶液中后,丙酮起到“粘结剂”的作用,能够使得多晶硅更快、更加牢固等粘结在粘结板60上。待丙酮蒸发掉之后,可以将包括栅极10的粘结板60提起来,以使得栅极10远离芯片,该步骤的时间通常为数秒。
完成栅极10的上表面粘结在粘结板60上的步骤之后,检测栅极10的底部缺陷70。在该步骤中,能够从上方直接观察栅极10的底部(如图7所示),从而实现了更有效地、更准确地检测栅极10的底部缺陷70的目的。
检测栅极10的底部缺陷70的设备可以包括聚焦离子束设备(FIB)、投射电镜(REM)和扫描电镜(SEM)等。当采用扫描电镜(SEM)检测栅极10的底部缺陷70时,一种优选实施方式中,该步骤包括:将粘结板60未与栅极10粘结的一面与扫描电子显微镜的样品台贴合;采用扫描电子显微镜观察栅极10的底部,并获得栅极10的底部的SEM图片;通过SEM图片对栅极10的底部缺陷70进行分析,进而获得底部缺陷70的剖面结构及尺寸等参数。
采用扫描电子显微镜观察栅极10的底部的步骤中,优选地,扫描电子显微镜的加速电压为1~5kV。此时,电子束的能量较低,穿透样品较浅,有利于观察到样品表面(即栅极10底部)的真实形貌。采用扫描电子显微镜进行观察的其他工艺参数(例如真空度等)可以参考现有技术进行,在此不再赘述。
当然,也可以采用其他设备(例如投射电镜)检测栅极10的底部缺陷70,并不仅仅限于采用电子显微镜检测栅极10的底部缺陷70。其他设备检测栅极10的底部缺陷70时,样品的准备过程及检测过程中设备的参数设置会有所不同,其具体过程可以参照现有技术。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:通过去除芯片中位于栅极的上表面上的部分,湿法刻蚀去除栅极下方的栅氧化物层和栅极侧壁上的侧壁氧化物层,并将栅极的上表面粘结在粘结板上,从而能够从上方直接观察栅极的底部,进而实现了更有效地、更准确地检测栅极的底部缺陷的目的。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (12)
1.一种用于检测栅极的底部缺陷的方法,所述栅极位于芯片中,其特征在于,所述方法包括:
去除所述芯片中位于所述栅极的上表面上的部分;
湿法刻蚀去除所述栅极下方的栅氧化物层和所述栅极侧壁上的侧壁氧化物层;
将所述栅极的上表面粘结在粘结板上;
检测所述栅极的底部缺陷。
2.根据权利要求1所述的方法,其特征在于,在所述湿法刻蚀的步骤中,采用HF溶液和CH3COOH溶液的混合液作为刻蚀液。
3.根据权利要求2所述的方法,其特征在于,所述HF溶液中HF的质量分数为20%~60%,所述CH3COOH溶液中CH3COOH的质量分数为98%,所述HF溶液和所述CH3COOH溶液的体积比为1:0.5~2。
4.根据权利要求3所述的方法,其特征在于,所述HF溶液中HF的质量分数为49%,所述CH3COOH溶液中CH3COOH的质量分数为98%,所述HF溶液和所述CH3COOH溶液的体积比为1:1。
5.根据权利要求1至4中任一项所述的方法,其特征在于,在所述湿法刻蚀的步骤中,刻蚀温度为20~45℃,刻蚀时间为2~4min。
6.根据权利要求1所述的方法,其特征在于,将所述栅极的上表面粘结在所述粘结板上的步骤包括:
将所述芯片置于超声槽的溶液中,并对所述芯片进行超声震荡处理以使得所述栅极漂浮在溶液中;
将粘结板置于所述溶液中,以使得所述栅极的上表面粘结在粘结板上。
7.根据权利要求6所述的方法,其特征在于,在所述超声震荡处理的步骤中,超声波频率为10~60KHz,处理时间为10~60s。
8.根据权利要求6所述的方法,其特征在于,所述溶液为丙酮。
9.根据权利要求1所述的方法,其特征在于,检测所述栅极的底部缺陷的步骤包括:
将所述粘结板未与所述栅极粘结的一面与扫描电子显微镜的样品台贴合;
采用所述扫描电子显微镜观察所述栅极的底部,并获得所述栅极的底部的SEM图片;
通过所述SEM图片对所述栅极的底部缺陷进行分析。
10.根据权利要求9所述的方法,采用所述扫描电子显微镜观察所述栅极的底部的步骤中,所述扫描电子显微镜的加速电压为1~5kV。
11.根据权利要求1所述的方法,其特征在于,采用化学机械研磨或刻蚀的方式去除所述芯片中位于所述栅极的上表面上的部分。
12.根据权利要求1所述的方法,其特征在于,所述栅极的材料为多晶硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410541821.6A CN105513986B (zh) | 2014-10-14 | 2014-10-14 | 用于检测栅极的底部缺陷的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410541821.6A CN105513986B (zh) | 2014-10-14 | 2014-10-14 | 用于检测栅极的底部缺陷的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105513986A true CN105513986A (zh) | 2016-04-20 |
CN105513986B CN105513986B (zh) | 2019-06-04 |
Family
ID=55721869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410541821.6A Active CN105513986B (zh) | 2014-10-14 | 2014-10-14 | 用于检测栅极的底部缺陷的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105513986B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107219232A (zh) * | 2017-04-07 | 2017-09-29 | 江苏理工学院 | 一种可自动检测栅极腐蚀装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5935870A (en) * | 1998-05-15 | 1999-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Top view TEM sample preparation method |
CN101996880A (zh) * | 2009-08-14 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | 暴露半导体衬底的方法和失效分析方法 |
CN102253325A (zh) * | 2010-05-21 | 2011-11-23 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片失效分析方法 |
CN103776668A (zh) * | 2012-10-26 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件主动区失效分析样品的制备方法 |
-
2014
- 2014-10-14 CN CN201410541821.6A patent/CN105513986B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5935870A (en) * | 1998-05-15 | 1999-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Top view TEM sample preparation method |
CN101996880A (zh) * | 2009-08-14 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | 暴露半导体衬底的方法和失效分析方法 |
CN102253325A (zh) * | 2010-05-21 | 2011-11-23 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片失效分析方法 |
CN103776668A (zh) * | 2012-10-26 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件主动区失效分析样品的制备方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107219232A (zh) * | 2017-04-07 | 2017-09-29 | 江苏理工学院 | 一种可自动检测栅极腐蚀装置 |
CN107219232B (zh) * | 2017-04-07 | 2020-03-17 | 江苏理工学院 | 一种可自动检测栅极腐蚀装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105513986B (zh) | 2019-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102253325B (zh) | 一种芯片失效分析方法 | |
CN102044461B (zh) | 用于半导体器件失效分析的检测方法 | |
CN109406555B (zh) | 一种样品去层次方法 | |
DE202009009293U1 (de) | Gasverteilungselektrode | |
CN104078343A (zh) | 一种栅氧化层缺陷原貌的失效分析方法 | |
CN104795340B (zh) | 一种Flash产品的ONO薄膜缺陷的失效分析方法 | |
CN104241161A (zh) | 一种检测晶圆栅氧化物缺失缺陷的方法 | |
CN102646566B (zh) | 用于在线sem观察的sem样品夹具及sem样品观察方法 | |
CN106373905B (zh) | 一种栅氧化层漏电点的定位方法 | |
CN105513986A (zh) | 用于检测栅极的底部缺陷的方法 | |
CN107579014A (zh) | 一种多晶硅上接触孔高阻值缺陷检测方法 | |
CN105826181A (zh) | 防止ono结构剥落缺陷的方法 | |
CN208706655U (zh) | 一种穿通结构的可控硅芯片 | |
CN104037106B (zh) | 半导体芯片失效分析的方法 | |
US7745236B2 (en) | Floating gate process methodology | |
KR100862837B1 (ko) | 단결정 에피 웨이퍼의 에피 결함 평가 방법 | |
CN113466268A (zh) | 组合样品及其制备方法 | |
CN108172526B (zh) | 一种检测多晶硅是否出现短路的检测方法 | |
US20060134812A1 (en) | Inspection methods for a semiconductor device | |
CN101211114A (zh) | 一种改进型栅极多晶硅掩膜层去除方法 | |
CN114252465B (zh) | 用于显微镜的刻蚀凹坑半导体样品的制备方法 | |
US20220355344A1 (en) | Apparatus and method for treating substrate | |
CN104752246B (zh) | 用于判定gox击穿失效的样品制备方法 | |
CN102466577A (zh) | 物理检测样品制取方法 | |
CN108614197A (zh) | 一种针对浮栅的漏电点定位方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |