CN108614197A - 一种针对浮栅的漏电点定位方法 - Google Patents

一种针对浮栅的漏电点定位方法 Download PDF

Info

Publication number
CN108614197A
CN108614197A CN201810356398.0A CN201810356398A CN108614197A CN 108614197 A CN108614197 A CN 108614197A CN 201810356398 A CN201810356398 A CN 201810356398A CN 108614197 A CN108614197 A CN 108614197A
Authority
CN
China
Prior art keywords
layer
electric leakage
positioning method
independent positioning
etching technics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810356398.0A
Other languages
English (en)
Other versions
CN108614197B (zh
Inventor
苏秋雷
李桂花
仝金雨
蔚倩倩
杜晓琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201810356398.0A priority Critical patent/CN108614197B/zh
Publication of CN108614197A publication Critical patent/CN108614197A/zh
Application granted granted Critical
Publication of CN108614197B publication Critical patent/CN108614197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Volatile Memory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

本发明涉及半导体技术领域，尤其涉及一种针对浮栅的漏电点定位方法，包括：步骤S1，提供一浮栅器件；步骤S2，采用一第一刻蚀工艺去除金属连线层；步骤S3，采用一第二刻蚀工艺去除隔离层；步骤S4，采用一第三刻蚀工艺去除保护层；步骤S5，采用一第四刻蚀工艺去除控制栅层；步骤S6，采用一切割工艺对浮栅层连同复合绝缘层进行纵向切割，形成相互分隔的多个切割块；步骤S7，采用电子/离子注入工艺对每个切割块的上表面进行注入，并根据每个切割块的明暗情况对漏电点进行定位；其中，第四刻蚀工艺为采用胆碱溶液的湿法刻蚀工艺；能够精确定位至复合绝缘层中，进而精确定位浮栅中漏电点的位置，保证了击穿电压测试的有效性。

Description

一种针对浮栅的漏电点定位方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种针对浮栅的漏电点定位方法。
背景技术
对于浮栅产品来说，氧化物抗击穿质量是工艺控制的关键参数。而击穿电压测试是评估氧化物抗击穿质量的一个重要方法。击穿电压测试失效样品的分析中失效点或者漏电点的定位是失效分析必不可少的步骤。
传统的定位方法是通过激光或微光显微镜抓取热点粗略定位漏电点的位置，定位精度在5um×3um或者3um×5um的区域，定位精确度很低。
发明内容
针对上述问题，本发明提出了一种针对浮栅的漏电点定位方法，其特征在于，包括：
步骤S1，提供一浮栅器件，所述浮栅器件包括由下至上依次堆叠的浮栅层、复合绝缘层、控制栅层、保护层、隔离层以及金属连线层；
步骤S2，采用一第一刻蚀工艺去除所述金属连线层；
步骤S3，采用一第二刻蚀工艺去除所述隔离层，以将所述保护层的上表面予以暴露；
步骤S4，采用一第三刻蚀工艺去除所述保护层，以将所述控制栅层的上表面予以暴露；
步骤S5，采用一第四刻蚀工艺去除所述控制栅层，以将所述复合绝缘层的上表面予以暴露；
步骤S6，采用一切割工艺对所述浮栅层连同所述复合绝缘层进行纵向切割，形成相互分隔的多个切割块；
步骤S7，采用一电子/离子注入工艺对每个所述切割块的上表面进行注入，并根据每个所述切割块的明暗情况对漏电点进行定位；
其中，所述步骤S5中，所述第四刻蚀工艺为采用胆碱溶液的湿法刻蚀工艺。
上述的漏电点定位方法，其中，所述步骤S6中，每个所述切割块为矩形。
上述的漏电点定位方法，其中，矩形的每个所述切割块的尺寸为0.5μm*1μm。
上述的漏电点定位方法，其中，所述步骤S5中，所述胆碱溶液中成分的容量配比为：
胆碱：水：异丙醇＝3:3:2。
上述的漏电点定位方法，其中，所述湿法刻蚀的温度为240℃～260℃；反应时间为4min～6min。
上述的漏电点定位方法，其中，所述复合绝缘层为氧化物-氮化物-氧化物的复合层。
上述的漏电点定位方法，其中，所述步骤S3中，所述第二刻蚀工艺为离子刻蚀工艺。
上述的漏电点定位方法，其中，所述步骤S1中，所述保护层由硅钴合金形成。
上述的漏电点定位方法，其中，所述步骤S1中，所述控制栅层由多晶硅形成。
上述的漏电点定位方法，其中，所述复合绝缘层的厚度为12nm～18nm。
有益效果：本发明提出的一种针对浮栅的漏电点定位方法，能够精确定位浮栅中漏电点的位置，保证了击穿电压测试的有效性。
附图说明
图1为本发明一实施例中针对浮栅的漏电点定位方法的步骤流程图；
图2～4为本发明一实施例中针对浮栅的漏电点定位方法形成的各个结构的结构示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
在一个较佳的实施例中，如图1所示，提出了出了一种针对浮栅的漏电点定位方法，所形成的结构的示意图可以如图2～图4所示，其中，该针对浮栅的漏电点定位方法可以包括：
步骤S1，提供一浮栅器件，浮栅器件包括由下至上依次堆叠的浮栅层20、复合绝缘层30、控制栅层40、保护层50、隔离层60以及金属连线层70；
步骤S2，采用一第一刻蚀工艺去除金属连线层70；
步骤S3，采用一第二刻蚀工艺去除隔离层60，以将保护层50的上表面予以暴露；
步骤S4，采用一第三刻蚀工艺去除保护层50，以将控制栅层40的上表面予以暴露；
步骤S5，采用一第四刻蚀工艺去除控制栅层40，以将复合绝缘层30的上表面予以暴露；
步骤S6，采用一切割工艺对浮栅层20连同复合绝缘层30进行纵向切割，在浮栅层20连同复合绝缘层30中形成相互分隔的多个切割块；
步骤S7，采用一电子/离子注入工艺对每个切割块的上表面进行注入，并对每个切割块进行观察，根据每个切割块的明暗情况对漏电点DE进行定位；
其中，步骤S5中，第四刻蚀工艺为采用胆碱溶液的湿法刻蚀工艺。
上述技术方案中，浮栅器件的底部还可以制备有晶圆衬底11以及底部介质层12；金属连线层70可以是一种复合结构层，具体可以包括多个钝化层以及在钝化层之间的金属连线，因此，步骤S2中的第一刻蚀工艺可以包括离子刻蚀、机械研磨和化学刻蚀等工种刻蚀手段，从而将金属连线层70中的各个结构逐次刻蚀，这是本领域的常规技术，在此不再赘述；隔离层60可以由氧化物形成；形成切割块以后，如若浮栅层20中存在漏电点DE，则该漏电点DE会将衬底11和对应的切割快进行连接，而周围的切割快仍然处于悬浮状态，这时候在电子或离子的照射下对形成相对电势差，进而在观测时会在成像上形成明暗区别。
在一个较佳的实施例中，步骤S6中，每个切割块一般为矩形。
上述实施例中，优选地，矩形的每个切割块的尺寸可以为0.5μm*1μm，或1μm*1μm，或3μm*5μm，或5μm*3μm等。
在一个较佳的实施例中，步骤S5中，胆碱溶液中成分的容量配比为：
胆碱：水：异丙醇＝3:3:2。
上述技术方案中，举例来说，以毫升为单位，胆碱：水：异丙醇＝15ml(毫升)：15ml：10ml。
上述实施例中，优选地，湿法刻蚀的温度为240℃(摄氏度)～260℃，例如为245℃，或250℃，或255℃等；反应时间为4min～6min(分钟)，例如为4.5min，或5min，或5.5min等。
在一个较佳的实施例中，复合绝缘层30为氧化物-氮化物-氧化物的复合层。
在一个较佳的实施例中，步骤S3中，第二刻蚀工艺可以为离子刻蚀工艺。
在一个较佳的实施例中，步骤S1中，保护层50可以由硅钴合金形成。
在一个较佳的实施例中，步骤S1中，控制栅层40可以由多晶硅形成。
在一个较佳的实施例中，复合绝缘层30的厚度为12nm(纳米)～18nm，例如为13nm，或15nm，或17nm等。
综上所述，本发明提出的一种针对浮栅的漏电点定位方法，包括：步骤S1，提供一浮栅器件；步骤S2，采用一第一刻蚀工艺去除金属连线层；步骤S3，采用一第二刻蚀工艺去除隔离层；步骤S4，采用一第三刻蚀工艺去除保护层；步骤S5，采用一第四刻蚀工艺去除控制栅层；步骤S6，采用一切割工艺对浮栅层连同复合绝缘层进行纵向切割，形成相互分隔的多个切割块；步骤S7，采用电子/离子注入工艺对每个切割块的上表面进行注入，并根据每个切割块的明暗情况对漏电点进行定位；其中，第四刻蚀工艺为采用胆碱溶液的湿法刻蚀工艺；能够精确定位至复合绝缘层中，进而精确定位浮栅中漏电点的位置，保证了击穿电压测试的有效性。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种针对浮栅的漏电点定位方法，其特征在于，包括：
步骤S1，提供一浮栅器件，所述浮栅器件包括由下至上依次堆叠的浮栅层、复合绝缘层、控制栅层、保护层、隔离层以及金属连线层；
步骤S2，采用一第一刻蚀工艺去除所述金属连线层；
步骤S3，采用一第二刻蚀工艺去除所述隔离层，以将所述保护层的上表面予以暴露；
步骤S4，采用一第三刻蚀工艺去除所述保护层，以将所述控制栅层的上表面予以暴露；
步骤S5，采用一第四刻蚀工艺去除所述控制栅层，以将所述复合绝缘层的上表面予以暴露；
步骤S6，采用一切割工艺对所述浮栅层连同所述复合绝缘层进行纵向切割，形成相互分隔的多个切割块；
步骤S7，采用一电子/离子注入工艺对每个所述切割块的上表面进行注入，并根据每个所述切割块的明暗情况对漏电点进行定位；
其中，所述步骤S5中，所述第四刻蚀工艺为采用胆碱溶液的湿法刻蚀工艺。
2.根据权利要求1所述的漏电点定位方法，其特征在于，所述步骤S6中，每个所述切割块为矩形。
3.根据权利要求2所述的漏电点定位方法，其特征在于，矩形的每个所述切割块的尺寸为0.5μm*1μm。
4.根据权利要求1所述的漏电点定位方法，其特征在于，所述步骤S5中，所述胆碱溶液中成分的容量配比为：
胆碱：水：异丙醇＝3:3:2。
5.根据权利要求3所述的漏电点定位方法，其特征在于，所述湿法刻蚀的温度为240℃～260℃；反应时间为4min～6min。
6.根据权利要求1所述的漏电点定位方法，其特征在于，所述复合绝缘层为氧化物-氮化物-氧化物的复合层。
7.根据权利要求1所述的漏电点定位方法，其特征在于，所述步骤S3中，所述第二刻蚀工艺为离子刻蚀工艺。
8.根据权利要求1所述的漏电点定位方法，其特征在于，所述步骤S1中，所述保护层由硅钴合金形成。
9.根据权利要求1所述的漏电点定位方法，其特征在于，所述步骤S1中，所述控制栅层由多晶硅形成。
10.根据权利要求1所述的漏电点定位方法，其特征在于，所述复合绝缘层的厚度为12nm～18nm。
CN201810356398.0A 2018-04-19 2018-04-19 一种针对浮栅的漏电点定位方法 Active CN108614197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810356398.0A CN108614197B (zh) 2018-04-19 2018-04-19 一种针对浮栅的漏电点定位方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810356398.0A CN108614197B (zh) 2018-04-19 2018-04-19 一种针对浮栅的漏电点定位方法

Publications (2)

Publication Number Publication Date
CN108614197A true CN108614197A (zh) 2018-10-02
CN108614197B CN108614197B (zh) 2020-06-26

Family

ID=63660343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810356398.0A Active CN108614197B (zh) 2018-04-19 2018-04-19 一种针对浮栅的漏电点定位方法

Country Status (1)

Country Link
CN (1) CN108614197B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111063388A (zh) * 2019-12-30 2020-04-24 长江存储科技有限责任公司 存储器失效点的定位方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030092276A1 (en) * 2001-11-13 2003-05-15 Chartered Semiconductors Manufactured Limited Method for etching a silicided poly using fluorine-based reactive ion etching and sodium hydroxide based solution immersion
CN103926264A (zh) * 2014-03-04 2014-07-16 武汉新芯集成电路制造有限公司 栅氧化层失效点的定位方法
CN105070689A (zh) * 2015-08-11 2015-11-18 上海华虹宏力半导体制造有限公司 闪存及其制备方法及监测闪存隧穿氧化层击穿电压的方法
CN105551994A (zh) * 2016-02-17 2016-05-04 上海华力微电子有限公司 一种验证快闪存储器隧穿氧化层可靠性的方法
CN105826273A (zh) * 2016-05-11 2016-08-03 上海华虹宏力半导体制造有限公司 闪存器件及其制造方法
CN106373905A (zh) * 2016-11-23 2017-02-01 武汉新芯集成电路制造有限公司 一种栅氧化层漏电点的定位方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030092276A1 (en) * 2001-11-13 2003-05-15 Chartered Semiconductors Manufactured Limited Method for etching a silicided poly using fluorine-based reactive ion etching and sodium hydroxide based solution immersion
CN103926264A (zh) * 2014-03-04 2014-07-16 武汉新芯集成电路制造有限公司 栅氧化层失效点的定位方法
CN105070689A (zh) * 2015-08-11 2015-11-18 上海华虹宏力半导体制造有限公司 闪存及其制备方法及监测闪存隧穿氧化层击穿电压的方法
CN105551994A (zh) * 2016-02-17 2016-05-04 上海华力微电子有限公司 一种验证快闪存储器隧穿氧化层可靠性的方法
CN105826273A (zh) * 2016-05-11 2016-08-03 上海华虹宏力半导体制造有限公司 闪存器件及其制造方法
CN106373905A (zh) * 2016-11-23 2017-02-01 武汉新芯集成电路制造有限公司 一种栅氧化层漏电点的定位方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111063388A (zh) * 2019-12-30 2020-04-24 长江存储科技有限责任公司 存储器失效点的定位方法
CN111063388B (zh) * 2019-12-30 2021-12-17 长江存储科技有限责任公司 存储器失效点的定位方法

Also Published As

Publication number Publication date
CN108614197B (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
DE102014106132B4 (de) Verfahren und Vorrichtung zur Verarbeitung einer Mehrzahl von gehäusten elektronischen Chips, elektronischer Chip, umfassend eine Indikatorschicht, und Artikel, umfassend eine Mehrzahl derartiger elektronischer Chips
CN109406555B (zh) 一种样品去层次方法
DE102015208689B4 (de) Mechanische Stress-Entkopplung in Halbleitervorrichtungen
US10338057B2 (en) Device and method for forming same
CN104078343A (zh) 一种栅氧化层缺陷原貌的失效分析方法
CN103645073A (zh) 一种制备tem样品的方法
WO2008006641A1 (de) Verfahren zur herstellung von mems-strukturen
KR20160132110A (ko) 벌크/soi 하이브리드 기판 상의 임베디드 메모리 디바이스 및 이를 제조하는 방법
CN104458371B (zh) 一种tem样品的制备方法
CN106373905B (zh) 一种栅氧化层漏电点的定位方法
CN106289909A (zh) 制备透射电子显微镜样品的方法
CN103700603B (zh) 一种钨接触栓塞高阻的检测方法
US8847335B2 (en) Membrane structure for electrochemical sensor
CN108614197A (zh) 一种针对浮栅的漏电点定位方法
CN106525885A (zh) 一种透射电镜样品的制作方法
CN104344980A (zh) 一种电镜扫描样品制备方法
CN104048592B (zh) 一种利用电流变化检测刻蚀槽深的方法
Ageev et al. Studying the resolving power of nanosized profiling using focused ion beams
JP6445052B2 (ja) メンブレンデバイスおよびその製造方法
TW202230425A (zh) 用於相似相鄰材料的終點偵測
US8058159B2 (en) Method of making low work function component
US9975761B2 (en) Method of manufacturing a plurality of through-holes in a layer of first material
DE102014215921A1 (de) Mikroelektrochemische Sensorvorrichtung
Varricchio et al. Fabrication of multilayered nanofluidic membranes through silicon templates
CN106918477A (zh) 用于透射电子显微镜俯视观察的芯片样品制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant