CN105513970A - 水平沟道vdmos用侧墙结构自对准形成源区结构 - Google Patents

Abstract

本发明公开了一种水平沟道VDMOS用侧墙结构自对准形成源区结构，在P-body的注入及推进完成后，进行PSG层淀积，然后对形成的该PSG层进行干法刻蚀，形成space，再进行热退火工序形成N+层。本发明的工艺，不使用光刻步骤即能形成源区，可以降低整个制造过程中对光刻设备,注入设备的能力的要求；使用成熟的侧墙刻蚀技术，工艺简单；改善器件的雪崩能量UIS，提高器件的可靠性。

Description

水平沟道VDMOS用侧墙结构自对准形成源区结构

技术领域

本发明涉及一种水平沟道VDMOS器件的源区成形工艺，尤涉及一种水平沟道VDMOS器件使用spacer结构进行的自对准形成源区成形工艺，属于微电子技术领域。

背景技术

在VDMOS器件中都存在有一个寄生三极管，当VDMOS发生雪崩击穿，寄生三极管被激活导通发生二次击穿时，VDMOS会有急剧的发热现象。在发生雪崩击穿时，器件温度与电流大小及器件本身的性能有关。当器件发生雪崩击穿后，如果没有适当的缓冲、抑制改善措施，随着电压电流的增大，器件散热能力会越来越差，温度急剧升高，会导致器件的损坏。因此对VDMOS的设计、制造就要优化单元结构，改善VDMOS的二次击穿效应。

图1为VDMOS的纵向结构示意图，图2为VDMOS的体内等效电路，从图中可以看出含有个寄生的双极性晶体管BJT，它的集电极、发射极同时也是VDMOS的漏极和源极；还有一个P-body体内等效电阻Rb，电阻一端为P+接触区，另一端为寄生BJT的基极。当所有的基极电流Ib流过等效电阻Rb；当基极电流Ib使基极电位升高到一定程度时，寄生晶体管进入导通状态，集电发射极耐压Vce迅速下降，即VDMOS漏源极电压下降，发生二次击穿现象。

设定漏极PN电压Vb=0.7V，知道Vb=Ib*Rb,当Vb>0.7V，发生二次击穿。

寄生三级管二次击穿可被多种原因触发：

1、器件被过度推入深饱和，漏极PN级击穿，有较大反向电流通过，Ib*Rb＞0.7V；

2、负载失配，造成大的Vds使器件进入击穿区，有较大反向电流通过，Ib*Rb＞0.7V；或造成大的电压上升率dV/dt，引起较大的漏极PN级充放电电流，导致Ib*Rb＞0.7V。

解决寄生三级管二次击穿，主要的措施是：

1：器件芯片结构和工艺的合理设计，降低Rb，从而提高其触发阈值；

2：应用电路的合理设计，降低器件被推入过度深饱和的可能；降低负载中可能具有的感抗性成分，以降低负载失配是可能引起的dV/dt。

发明内容

本发明所要解决的技术问题是克服现有技术的缺陷，从工艺角度出发，寻找因光刻精度、光刻误差所致的Rb电阻的长度变化的工艺，提供一种水平沟道VDMOS器件使用spacer结构进行的自对准形成N+源区，减少由于光刻精度对N+源区长度的影响，从而改善器件的雪崩能量，提高器件的可靠性。

为解决上述技术问题，本发明提供一种水平沟道VDMOS用侧墙结构自对准形成源区结构。

一种水平沟道VDMOS用侧墙结构自对准形成源区结构，其特征是，在P-body的注入及推进完成后，进行磷掺杂的二氧化硅PSG层淀积，然后对形成的该磷掺杂的二氧化硅PSG层进行干法刻蚀，形成侧墙，再进行热退火工序形成N+层。

具体包括以下步骤：

1）在完成常规的多晶硅刻蚀后，进行P-body的推进；在多晶硅刻蚀后，利用多晶硅的阻挡作用，做P-body的自对准注入，在多晶硅刻蚀开的窗口内注入P型杂质，然后进行推进，形成P-body区域；

2）进行涂胶、曝光、显影，做出P+光刻图形，刻出处于多晶硅开窗中间位置区域，在开窗处进行P型杂质的注入；然后进行杂质的推进，形成P+区；

3）使用化学气相淀积在硅片的表面淀积一层磷掺杂的二氧化硅PSG，使用掩膜对形成的PSG层进行干法刻蚀，形成侧墙，以形成的侧墙作为N+的杂质源进行热推进，形成N+层。

本发明所达到的有益效果：1：不使用光刻步骤即能形成源区，可以降低整个制造过程中对光刻设备,注入设备的能力的要求。

2：本方案使用的成熟的侧墙刻蚀技术，工艺简单。

3：改善器件的雪崩能量UIS，提高器件的可靠性。

附图说明

图1为VDMOS的纵向结构示意图；

图2为VDMOS的体内等效电路；

图3常规NSD光刻及注入(以形成源区)；

图4二氧化硅侧墙的形成；

图5采用本发明的工艺结构；

图6a、6bP-body区的形成；

图7a、7bP+区的形成；

图8a、8b、8cN+区的形成。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

本发明主要从工艺角度出发，寻找因光刻精度，光刻误差所致的N+长度导致Rb电阻的长度变化的工艺。

在一般的DMOS工艺中，N+源区的形成采用的以下类似工艺，使用NSD光刻形成N+注入的掩蔽，定义出N+SOURCE区如图3所示。该方案在实际的制造过程中，非常的依赖光刻设备，如果光刻对偏，可能导致元胞cell内的N+注入长度不一致，或光刻精度不佳导致N+长度L做不到想要的小尺寸。影响到等效电阻Rb，导致产品可靠性下降。

而通过用使用侧墙结构进行N+扩散的方法，可以将N+长度做的很小且有很好的一致性。

本文的核心技术一是使用了侧墙(SideWallSpacer)工艺。常用的有二氧化硅和多晶硅侧墙两种。图4是LPCVD二氧化硅侧墙的制作过程。LPCVD淀积200nmSiO2(图4a)，等离子刻蚀后，生成SiO2侧墙(图4b)。LPCVDSiO2侧墙工艺简单，且由于SiO2颗粒细、稳定性和粘附性均较好，因此，才为以掺杂SiO2制作N+层提供了保障。

本文的核心技术二是利用分凝效应。由于磷在硅和二氧化硅中的固溶度不同引起磷在SiO2-Si界面重新分布，这种现象我们称为分凝效应。其数学表达式：m=NSi/NSiO2（m为分凝系数；NSiNSiO2分别为磷在硅和二氧化硅中的平衡浓度。由于磷的分凝系数m=10，因此二氧化硅把磷排向硅中，造成SiO2-Si界面外硅一侧杂质浓度增大。通过控制氧化层的厚度及后续的热过程可使表面杂质浓度和方块电阻满足要求。

在此工艺中，N+源区的形成采用了以下的工艺，如图5所示。使用磷硅玻璃（磷掺杂的二氧化硅PSG）作为源区的杂质源，使用侧墙spacer定义出源区，采用分凝效应的原理，使用热退火，形成器件的源区。

具体工艺步骤为：

第一步，在完成常规的多晶硅刻蚀后，并进行P-body的推进。在多晶POLY刻蚀后，利用POLY的阻挡作用，做P-body的自对准注入，图6a，在POLY刻蚀开的窗口内注入P型杂质，然后进行推进，形成P-body区域，图6b；

第二步，进行涂胶、曝光、显影，做出P+光刻图形，刻出处于POLY开窗中间位置区域，在开窗处进行P型杂质的注入，如图7a所示，以实现该区域杂质浓度的提高，为减少等效电阻Rb提供了必要条件。然后进行杂质的推进，形成P+区，如图7b；

第三步，使用化学气相淀积CVD在硅片的表面形成一层PSG，图示8a，并使用掩膜对形成的PSG层进行干法刻蚀，形成侧墙spacer，图示8b，以形成的PSG侧墙spacer作为N+的杂质源进行热推进，形成N+层。图示8c，N+层的形成受侧墙spacer横向宽度的影响，不受光刻分辨率以及套准精度影响，并且由于侧墙spacer横向尺寸很小，所以N+区域的横向宽度可以做到尽量小，等效电阻Rb就能做的尽量小。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (2)

1.一种水平沟道VDMOS用侧墙结构自对准形成源区结构，其特征是，在P-body的注入及推进完成后，进行磷掺杂的二氧化硅PSG层淀积，然后对形成的该磷掺杂的二氧化硅PSG层进行干法刻蚀，形成侧墙，再进行热退火工序形成N+层。

2.根据权利要求1所述的水平沟道VDMOS用侧墙结构自对准形成源区结构，其特征是，具体包括以下步骤：

1）在完成常规的多晶硅刻蚀后，进行P-body的推进；在多晶硅刻蚀后，利用多晶硅的阻挡作用，做P-body的自对准注入，在多晶硅刻蚀开的窗口内注入P型杂质，然后进行推进，形成P-body区域；

2）进行涂胶、曝光、显影，做出P+光刻图形，刻出处于多晶硅开窗中间位置区域，在开窗处进行P型杂质的注入；然后进行杂质的推进，形成P+区；

3）使用化学气相淀积在硅片的表面淀积一层磷掺杂的二氧化硅PSG，使用掩膜对形成的PSG层进行干法刻蚀，形成侧墙，以形成的侧墙作为N+的杂质源进行热推进，形成N+层。